JP3191756B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3191756B2
JP3191756B2 JP01752198A JP1752198A JP3191756B2 JP 3191756 B2 JP3191756 B2 JP 3191756B2 JP 01752198 A JP01752198 A JP 01752198A JP 1752198 A JP1752198 A JP 1752198A JP 3191756 B2 JP3191756 B2 JP 3191756B2
Authority
JP
Japan
Prior art keywords
signal
circuit
triangular wave
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01752198A
Other languages
Japanese (ja)
Other versions
JPH11215820A (en
Inventor
智康 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP01752198A priority Critical patent/JP3191756B2/en
Publication of JPH11215820A publication Critical patent/JPH11215820A/en
Application granted granted Critical
Publication of JP3191756B2 publication Critical patent/JP3191756B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はスイッチング電源装
置に関し、特に軽負荷時及び重負荷時においても安定性
が良い制御方式を持つスイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply, and more particularly, to a switching power supply having a control system with good stability even under light load and heavy load.

【0002】[0002]

【従来の技術】一般にPWM方式(pulse wid
th modulation)のスイッチング電源装置
は、直流電源が供給される高周波トランス(以下単にト
ランスという)の一次巻線にスイッチング素子を接続
し、このスイッチング素子をオンオフさせることで二次
側で整流平滑して安定した直流電圧を得て、この直流電
圧を負荷に印加するものである。
2. Description of the Related Art Generally, a PWM method (pulse width) is used.
The switching power supply device of the present invention connects a switching element to a primary winding of a high-frequency transformer (hereinafter simply referred to as a transformer) to which DC power is supplied, and turns on and off the switching element to perform rectification and smoothing on a secondary side. A stable DC voltage is obtained, and this DC voltage is applied to a load.

【0003】前述の二次側の直流電圧は、実際は負荷の
状態に追従して常に変動しているものであり、例えば重
負荷時には二次側の直流電圧は定格出力電圧に対して下
降し、軽負荷時には上昇する。このため、二次側の直流
電圧の状態を検出しながら、二次側に定格出力電圧を常
に得るようにスイッチング素子のオンオフ期間を制御し
ている。
The above-mentioned secondary DC voltage actually fluctuates constantly following the state of the load. For example, when the load is heavy, the secondary DC voltage decreases with respect to the rated output voltage. It rises at light load. For this reason, while detecting the state of the DC voltage on the secondary side, the on / off period of the switching element is controlled so as to always obtain the rated output voltage on the secondary side.

【0004】例えば、重負荷時においては、スイッチン
グ素子のオン幅を広げる制御で二次側に誘導される電流
量を多くして直流電圧を上昇させて定格出力電圧に近づ
ける。
For example, under heavy load, the amount of current induced on the secondary side is increased by controlling the ON width of the switching element to increase the DC voltage to approach the rated output voltage.

【0005】また、軽負荷時においては逆にスイッチン
グ素子のオン幅を狭くする制御で二次側に誘導される電
流量を少なくして直流電圧を下降させて定格出力電圧に
近づけるようにして安定した一定の直流電圧を得てい
る。
On the other hand, at the time of light load, the amount of current induced on the secondary side is reduced by controlling the ON width of the switching element to be narrow, and the DC voltage is lowered so as to approach the rated output voltage. A constant DC voltage is obtained.

【0006】このような制御の方式には電圧モード制御
方式と電流モード制御方式とがある。この電圧モード制
御方式と電流モード制御方式のスイッチング電源装置の
構成を以下に説明する。
[0006] Such control methods include a voltage mode control method and a current mode control method. The configuration of the switching power supply of the voltage mode control system and the current mode control system will be described below.

【0007】図6は電圧モード制御方式のスイッチング
電源装置の概略構成図である。電圧モード制御方式のス
イッチング電源装置は、図6に示すように、商用交流電
源に整流平滑回路部3の入力端子1、2を接続し、この
整流平滑回路部3の出力端3a、3bにトランス4の一
次巻線5とスイッチング素子Q1とからなる第1の直列
回路6を直列接続している。また、トランス4は、補助
巻線7を有し、この補助巻線7にダイオード8とコンデ
ンサ9とを接続し、このコンデンサ9とダイオード8の
カソードの接続点Aに後述する制御回路部の駆動用電源
を得る。また、接続点Aに、一次巻線5の一端5aにそ
の一端が接続された抵抗R2の他端を接続している。
FIG. 6 is a schematic configuration diagram of a switching power supply of a voltage mode control system. As shown in FIG. 6, the switching power supply of the voltage mode control system connects input terminals 1 and 2 of a rectifying / smoothing circuit section 3 to a commercial AC power supply, and connects transformers to output terminals 3a and 3b of the rectifying / smoothing circuit section 3. 4, a first series circuit 6 including a primary winding 5 and a switching element Q1 is connected in series. Further, the transformer 4 has an auxiliary winding 7, a diode 8 and a capacitor 9 are connected to the auxiliary winding 7, and a driving point of a control circuit unit described later is connected to a connection point A between the capacitor 9 and the cathode of the diode 8. Obtain power supply. The other end of the resistor R2, one end of which is connected to one end 5a of the primary winding 5, is connected to the connection point A.

【0008】一方、二次側には、二次巻線10にダイオ
ード11とコンデンサ12とを接続し、このコンデンサ
12とダイオード11のカソードの接続点に負荷13の
一端14を接続している。
On the other hand, on the secondary side, a diode 11 and a capacitor 12 are connected to the secondary winding 10, and one end 14 of a load 13 is connected to a connection point between the capacitor 12 and the cathode of the diode 11.

【0009】また、二次側の接続点には検出ポイントC
が設けられ、この検出ポイントCから二次側に得られる
直流電圧を入力端18aを介して検出する検出回路部1
8が設けれている。
The connection point on the secondary side has a detection point C
And a detection circuit unit 1 for detecting, via an input terminal 18a, a DC voltage obtained from the detection point C to the secondary side.
8 are provided.

【0010】さらに、一次側には、三角波信号を発生し
て検出回路部18の検出電圧に基づいてパワーMOSF
ET(単にスイッチング素子Q1という)のゲートGに
所定のデューティ比の制御信号(以下駆動信号という)
を出力してスイッチング素子Q1をオンオフさせる制御
回路部20が設けられている。
Further, on the primary side, a triangular wave signal is generated and a power MOSF is generated based on a detection voltage of the detection circuit section 18.
A control signal (hereinafter referred to as a drive signal) having a predetermined duty ratio is applied to a gate G of the ET (hereinafter simply referred to as a switching element Q1).
And a control circuit section 20 for outputting ON and OFF of the switching element Q1.

【0011】この制御回路部20は、接続点Aの駆動用
電源を入力する入力端20aと、検出回路部18の出力
端18bに接続された入力端20bと、スイッチング素
子Q1のゲートGに駆動信号を送出する為の出力端20
cと、スイッチング素子Q1のソースSとコンデンサ9
の他端と補助巻線7の他端7bと整流平滑回路部3の他
方の出力端3bとアースとに共通接続された出力端20
dとが設けられている。
The control circuit unit 20 is driven by an input terminal 20a for inputting a driving power supply at a connection point A, an input terminal 20b connected to an output terminal 18b of the detection circuit unit 18, and a gate G of the switching element Q1. Output end 20 for sending out signal
c, the source S of the switching element Q1 and the capacitor 9
Output terminal 20 commonly connected to the other end of the auxiliary winding 7, the other end 7 b of the auxiliary winding 7, the other output end 3 b of the rectifying / smoothing circuit section 3, and the ground.
d is provided.

【0012】この制御回路部20は、図7に示すよう
に、入力端20aの駆動用電源を用いて一定の基準電圧
を発生するレギュレータ回路21と、最低の電圧から最
高の電圧まで時間と共に直線的に上昇し、最低の電圧ま
で時間と共に直線的に下降することを繰り返す三角波状
の三角波信号V8と、三角波信号V8に同期して後述す
る駆動回路のデットタイムを決めるための矩形波状のパ
ルス波V9(以下三角波同期パルス信号V9という)を
出力する発振器(OSC)22と、レギュレータ回路2
1からの基準電圧を分圧した制御電圧V7を分圧点Bに
得る抵抗R3、R4とを備えている。
As shown in FIG. 7, the control circuit section 20 includes a regulator circuit 21 for generating a constant reference voltage using a driving power supply for an input terminal 20a, and a linear circuit from the lowest voltage to the highest voltage with time. Triangular wave signal V8 that repeatedly rises and falls linearly with time to the lowest voltage, and a rectangular wave pulse wave for determining the dead time of a drive circuit described later in synchronization with the triangular wave signal V8 An oscillator (OSC) 22 for outputting V9 (hereinafter referred to as a triangular wave synchronization pulse signal V9);
Resistors R3 and R4 for obtaining a control voltage V7 obtained by dividing the reference voltage from 1 at a voltage dividing point B.

【0013】また、発振器22からの三角波信号V8と
制御電圧V7とを比較した出力信号V10を出力する比
較器23と、この比較器23からの出力信号V10をリ
セット端子Rに、発振器22からの三角波同期パルス信
号V9をセット端子Sに入力
A comparator 23 outputs an output signal V10 obtained by comparing the triangular wave signal V8 from the oscillator 22 with the control voltage V7. An output signal V10 from the comparator 23 is supplied to a reset terminal R. Input triangular wave synchronization pulse signal V9 to set terminal S

【外1】 して出力端(以下単に出力端Qバーという)に、その
論理出力信号を得るフリップフロップ24と、三角波同
期パルス信号V9とフリップフロップ24からの論理出
力信号とを入力して、これらの論理和(反転)を出力す
るNOR回路25と、NOR回路25からの論理和(反
転)に基づいてスイッチング素子Q1を駆動するための
駆動信号V11をゲートGに出力する駆動回路26とを
備えている。
Then, a flip-flop 24 for obtaining a logical output signal, a triangular wave synchronizing pulse signal V9 and a logical output signal from the flip-flop 24 are input to an output terminal (hereinafter, simply referred to as an output terminal Q bar). A NOR circuit 25 that outputs a logical sum (inversion) of these, and a drive circuit 26 that outputs a drive signal V11 for driving the switching element Q1 to the gate G based on the logical sum (inversion) from the NOR circuit 25 Have.

【0014】一方、検出回路部18は、図7に示すよう
に、二次側の検出ポイントCにおける直流電圧を分圧点
Dに得る抵抗R5、R6と、分圧点Dの直流電圧と基準
電圧源27との差に基づく出力レベルでホトカプラ29
を制御する差動増幅器28とを備えている。また、ホト
カプラ29のコレクタは制御回路部20の入力端20b
を介して分圧点Bに接続されている。
On the other hand, as shown in FIG. 7, the detection circuit section 18 includes resistors R5 and R6 for obtaining a DC voltage at a detection point C on the secondary side at a voltage dividing point D, a DC voltage at the voltage dividing point D and a reference voltage. The output level based on the difference from the voltage source 27
And a differential amplifier 28 for controlling The collector of the photocoupler 29 is connected to the input terminal 20b of the control circuit unit 20.
To the partial pressure point B via

【0015】すなわち、二次側に得られた直流電圧Vo
utの検出電圧をフィードバック信号として検出回路部
18が入力し、このフィードバック信号の電圧レベルと
基準電圧との差によって制御電圧V7が変動するように
している。
That is, the DC voltage Vo obtained on the secondary side
The detection circuit unit 18 inputs the detection voltage of ut as a feedback signal, and the control voltage V7 fluctuates according to the difference between the voltage level of the feedback signal and the reference voltage.

【0016】上記のように構成された電圧モード制御方
式のスイッチング電源装置について以下に動作を説明す
る。図8は電圧モード方式のスイッチング電源装置の動
作を説明するタイミングチャートである。
The operation of the switching power supply of the voltage mode control system configured as described above will be described below. FIG. 8 is a timing chart illustrating the operation of the voltage mode switching power supply.

【0017】入力端子1、2が商用交流電源に接続され
ると、その交流が整流平滑回路部3で整流平滑される。
そして、この整流平滑回路部3で得られた直流が抵抗R
2とコンデンサ9とからなる第2の直列回路に加わり、
接続点Aに所定電圧の制御用電源を得る。この制御用電
源は、制御回路部20の入力端20aを介して制御回路
部20に入力する。制御回路部20は制御用電源の入力
に伴って動作状態となってスイッチング素子Q1をオン
オフさせて一次巻線5に直流パルスを生成すると共に二
次巻線10に、両方の巻線比に基づく交流パルスを誘起
してダイオード11、コンデンサ12により平滑整流し
た直流電圧を得る。
When the input terminals 1 and 2 are connected to a commercial AC power supply, the AC is rectified and smoothed by the rectifying and smoothing circuit section 3.
The DC obtained by the rectifying / smoothing circuit 3 is connected to the resistor R
2 and a capacitor 9 in a second series circuit,
A control power supply of a predetermined voltage is obtained at the connection point A. The control power is input to the control circuit unit 20 via the input terminal 20a of the control circuit unit 20. The control circuit unit 20 operates in response to the input of the control power supply, turns on and off the switching element Q1 to generate a DC pulse in the primary winding 5, and to control the secondary winding 10 based on both winding ratios. An AC pulse is induced to obtain a DC voltage smoothed and rectified by the diode 11 and the capacitor 12.

【0018】このときの制御回路部20の動作を詳細に
以下に説明する。制御回路部20のレギュレータ回路2
1は、駆動用電源から所定の直流電圧を得て発振器22
及び抵抗R3、R4とからなる第3の直列回路に加え
る。
The operation of the control circuit unit 20 at this time will be described in detail below. Regulator circuit 2 of control circuit unit 20
1 obtains a predetermined DC voltage from a driving power supply and
And a third series circuit including resistors R3 and R4.

【0019】この直流電圧の印加に伴って発振器22
は、図8に示すように所定周波数の三角波信号V8を比
較器23に出力すると共に、三角波信号V8に同期した
駆動回路26のデットタイムを決めるための三角波同期
パルス信号V9を出力する。
When the DC voltage is applied, the oscillator 22
Outputs a triangular wave signal V8 of a predetermined frequency to the comparator 23 as shown in FIG. 8, and outputs a triangular wave synchronizing pulse signal V9 for determining the dead time of the drive circuit 26 synchronized with the triangular wave signal V8.

【0020】この三角波同期パルス信号波V9は、三角
波信号V8の立ち下がりの間は、Hレベルとなってい
る。また、分圧点Bにおける制御電圧信号V7は、検出
回路部18が検出している検出電圧によって変動(重負
荷時、軽負荷時)する。
The triangular wave synchronizing pulse signal wave V9 is at the H level during the falling of the triangular wave signal V8. Further, the control voltage signal V7 at the voltage dividing point B fluctuates (at a heavy load and at a light load) depending on the detection voltage detected by the detection circuit unit 18.

【0021】比較器23はこの制御電圧信号V7と三角
波信号V8とを比較し、三角波信号V8が制御電圧信号
V7の電圧を越えている間は、Hレベルの出力信号V1
0をフリップフロップ24のリセット端子Rに送出す
る。
The comparator 23 compares the control voltage signal V7 with the triangular wave signal V8. While the triangular wave signal V8 exceeds the voltage of the control voltage signal V7, the output signal V1 at the H level is output.
0 is sent to the reset terminal R of the flip-flop 24.

【0022】このため、フリップフロップ24は、三角
波同期パルス信号V9がLレベルで出力信号V10がL
レベルの間は出力端QバーをHレベル、三角波同期パル
ス信号V9がLレベルで出力信号V10がHレベルの間
は出力端QバーにLレベルとした出力信号(図示せず)
を得る。また、三角波同期パルス信号V9がHレベルで
出力信号V10がHレベルの間は出力端QバーにHレベ
ルの出力信号を得る。
For this reason, in the flip-flop 24, the triangular wave synchronizing pulse signal V9 is at L level and the output signal V10 is at L level.
An output signal (not shown) in which the output terminal Q is at the H level during the level, and the output terminal Q is at the L level while the triangular wave synchronizing pulse signal V9 is at the L level and the output signal V10 is at the H level.
Get. While the triangular wave synchronizing pulse signal V9 is at the H level and the output signal V10 is at the H level, an H level output signal is obtained at the output terminal Q bar.

【0023】このフリップフロップ24からの出力信号
がNOR回路25によって反転された出力信号(図示せ
ず)となって駆動回路26に送出される。駆動回路26
は、NOR回路25からの出力信号の入力に伴って図8
に示す駆動信号V11をスイッチング素子Q1のゲート
Gに送出する。
The output signal from the flip-flop 24 is output to the drive circuit 26 as an output signal (not shown) inverted by the NOR circuit 25. Drive circuit 26
8 in accordance with the input of the output signal from the NOR circuit 25.
Is sent to the gate G of the switching element Q1.

【0024】この駆動信号V11は、図8に示すよう
に、三角波信号V8が最低のピーク電圧から上昇するに
伴ってHレベルになり、二次側の直流電圧が基準電圧を
越えて比較器23の出力信号V10がHレベルになった
ときにLレベルになることを繰り返している。
As shown in FIG. 8, the drive signal V11 goes to the H level as the triangular wave signal V8 rises from the lowest peak voltage. Is repeatedly changed to L level when the output signal V10 becomes H level.

【0025】すなわち、三角波信号V8と制御電圧信号
V7とを比較してスイッチング素子Q1のオン幅を制御
しているので、ゲート入力容量の充放電によりスイッチ
ング動作を行うスイッチング素子Q1における電流I4
は、軽負荷時においては駆動信号V11の一周期の間に
充放電を行う安定した電流波形I4となるが、重負荷時
においては、三角波信号V8と制御電圧信号V7との比
較でもって駆動信号V11のデューティ幅を決めている
ので、スイッチング素子Q1における電流I4のピーク
が軽負荷時に比べて大きくなる。
That is, since the on-width of the switching element Q1 is controlled by comparing the triangular wave signal V8 with the control voltage signal V7, the current I4 in the switching element Q1 which performs the switching operation by charging / discharging the gate input capacitance.
Has a stable current waveform I4 in which charging and discharging are performed during one cycle of the driving signal V11 under light load, but under heavy load, the driving signal is compared with the triangular wave signal V8 and the control voltage signal V7. Since the duty width of V11 is determined, the peak of the current I4 in the switching element Q1 becomes larger than at the time of light load.

【0026】特に、このような状態になると、図8に示
すように発振状態が生じる場合があり、その状態が2周
期以上に渡って電源の出力である二次側の直流電圧を制
御するといった不安定動作をする場合が多々あった。こ
のような場合には、制御系の位相補正を行っていた。
In particular, in such a state, an oscillation state may occur as shown in FIG. 8, and the state controls the DC voltage on the secondary side, which is the output of the power supply, for two or more cycles. Unstable operation often occurred. In such a case, the phase correction of the control system has been performed.

【0027】次に、電流モード制御方式について説明す
る。図9は電流モード方式のスイッチング電源装置の概
略構成図である。
Next, the current mode control method will be described. FIG. 9 is a schematic configuration diagram of a current mode switching power supply device.

【0028】電流モード制御方式のスイッチング電源装
置は、図9に示すように、スイッチング素子Q1のソー
スSに抵抗R1の一端を接続していると共に、スイッチ
ング素子Q1と抵抗R1の接続点Fに、後述する制御回
路部30の入力端30eを接続している。また抵抗R1
の他端は整流平滑回路部3の出力端3bに共通接続され
ている。
As shown in FIG. 9, the switching power supply of the current mode control system has one end of a resistor R1 connected to a source S of a switching element Q1 and a connection point F between the switching element Q1 and the resistor R1. The input terminal 30e of the control circuit unit 30 described later is connected. Also, the resistor R1
Is commonly connected to the output terminal 3b of the rectifying / smoothing circuit unit 3.

【0029】すなわち、一次巻線5とスイッチング素子
Q1と抵抗R1とからなる直列回路(以下第3の直列回
路という)が整流平滑回路部3に接続されている。
That is, a series circuit (hereinafter, referred to as a third series circuit) including the primary winding 5, the switching element Q1, and the resistor R1 is connected to the rectifying / smoothing circuit unit 3.

【0030】上記の制御回路部30は、図10に示すよ
うに、スイッチング素子Q1のゲートGに出力端子30
cを接続し、かつ出力端30dを整流平滑回路部3の出
力端3bに接続していると共に、入力端30eを第3の
直列回路の接続点Fに接続し、かつ入力端30bを後述
する検出回路部18に接続している。また、入力端30
aを接続点Aに接続している。
As shown in FIG. 10, the control circuit section 30 connects the output terminal 30 to the gate G of the switching element Q1.
c, the output terminal 30d is connected to the output terminal 3b of the rectifying / smoothing circuit unit 3, the input terminal 30e is connected to the connection point F of the third series circuit, and the input terminal 30b is described later. It is connected to the detection circuit section 18. Also, the input terminal 30
a is connected to the connection point A.

【0031】この制御回路部30は、図7と同様なレギ
ュレータ回路31と、フリップフロップ24と、NOR
回路25と、駆動回路26とを備えている。
The control circuit unit 30 includes a regulator circuit 31 similar to that shown in FIG.
A circuit 25 and a drive circuit 26 are provided.

【0032】また、制御回路部30は、レギュレータ回
路31からの直流電源の供給に伴って、最低の電圧から
最高の電圧まで時間と共に直線的に上昇し、最低の電圧
まで時間と共に直線的に下降することを繰り返す三角波
状の電圧波形V13に同期して駆動回路26のデットタ
イムを決めるための三角波同期パルス信号V14を出力
する発振器(OSC)32と、レギュレータ回路31に
より一定電流が流されることによって得られる制御電圧
信号V16と、第3の直列回路の接続点Fの電圧信号V
15とを比較し、この電圧信号V15が制御電圧以上の
ときは出力信号V17をフリップフロップ24のリセッ
ト端子Rに送出する比較器33とを備えている。
Further, the control circuit section 30 linearly rises from the lowest voltage to the highest voltage with time in accordance with the supply of the DC power from the regulator circuit 31, and decreases linearly with time to the lowest voltage. An oscillator (OSC) 32 that outputs a triangular-wave synchronization pulse signal V14 for determining the dead time of the drive circuit 26 in synchronization with a triangular-wave-shaped voltage waveform V13 that repeats the operation, and a constant current flowing through the regulator circuit 31 The obtained control voltage signal V16 and the voltage signal V at the connection point F of the third series circuit
15 and a comparator 33 for sending the output signal V17 to the reset terminal R of the flip-flop 24 when the voltage signal V15 is equal to or higher than the control voltage.

【0033】上記のように構成された電流モード制御方
式のスイッチング電源装置について以下に動作を説明す
る。図11は電流モード方式のスイッチング電源装置の
動作を説明するタイミングチャートである。
The operation of the switching power supply of the current mode control system configured as described above will be described below. FIG. 11 is a timing chart illustrating the operation of the current mode switching power supply device.

【0034】入力端子1、2が商用交流電源に接続され
ると、その交流が整流平滑回路部3で整流平滑される。
そして、この整流平滑回路部3で得られた直流が抵抗R
2とコンデンサ9とからなる第2の直列回路に加わり、
接続点Aに所定電圧の制御用電源を得る。この制御用電
源は、制御回路部30の入力端30aを介して制御回路
部30に入力する。制御回路部30は制御用電源の入力
に伴って動作状態となってスイッチング素子Q1をオン
オフさせて一次巻線5に直流パルスを生成すると共に、
二次巻線10に両方の巻線比に基づく交流パルスを誘起
してダイオード11、コンデンサ12により平滑整流し
た直流電圧を得る。
When the input terminals 1 and 2 are connected to a commercial AC power supply, the AC is rectified and smoothed by the rectifying and smoothing circuit unit 3.
The DC obtained by the rectifying / smoothing circuit 3 is connected to the resistor R
2 and a capacitor 9 in a second series circuit,
A control power supply of a predetermined voltage is obtained at the connection point A. The control power is input to the control circuit unit 30 via the input terminal 30a of the control circuit unit 30. The control circuit unit 30 enters an operating state in response to the input of the control power supply, turns on and off the switching element Q1 to generate a DC pulse in the primary winding 5, and
An AC pulse based on both winding ratios is induced in the secondary winding 10 to obtain a DC voltage smoothed and rectified by the diode 11 and the capacitor 12.

【0035】このときの制御回路部30の動作を以下に
説明する。制御回路部30のレギュレータ回路31は、
制御用電源から得た所定電圧を発振器32に加えると共
に、この所定電圧に基づく一定電流を抵抗R4及び比較
器33の入力端(マイナス)に流す。このときの電圧を
制御電圧信号V16とする。
The operation of the control circuit unit 30 at this time will be described below. The regulator circuit 31 of the control circuit unit 30 includes:
A predetermined voltage obtained from the control power supply is applied to the oscillator 32, and a constant current based on the predetermined voltage flows through the resistor R4 and the input terminal (minus) of the comparator 33. The voltage at this time is referred to as a control voltage signal V16.

【0036】また、発振器32は図11に示すように三
角波信号V13に同期した駆動回路のデットタイムを決
めるための三角波同期パルス信号V14をNOR回路2
5及びフリップフロップ24のセット端子Sに出力す
る。この三角波同期パルス信号V14は、三角波信号V
13が立ち下がっているピーク間は、Hレベルとなって
いる。
The oscillator 32 outputs the triangular wave synchronizing pulse signal V14 for determining the dead time of the driving circuit synchronized with the triangular wave signal V13 as shown in FIG.
5 and the set terminal S of the flip-flop 24. The triangular wave synchronizing pulse signal V14 is
13 is at the H level between the falling peaks.

【0037】また、比較器33は接続点Fにおける電圧
信号V15と制御電圧信号V16とを比較し、電圧信号
V15が制御電圧信号V16を越えたときに出力信号V
17をフリップフロップ24のリセット端子Rに送出す
る。
The comparator 33 compares the voltage signal V15 at the connection point F with the control voltage signal V16. When the voltage signal V15 exceeds the control voltage signal V16, the output signal V15 is output.
17 is sent to the reset terminal R of the flip-flop 24.

【0038】フリップフロップ24は、三角波同期パル
ス信号V14がLレベルで出力信号V17がLレベルの
間は出力端QバーをHレベル、三角波同期パルス信号V
14がLレベルで出力信号V17がHレベルの間は出力
端QバーにLレベルとした出力信号(図示せず)を得
る。また、三角波同期パルス信号V14がHレベルで出
力信号V17がHレベルの間は出力端QバーにHレベル
の出力信号を得る。
While the triangular wave synchronizing pulse signal V14 is at the L level and the output signal V17 is at the L level, the flip-flop 24 sets the output terminal Q bar to the H level and the triangular wave synchronizing pulse signal V
While the signal 14 is at the L level and the output signal V17 is at the H level, an output signal (not shown) at the L level at the output terminal Q is obtained. While the triangular wave synchronizing pulse signal V14 is at the H level and the output signal V17 is at the H level, an H level output signal is obtained at the output terminal Q bar.

【0039】このフリップフロップ24からの出力信号
がNOR回路25によって反転された出力信号(図示せ
ず)となって駆動回路26に送出される。駆動回路26
は、NOR回路26からの出力信号の入力に伴って図1
1に示す駆動信号V18をスイッチング素子Q1のゲー
トGに送出する。
The output signal from the flip-flop 24 is output to the drive circuit 26 as an output signal (not shown) inverted by the NOR circuit 25. Drive circuit 26
FIG. 1 shows an output signal from the NOR circuit 26 according to the input of the output signal.
1 is sent to the gate G of the switching element Q1.

【0040】この駆動信号V18は、図11に示すよう
に、三角波信号V13が最低の電圧から上昇するに伴っ
てHレベルになり、二次側の直流電圧が基準電圧を越え
て比較器24の出力信号V17がHレベルになったとき
にLレベルになることを繰り返している。
As shown in FIG. 11, the drive signal V18 becomes H level as the triangular wave signal V13 rises from the lowest voltage. It repeatedly repeats that the output signal V17 goes low when it goes high.

【0041】すなわち、ゲート入力容量の充放電により
スイッチング動作を行うスイッチング素子Q1における
電流は、軽負荷時においては、駆動信号V18の一周期
の間に充放電を行う安定した電流波形I5となってい
た。
That is, the current in the switching element Q1 which performs the switching operation by charging / discharging the gate input capacitance has a stable current waveform I5 for charging / discharging during one cycle of the drive signal V18 when the load is light. Was.

【0042】[0042]

【発明が解決しようとする課題】しかしながら、電圧モ
ード制御方式は、スイッチ電源の入出力状態が変動して
いない動作状態でも制御電圧V7(二次側に得られた出
力電圧のフィードバック電圧信号である)と三角波状の
電圧V8と比較したQ1のON期間制御でスイッチング
素子Q1に流れる電流を制御し出力電圧を制御する方式
であるため、図8に示すようなスイッチング素子Q1に
流れる電流14の電流ピークが異なる発振状態が起き易
く、このような場合は、制御系の位相補正を行わなけれ
ばならないが、検討に時間がかかるという課題があっ
た。また、十分に検討したとしても位相補正しきれない
場合がある。
However, in the voltage mode control system, the control voltage V7 (the feedback voltage signal of the output voltage obtained on the secondary side) is used even in an operation state in which the input / output state of the switch power supply does not fluctuate. ) And the output voltage is controlled by controlling the current flowing in the switching element Q1 by controlling the ON period of the Q1 in comparison with the triangular waveform voltage V8. Therefore, the current of the current 14 flowing in the switching element Q1 as shown in FIG. Oscillation states having different peaks are likely to occur. In such a case, the phase correction of the control system must be performed, but there is a problem that it takes time to study. Further, even if the consideration is made sufficiently, the phase correction may not be completed.

【0043】一方、電流モード制御方式は、スイッチン
グ素子Q1の電流I5のピークを抵抗R1で検出して電
圧V15に変換し、制御電圧V16(二次側に得られた
出力電圧のフィードバック電圧信号である)と電圧V1
5を直接比較し電流15の電流ピークを制御しているた
め、電圧モード制御方式に起き易い発振状態が起きにく
く、安定な動作が得られる。
On the other hand, in the current mode control method, the peak of the current I5 of the switching element Q1 is detected by the resistor R1 and converted into the voltage V15, and the control voltage V16 (the feedback voltage signal of the output voltage obtained on the secondary side is Yes) and voltage V1
5 is directly compared to control the current peak of the current 15, so that an oscillation state that is likely to occur in the voltage mode control method is unlikely to occur, and a stable operation can be obtained.

【0044】しかし、スイッチング素子Q1を流れる電
流を検出する電圧信号レベル(電流ピーク値)は、抵抗
の損失を押さえるために高く設定することができない。
すなわち、制御電圧V16を高くすることができない。
However, the voltage signal level (current peak value) for detecting the current flowing through the switching element Q1 cannot be set high to suppress resistance loss.
That is, the control voltage V16 cannot be increased.

【0045】このため、電圧V15は制御電圧V16に
対するノイズマージンが少なく、特に軽負荷時にノイズ
の影響で不安定動作になり易いという課題があった。
For this reason, there is a problem that the voltage V15 has a small noise margin with respect to the control voltage V16, and the operation is likely to be unstable due to the influence of noise particularly at a light load.

【0046】また、電流モード制御方式は、スイッチン
グ素子Q1に連続インダクタ電流が流れている状態でO
Nデューティが50%を超える重負荷時には図11に示
すように、サブハーモニック現象(スイッチング素子Q
1のON期間が変動する現象で、トランスから音が発生
したり、リップルが大きくなる)を起こすことがあり、
これによっても不安定動作となっていた。
In the current mode control method, the switching element Q1 is operated while the continuous inductor current is flowing.
At the time of a heavy load in which the N duty exceeds 50%, as shown in FIG.
(1) A phenomenon in which the ON period fluctuates, a sound is generated from the transformer, and the ripple increases.)
This also resulted in unstable operation.

【0047】このサブハーモニック現象は、制御系の位
相に関係なく起きる現象であるので、サブハーモニック
現象が起きた場合には、再設計しなければならなく、こ
の場合においては、電圧モード制御方式と同様に検討時
間がかかるという課題があった。
Since this sub-harmonic phenomenon occurs regardless of the phase of the control system, it must be redesigned when the sub-harmonic phenomenon occurs. Similarly, there was a problem that the examination time was required.

【0048】また、このサブハーモニック現象が起きな
いようにするためには、制御電圧V16にダウンスロー
プ(下り勾配)状ののこぎり波を加えたり、電圧V15
にアップスロープ(上がり勾配)状ののこぎり波を加え
たりする手法があるが、どちらの手法においてもサブハ
ーモニック現象の対策専用の回路が必要となるため、回
路が増して複雑となり、回路のコストアップにもなると
いう課題があった。
In order to prevent the sub-harmonic phenomenon from occurring, a downslope sawtooth wave is applied to the control voltage V16 or the voltage V15
There is a method to add an up slope (slope) sawtooth, but both methods require a circuit dedicated to countermeasures against subharmonic phenomena, so the circuit increases in complexity and increases the cost of the circuit There was a problem that also became.

【0049】本発明は、以上の課題を解決するためにな
されたもので、軽負荷時及びスイッチング素子Q1に連
続インダクタ電流が流れている状態で、ONデューティ
が50%を超えるサブハーモニック現象が起きる負荷状
態においても、サブハーモニック対策専用の回路を構成
することなく安定性が良い制御方式を持ったスイッチン
グ電源装置を提供することを目的とする。
The present invention has been made to solve the above-described problems, and a sub-harmonic phenomenon in which the ON duty exceeds 50% occurs at a light load and in a state where a continuous inductor current flows through the switching element Q1. It is an object of the present invention to provide a switching power supply device having a control method with good stability without configuring a circuit dedicated to sub-harmonic measures even in a load state.

【0050】[0050]

【課題を解決するための手段】本発明は、直流電源の一
端と他端との間に接続されたトランスの一次巻線とスイ
ッチング素子との直列回路と、前記トランスの二次巻線
に接続された整流回路と、前記整流回路に接続された出
力平滑回路と、前記スイッチング素子に流れる電流を検
出する電流検出回路と、前記出力平滑回路の出力電圧と
基準電圧との誤差に応じた信号電流を流れさせる制御を
行う出力電圧検出回路と、前記制御に伴って、前記信号
電流のミラー電流と前記電流検出回路からの検出電流と
を加えて抵抗に流すことで加算電圧信号を得る加算回路
と、三角波信号を発生する三角波発生回路と、前記三角
波信号の立上り、又は立下がりに同期して前記スイッチ
ング素子がオン状態となり、前記加算回路から得られた
前記加算電圧信号と前記三角波発生回路から得られた前
記三角波信号とを比較し、前記三角波信号に前記加算電
圧信号が到達したときに出力信号を出す比較器の出力に
同期して前記スイッチング素子がオフ状態となる制御信
号を発生する制御信号形成回路とを備えたことを要旨と
する。
According to the present invention, there is provided a series circuit of a primary winding and a switching element of a transformer connected between one end and the other end of a DC power supply, and a series connection of a secondary winding of the transformer. Rectifier circuit, an output smoothing circuit connected to the rectifier circuit, a current detection circuit for detecting a current flowing through the switching element, and a signal current corresponding to an error between an output voltage of the output smoothing circuit and a reference voltage. An output voltage detection circuit that performs control to cause a current to flow, and an addition circuit that obtains an addition voltage signal by adding a mirror current of the signal current and a detection current from the current detection circuit to flow through a resistor according to the control. A triangular wave generating circuit that generates a triangular wave signal, and the switching element is turned on in synchronization with the rising or falling of the triangular wave signal, and the added voltage signal obtained from the adding circuit. A control that compares the triangular wave signal obtained from the triangular wave generation circuit and turns off the switching element in synchronization with an output of a comparator that outputs an output signal when the added voltage signal reaches the triangular wave signal. And a control signal forming circuit for generating a signal.

【0051】[0051]

【発明の実施の形態】<実施の形態1>図1は実施の形
態1のスイッチング電源装置の概略構成図である。図1
に示すスイッチング電源装置は、一次側の一次巻線5に
直列接続されているスイッチング素子Q1をオンオフし
たときに流れる電流I3に対応する電圧に、二次側の直
流電圧に対応する電圧を加算させる電流モード方式にす
ることで、軽負荷時及び重負荷時に於いても二次側に生
成される直流電圧の安定性を良くしたものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a schematic configuration diagram of a switching power supply according to a first embodiment. FIG.
The switching power supply device shown in (1) adds a voltage corresponding to the DC voltage on the secondary side to a voltage corresponding to the current I3 flowing when the switching element Q1 connected in series to the primary winding 5 on the primary side is turned on and off. By using the current mode method, the stability of the DC voltage generated on the secondary side is improved even under light load and heavy load.

【0052】図1のスイッチング電源装置は、図9に示
す電流モード制御方式と同様な整流平滑回路3と、トラ
ンス4と、このトランス4の一次巻線5と、スイッチン
グ素子Q1と抵抗R1とからなる第3の直列回路と、抵
抗R2とコンデンサ9とからなる第2の直列回路と、ダ
イオード8とを一次側に設けている。
The switching power supply shown in FIG. 1 comprises a rectifying / smoothing circuit 3, a transformer 4, a primary winding 5 of the transformer 4, a switching element Q1 and a resistor R1 similar to the current mode control system shown in FIG. A third series circuit, a second series circuit including a resistor R2 and a capacitor 9, and a diode 8 are provided on the primary side.

【0053】一方、二次側には、二次巻線10に接続さ
れた負荷13と、ダイオード11と、コンデンサ12と
を備えている。また、二次側のダイオード11のカソー
ドとコンデンサ12の一端と負荷13の一端14とを共
通接続している検出ポイントCにおける直流電圧を検出
し、この検出値を後述する制御回路部40の入力端40
bに出力する検出回路部18を備えている。
On the other hand, on the secondary side, a load 13 connected to the secondary winding 10, a diode 11, and a capacitor 12 are provided. Further, a DC voltage at a detection point C where the cathode of the diode 11 on the secondary side, one end of the capacitor 12 and one end 14 of the load 13 are commonly connected is detected, and this detected value is input to a control circuit unit 40 described later. End 40
b is provided.

【0054】また、前述の制御回路部40は、図1に示
すように、スイッチング素子Q1のゲートGに出力端4
0cを接続し、かつ出力端40dを整流平滑回路部3の
出力端3bに接続していると共に、入力端40aを接続
点Aに接続し、かつ入力端40bを検出回路部18に接
続していると共に入力端40eを接続点Fに接続してい
る。
Further, as shown in FIG. 1, the control circuit section 40 connects the output terminal 4 to the gate G of the switching element Q1.
0c, and the output terminal 40d is connected to the output terminal 3b of the rectifying and smoothing circuit unit 3, the input terminal 40a is connected to the connection point A, and the input terminal 40b is connected to the detection circuit unit 18. And the input terminal 40e is connected to the connection point F.

【0055】制御回路部40は、図1に示すように、入
力端40aの制御用電源を用いて一定電流を流すレギュ
レータ回路21と、最低の電圧から最高の電圧まで時間
と共に直線的に上昇し、最低の電圧まで時間と共に直線
的に下降することを繰り返す三角波状の三角波信号V1
及びこの三角波形信号V1に同期して駆動回路25のデ
ットタイムを決めるための矩形波状のパルス波信号V2
とを出力する発振回路41とを備えている。
As shown in FIG. 1, the control circuit section 40 includes a regulator circuit 21 for supplying a constant current by using a control power supply at the input terminal 40a, and a linear circuit that rises linearly with time from the lowest voltage to the highest voltage. , A triangular wave signal V <b> 1 that repeats a linear decrease with time to the lowest voltage
And a rectangular pulse signal V2 for determining the dead time of the drive circuit 25 in synchronization with the triangular waveform signal V1.
And an oscillation circuit 41 that outputs

【0056】また、制御回路部40は、後述するミラー
回路43、バッファアンプ45、抵抗Raを有してスイ
ッチング素子Q1と抵抗R1との間の接続点Fを流れる
電流I3に対応する電圧V4に、二次側の直流電圧Vo
utに対応する電圧を加算させた電圧V3(以下加算電
圧V3という)を得る加算回路42とを備えている。
Further, the control circuit section 40 has a mirror circuit 43, a buffer amplifier 45, and a resistor Ra, which will be described later, and has a resistor Ra to generate a voltage V4 corresponding to a current I3 flowing through a connection point F between the switching element Q1 and the resistor R1. , DC voltage Vo on the secondary side
and an addition circuit 42 that obtains a voltage V3 (hereinafter referred to as an addition voltage V3) obtained by adding a voltage corresponding to ut.

【0057】また、制御回路部40は、三角波信号V1
と三角波同期パルス信号V2と加算電圧V3とを入力
し、これらの信号の立ち上がり、立ち下がりのタイミン
グより、三角波信号V1の下降開始から、この下降線と
加算電圧V3とが交わる間をHレベルとするデューティ
比の制御信号(以下駆動信号V6という)をスイッチン
グ素子Q1のゲートGに送出する制御信号形成回路46
とを備えている。
Further, the control circuit section 40 outputs the triangular wave signal V1.
And the triangular wave synchronizing pulse signal V2 and the addition voltage V3 are input, and from the rising and falling timings of these signals, from the start of the falling of the triangular wave signal V1 to the time when the falling line intersects with the addition voltage V3 is set to the H level. Control signal forming circuit 46 for sending a control signal (hereinafter referred to as drive signal V6) of the duty ratio to be applied to gate G of switching element Q1.
And

【0058】このような制御回路部40の詳細構成を図
2に示す。図2に示すように、制御回路部40の発振回
路41は、定電流回路I1,I2とトランジスタQ5を
直列接続し、定電流回路I2とトランジスタQ5の直列
回路にコンデンサC1を並列接続する。さらに定電流回
路I1,I2とトランジスタQ5の直列回路と並列に、
抵抗R6と抵抗R7とからなる直列回路を接続する。さ
らに、発振回路41は後述するミラー回路43を介して
レギュレータ回路21に接続されている。
FIG. 2 shows a detailed configuration of such a control circuit section 40. As shown in FIG. 2, the oscillation circuit 41 of the control circuit unit 40 connects the constant current circuits I1 and I2 and the transistor Q5 in series, and connects the capacitor C1 in parallel to the series circuit of the constant current circuit I2 and the transistor Q5. Further, in parallel with the series circuit of the constant current circuits I1 and I2 and the transistor Q5,
A series circuit composed of a resistor R6 and a resistor R7 is connected. Further, the oscillation circuit 41 is connected to the regulator circuit 21 via a mirror circuit 43 described later.

【0059】また、コンデンサC1と定電流回路I2と
の接続点にプラス側の入力端子を接続し、抵抗R6、R
7の分圧点にマイナス側の入力端子を接続した比較器4
8と、比較器48のマイナス側の入力端子に抵抗R8を
介してコレクタを、比較器48の出力にベースを接続し
たトランジスタQ4とを備えている。また、比較器48
の出力にベースを、定電流回路I2にコレクタを接続し
たトランジスタQ5が設けられている。
Further, a positive input terminal is connected to a connection point between the capacitor C1 and the constant current circuit I2, and resistors R6 and R6 are connected.
Comparator 4 with the negative input terminal connected to the voltage dividing point 7
8 and a transistor Q4 having a collector connected to a negative input terminal of the comparator 48 via a resistor R8 and a base connected to the output of the comparator 48. Also, the comparator 48
Is provided with a transistor Q5 having a base connected to the output and a collector connected to the constant current circuit I2.

【0060】さらに、比較器48のプラス側の入力端と
制御信号形成回路46の比較器50のマイナス側の入力
端子とを接続し、この比較器48の出力を反転させた三
角波同期パルス信号V2を出力するNOT回路44とを
備えている。
Further, the plus input terminal of the comparator 48 is connected to the minus input terminal of the comparator 50 of the control signal forming circuit 46, and the triangular wave synchronizing pulse signal V2 obtained by inverting the output of the comparator 48 is connected. And a NOT circuit 44 for outputting the same.

【0061】これらの部品を前述のように接続している
ことによって発振回路41は、三角波信号V1を比較器
48のプラス側の入力端に生成すると共に比較器48の
出力に三角波形信号V1に同期して駆動回路26のデッ
トタイムを決めるための矩形波状の三角波同期パルス波
信号V2を得る。
By connecting these components as described above, the oscillation circuit 41 generates the triangular wave signal V1 at the positive input terminal of the comparator 48 and outputs the triangular wave signal V1 to the output of the comparator 48. Synchronously, a rectangular triangular synchronous pulse wave signal V2 for determining the dead time of the drive circuit 26 is obtained.

【0062】また、制御回路部40は、スイッチング素
子Q1と抵抗R1との接続点Fに入力端40eを介して
接続されたバッファアンプ45と、一方をバッファアン
プ45の出力端に他方をアースに接続した抵抗Raとを
備えている。このバッファアンプ45と抵抗R1とを総
称して電流検出手段と称する。
The control circuit section 40 includes a buffer amplifier 45 connected to a connection point F between the switching element Q1 and the resistor R1 via an input terminal 40e, one of which is connected to the output terminal of the buffer amplifier 45 and the other is connected to ground. And a connected resistor Ra. The buffer amplifier 45 and the resistor R1 are collectively referred to as current detecting means.

【0063】この抵抗Raの一端はミラー回路43のト
ランジスタQ3のコレクタと制御信号形成回路46の比
較器50のプラス側の入力端とバッファアンプ45の出
力端とに共通接続されている。
One end of the resistor Ra is commonly connected to the collector of the transistor Q3 of the mirror circuit 43, the positive input terminal of the comparator 50 of the control signal forming circuit 46, and the output terminal of the buffer amplifier 45.

【0064】ミラー回路43は、トランジスタQ2、Q
3からなり、トランジスタQ3のコレクタを抵抗Raの
一端と制御信号形成回路46の比較器50のプラス側の
入力端とバッファアンプ45の出力端とに共通接続して
いる。
The mirror circuit 43 includes transistors Q2, Q
The collector of the transistor Q3 is commonly connected to one end of the resistor Ra, the positive input terminal of the comparator 50 of the control signal forming circuit 46, and the output terminal of the buffer amplifier 45.

【0065】また、トランジスタQ2のコレクタ、トラ
ンジスタQ2、Q3のベースを入力端40bを介してホ
トカプラ29のホトトランジスタQ6のコレクタに接続
している。
The collector of the transistor Q2 and the bases of the transistors Q2 and Q3 are connected to the collector of the phototransistor Q6 of the photocoupler 29 via the input terminal 40b.

【0066】すなわち、ミラー回路43、バッファアン
プ45、抵抗Raを有する加算回路42は、スイッチン
グ素子Q1と抵抗R1との間の接続点Fを流れる電流I
3によって生じる電圧V4に、二次側の直流電圧Vou
tに対応する電圧を加算させた加算電圧V3を制御信号
形成回路46の比較器50のプラス側の入力端に得てい
る。
That is, the mirror circuit 43, the buffer amplifier 45, and the addition circuit 42 having the resistance Ra provide the current I flowing through the connection point F between the switching element Q1 and the resistance R1.
3 to the secondary side DC voltage Vou
The added voltage V3 obtained by adding the voltage corresponding to t is obtained at the positive input terminal of the comparator 50 of the control signal forming circuit 46.

【0067】制御信号形成回路46は、図2に示すよう
に、従来の制御信号形成回路と同様なフリップフロップ
24と、NOR回路25と、駆動回路26とを備えると
共に、三角波発生回路41の比較器48のプラス側の入
力端とマイナス側の入力端とを接続し、かつプラス側の
入力端に抵抗Raの一端とミラー回路43のトランジス
タQ3のコレクタとバッファアンプ45の出力端とを共
通接続し、かつ出力端をフリップフロップ24のリセッ
トRに接続した比較器50を備えている。
As shown in FIG. 2, the control signal forming circuit 46 includes a flip-flop 24, a NOR circuit 25, and a driving circuit 26 similar to those of the conventional control signal forming circuit. A positive input terminal and a negative input terminal of the amplifier 48 are connected, and one end of the resistor Ra, the collector of the transistor Q3 of the mirror circuit 43, and the output terminal of the buffer amplifier 45 are commonly connected to the positive input terminal. And a comparator 50 having an output terminal connected to the reset R of the flip-flop 24.

【0068】この比較器50は、三角波信号V1の立ち
下がり波形に加算電圧V3が達したときにHレベルの出
力信号V5を出力する。
This comparator 50 outputs an H-level output signal V5 when the addition voltage V3 reaches the falling waveform of the triangular wave signal V1.

【0069】前述のフリップフロップ24、NOR回路
25及び駆動回路26は、フリップフロップ24が比較
器50からの出力信号V5をリセット端子Rに、NOT
回路44の出力であるパルス信号V2をセット端子Sに
それぞれ入力し、NOR回路25が一方の入力端にNO
T回路44からの三角波同期パルス信号V2を他方の入
力端子にフリップフロップ24の出力端Qバーからの信
号を入力して、これらの論理和(反転)をとった信号を
駆動回路26に出力する。
The flip-flop 24, the NOR circuit 25, and the drive circuit 26 are configured such that the flip-flop 24 outputs the output signal V5 from the comparator 50 to the reset terminal R,
The pulse signal V2 output from the circuit 44 is input to the set terminal S, and the NOR circuit 25 outputs the
The triangular wave synchronizing pulse signal V2 from the T circuit 44 is input to the other input terminal from the output terminal Q bar of the flip-flop 24, and a logical sum (inversion) of these signals is output to the drive circuit 26. .

【0070】すなわち、制御信号形成回路46は、三角
波信号V1と三角波同期パルス信号V2と加算電圧V3
とを入力し、これらの信号の立ち上がり、立ち下がりの
タイミングより、三角波信号V1の下降開始から、この
下降線と加算電圧V3とが交わる間をHレベルとするデ
ューティ比の駆動信号V6をスイッチング素子Q1のゲ
ートGに送出する。
That is, the control signal forming circuit 46 outputs the triangular wave signal V1, the triangular wave synchronizing pulse signal V2, and the addition voltage V3.
From the rising and falling timings of these signals, and from the start of the falling of the triangular wave signal V1, to the switching element of the drive signal V6 having a duty ratio that sets the level between the intersection of the falling line and the addition voltage V3 to the H level. The signal is sent to the gate G of Q1.

【0071】上記のように構成されたスイッチング電源
の動作を以下に説明する。図3は軽負荷時の動作を説明
説明するタイミングチャートである。図4は重負荷時の
動作を説明するタイミングチャートである。
The operation of the switching power supply configured as described above will be described below. FIG. 3 is a timing chart for explaining the operation under a light load. FIG. 4 is a timing chart for explaining the operation under heavy load.

【0072】(軽負荷時の動作)入力端子1、2が商用
交流電源に接続されると、その交流が整流平滑回路部3
で整流平滑される。そして、この整流平滑回路部3で得
られた直流電圧Vinが抵抗R2とコンデンサ9とから
なる第2の直列回路に加わり、接続点Aに所定電圧の制
御用電源を得る。この制御用電源は、制御回路部40の
入力端40aを介して制御回路部40に入力する。制御
回路部40は制御用電源の入力に伴って動作状態となっ
てスイッチング素子Q1をオンオフさせて一次巻線5に
パルスを生成すると共に二次巻線10に、両方の巻線比
に基づく交流パルスを誘起してダイオード11、コンデ
ンサ12により平滑整流した直流電圧Voutを得る。
(Operation at Light Load) When the input terminals 1 and 2 are connected to a commercial AC power supply,
Is rectified and smoothed. Then, the DC voltage Vin obtained by the rectifying / smoothing circuit section 3 is applied to a second series circuit composed of the resistor R2 and the capacitor 9, and a control power of a predetermined voltage is obtained at the connection point A. This control power is input to the control circuit unit 40 via the input terminal 40a of the control circuit unit 40. The control circuit unit 40 enters an operating state in response to the input of the control power supply, turns on and off the switching element Q1 to generate a pulse in the primary winding 5, and supplies an alternating current to the secondary winding 10 based on both winding ratios. A pulse is induced to obtain a DC voltage Vout which is smoothed and rectified by the diode 11 and the capacitor 12.

【0073】このときの制御回路部40の動作を詳細に
以下に説明する。制御回路部40のレギュレータ回路2
1は、制御回路用電源から得た所定電圧(例えば7V)
を供給すると共に、この所定電圧に基づく定電流I1を
発振回路41のコンデンサC1を充電する。この充電に
伴ってコンデンサC1の電位は一定の傾斜を持って上昇
し始める。
The operation of the control circuit unit 40 at this time will be described in detail below. Regulator circuit 2 of control circuit section 40
1 is a predetermined voltage (for example, 7 V) obtained from a control circuit power supply
And charges the capacitor C1 of the oscillation circuit 41 with the constant current I1 based on the predetermined voltage. With this charging, the potential of the capacitor C1 starts to rise with a certain slope.

【0074】このとき、比較器48の出力はLレベル
で、トランジスタQ4及びQ5がOFF状態で、比較器
48のマイナス入力側の電位はR6とR7の分圧比で決
まる電位(例えば4V)になっている。そして、コンデ
ンサC1の電位が上昇しコンデンサC1の電位がR6と
R7の分圧比で決まる電位(例えば4V)に達すると、
比較器48の出力はHレベルに反転し、トランジスタQ
4及びQ5がONし、抵抗R7にR8が並列に接続さ
れ、比較器48のマイナス入力側の電位はR6とR7の
分圧比で決まる電位より低くなる(例えば1V)。
At this time, the output of the comparator 48 is at the L level, the transistors Q4 and Q5 are in the OFF state, and the potential on the minus input side of the comparator 48 is a potential (for example, 4 V) determined by the voltage dividing ratio of R6 and R7. ing. Then, when the potential of the capacitor C1 rises and reaches a potential (for example, 4 V) determined by the voltage dividing ratio of R6 and R7,
The output of the comparator 48 is inverted to H level, and the transistor Q
4 and Q5 are turned on, R8 is connected in parallel with the resistor R7, and the potential on the minus input side of the comparator 48 becomes lower than the potential determined by the voltage division ratio of R6 and R7 (for example, 1 V).

【0075】このとき、定電流I1より電流値の大きい
定電流I2がコンデンサC1から放電され、コンデンサ
C1は一定の傾斜を持って下降を始める。すなわち、コ
ンデンサC1、比較器48によって、上記の動作の繰り
返しで固定された周波数を有する図3に示す三角波信号
V1を形成する。
At this time, the constant current I2 having a larger current value than the constant current I1 is discharged from the capacitor C1, and the capacitor C1 starts falling with a constant slope. That is, the capacitor C1 and the comparator 48 form a triangular wave signal V1 shown in FIG. 3 having a fixed frequency by repeating the above operation.

【0076】また、比較器48の出力に現れる矩形波状
のパルス信号VPは、三角波信号V1に同期しており三
角波信号V1が立ち上がっている間、Lレベルとなって
いる。
The rectangular wave pulse signal VP appearing at the output of the comparator 48 is synchronized with the triangular wave signal V1 and is at the L level while the triangular wave signal V1 rises.

【0077】そして、このパルスVPがNOT回路44
によって反転された図3に示す三角波同期パルス信号V
2(三角波信号V1が立ち上がっている間、Hレベル)
となってNOR回路25及びフリップフロップ24のセ
ット端子Sに送出される。この三角波同期パルス信号V
2のHレベルの期間がデットタイムとなっている。
The pulse VP is output to the NOT circuit 44
The triangular wave synchronizing pulse signal V shown in FIG.
2 (H level while the triangular wave signal V1 is rising)
And is sent to the set terminal S of the NOR circuit 25 and the flip-flop 24. This triangular wave synchronization pulse signal V
The period of the H level of 2 is the dead time.

【0078】従って、スイッチング素子Q1の最大ON
デューティは定電流I1とI2(V1の波形)の比で決
まることになる。尚、三角波のHi側とLow側の電圧
差は、大きく取る事が望ましい。
Therefore, the maximum ON of the switching element Q1
The duty is determined by the ratio between the constant currents I1 and I2 (waveform of V1). It is desirable that the voltage difference between the Hi side and the Low side of the triangular wave be large.

【0079】一方、検出回路部18は、図1に示すよう
に、二次側の検出ポイントCにおける直流電圧Vout
を検出し、差動増幅器28が抵抗R5とR6とによって
得られる分圧点Dの直流電圧と基準電圧源27との電圧
差に応じてホトカプラ29を制御する。例えば、軽負荷
時であって、検出ポイントCにおける直流電圧が上昇す
る場合は、基準電圧との電圧差が大きいので、差動増幅
器28の出力レベルが高くなる。
On the other hand, as shown in FIG. 1, the detection circuit section 18 supplies the DC voltage Vout at the detection point C on the secondary side.
And the differential amplifier 28 controls the photocoupler 29 according to the voltage difference between the DC voltage at the voltage dividing point D obtained by the resistors R5 and R6 and the reference voltage source 27. For example, when the load is light and the DC voltage at the detection point C increases, the output level of the differential amplifier 28 increases because the voltage difference from the reference voltage is large.

【0080】このため、ホトカプラ29のトランジスタ
Q6は低インピーダンス状態となり、ミラー回路43の
トランジスタQ2のコレクタからトランジスタQ6を介
して大電流を流し、この大電流に比例する大電流をミラ
ー回路43のトランジスタQ3が抵抗Raに流す。つま
り、軽負荷時の電流に対応する電流信号をフィードバッ
クとして抵抗Raに流していることになる。
Therefore, the transistor Q6 of the photocoupler 29 is in a low impedance state, a large current flows from the collector of the transistor Q2 of the mirror circuit 43 via the transistor Q6, and a large current proportional to this large current is supplied to the transistor of the mirror circuit 43. Q3 flows to the resistor Ra. That is, the current signal corresponding to the current at the time of light load is fed to the resistor Ra as feedback.

【0081】このとき、スイッチング素子Q1のON期
間に流れる電流I3は抵抗R1を流れ、かつ電圧信号V
4がバッファアンプ回路45により、再びスイッチング
素子Q1に流れる電流I3に対応する電流に変換されて
抵抗Raに流される。
At this time, the current I3 flowing during the ON period of the switching element Q1 flows through the resistor R1 and the voltage signal V
4 is converted again by the buffer amplifier circuit 45 into a current corresponding to the current I3 flowing through the switching element Q1, and is passed through the resistor Ra.

【0082】つまり、ミラー回路43、バッファアンプ
45、抵抗Raによって、スイッチング素子Q1と抵抗
R1との間の接続点Fを流れる直流パルス信号(電流I
3に対応する電圧V4)に、二次側の直流電圧Vout
に対応する電圧を加算させた加算電圧V3を制御信号形
成回路46の比較器50のプラス側の入力端に得てい
る。
That is, the DC pulse signal (current I) flowing through the connection point F between the switching element Q1 and the resistor R1 is provided by the mirror circuit 43, the buffer amplifier 45, and the resistor Ra.
3 is added to the secondary side DC voltage Vout.
Is added to the input terminal on the plus side of the comparator 50 of the control signal forming circuit 46.

【0083】従って、軽負荷時においては、抵抗Raの
一端に発生する電圧は重負荷時に比べて高い電圧とな
り、この電圧にスイッチング素子Q1を流れる電流I3
に対応する電圧V4が加算されるので、制御信号形成回
路46の比較器50のプラス側の入力端には図3に示す
ようにグランドレベルに対して高い電圧の加算電圧信号
V3を得ることになる。
Therefore, at the time of light load, the voltage generated at one end of the resistor Ra becomes higher than that at the time of heavy load, and the voltage I3 flowing through the switching element Q1 is added to this voltage.
Is added, a plus voltage signal V3 higher than the ground level is obtained at the positive input terminal of the comparator 50 of the control signal forming circuit 46 as shown in FIG. Become.

【0084】次に、この加算電圧信号V3と三角波信号
V1とを比較器50が比較し、図3に示すように加算電
圧信号V3の電圧が三角波信号V1の電圧以上になった
とき、Hレベルの出力信号V5をフリップフロップ24
のリセット端子Rに出力する。
Next, the comparator 50 compares the added voltage signal V3 with the triangular wave signal V1, and when the voltage of the added voltage signal V3 becomes higher than the voltage of the triangular wave signal V1 as shown in FIG. Output signal V5 of the flip-flop 24
Is output to the reset terminal R.

【0085】次に、NOR回路25はフリップフロップ
24の出力信号と三角波同期パルス信号V2との論理和
を反転させた出力を駆動回路26に送出する。駆動回路
26は、NOR回路25からの出力信号が入力すると、
図3に示すように、三角波信号V1の最高ピークから加
算電圧信号V3の電圧が三角波信号V1の電圧に達した
間(出力信号V5が発生する)をHレベルとした駆動信
号V6をスイッチング素子Q1のゲートに送出してスイ
ッチング素子Q1に電流I3を流させている。
Next, the NOR circuit 25 sends the output obtained by inverting the logical sum of the output signal of the flip-flop 24 and the triangular wave synchronizing pulse signal V2 to the drive circuit 26. When the output signal from the NOR circuit 25 is input, the drive circuit 26
As shown in FIG. 3, the drive signal V6 is set to the H level while the voltage of the added voltage signal V3 reaches the voltage of the triangular wave signal V1 from the highest peak of the triangular wave signal V1 (the output signal V5 is generated). And the current I3 flows through the switching element Q1.

【0086】このときの駆動信号V6のデューティ比は
図3に示すように50%以下になっている。
At this time, the duty ratio of the drive signal V6 is 50% or less as shown in FIG.

【0087】つまり、加算電圧信号V3の最高ピーク電
圧が三角波信号V1の立ち下がり波形の電圧に到達した
とき、Hレベルの出力信号V5を生成し、三角波信号V
1の立ち上がりピークと三角波同期パルス信号V2の立
ち下がりとが同期し、かつ出力信号が生成されるまでの
間をHレベルにしたデューティ比の駆動信号V6を生成
している。
That is, when the highest peak voltage of the added voltage signal V3 reaches the voltage of the falling waveform of the triangular wave signal V1, an H level output signal V5 is generated and the triangular wave signal V
A drive signal V6 having a duty ratio in which the rising peak of 1 is synchronized with the falling of the triangular wave synchronization pulse signal V2 and the H level is maintained until an output signal is generated.

【0088】すなわち、軽負荷時にはフォトトランジス
タQ6をON状態(低インピーダンス状態)にして、ミ
ラー回路を動作させ、抵抗Raを流れる電流信号(二次
側の直流電圧の検出電圧をフィードバック信号して得た
電流)を大電流にすることで、加算電圧信号V3のDC
分の電圧を高くさせてグランドに対するノイズマージン
を高くとっている。
That is, when the load is light, the phototransistor Q6 is turned on (low impedance state), the mirror circuit is operated, and the current signal flowing through the resistor Ra (the detection voltage of the DC voltage on the secondary side is obtained as a feedback signal. Current) is increased to increase the DC voltage of the added voltage signal V3.
Therefore, the noise margin with respect to the ground is increased by increasing the voltage per minute.

【0089】このため、加算電圧信号V3のピーク電圧
が三角波信号V1の電圧に早く達するので、スイッチン
グ素子Q1に流れる電流I3のピーク値が下がり、かつ
抵抗R1のロスを抑えることができる。
As a result, since the peak voltage of the added voltage signal V3 reaches the voltage of the triangular wave signal V1 earlier, the peak value of the current I3 flowing through the switching element Q1 decreases, and the loss of the resistor R1 can be suppressed.

【0090】従って、図1に示す電流モード方式のスイ
ッチング電源装置であっても、軽負荷時には、連続モー
ド動作状態においてもデューティ比が50%以下となる
のでサブハーモニックが発生することがないから二次側
の直流電圧が安定化する。
Therefore, even in the switching power supply of the current mode type shown in FIG. 1, the duty ratio is 50% or less even in the continuous mode operation state at the time of light load, so that no subharmonic is generated. The DC voltage on the secondary side stabilizes.

【0091】(重負荷時)重負荷時においては、二次側
の直流電圧Voutは軽負荷時より低くなるので、検出
回路部18のホトカプラ29が高インピーダンス状態と
なる。このため、ミラー回路43のQ2、Q3はオフに
近い状態となり、抵抗Raの一端に発生する電圧V3は
軽負荷時に比べて極小の低電圧となる。従って、この低
電圧にスイッチング素子Q1を流れる電流I3に対応す
る電圧V4が加算するので、制御信号形成回路46の比
較器50のプラス側の入力端には図4に示すようにグラ
ンドレベルに対して1V〜2.5V程度の低い電圧の加
算電圧信号V3を得ることになるので、加算電圧信号V
3が三角波信号V1に到達するのが遅くなる。
(During heavy load) At the time of heavy load, the DC voltage Vout on the secondary side becomes lower than at the time of light load, so that the photocoupler 29 of the detection circuit section 18 enters a high impedance state. For this reason, Q2 and Q3 of the mirror circuit 43 are in a state close to off, and the voltage V3 generated at one end of the resistor Ra is a very low voltage as compared with a light load. Accordingly, the voltage V4 corresponding to the current I3 flowing through the switching element Q1 is added to this low voltage, so that the positive input terminal of the comparator 50 of the control signal forming circuit 46 is connected to the ground level as shown in FIG. As a result, an addition voltage signal V3 of a low voltage of about 1 V to 2.5 V is obtained,
3 arrives at the triangular wave signal V1 later.

【0092】次に、この加算電圧信号V3と三角波信号
V1とが比較器50で比較され、図4に示すように加算
電圧信号V3の電圧が三角波信号V1の電圧に到達した
とき、Hレベルの出力信号V5をフリップフロップ24
のリセット端子Rに出力する。
Next, the added voltage signal V3 and the triangular wave signal V1 are compared by the comparator 50. When the voltage of the added voltage signal V3 reaches the voltage of the triangular wave signal V1 as shown in FIG. The output signal V5 is supplied to the flip-flop 24.
Is output to the reset terminal R.

【0093】次に、NOR回路25はフリップフロップ
24の出力信号と三角波同期パルス信号V2との論理和
を反転させた出力を駆動回路26に送出する。駆動回路
26は、NOR回路25からの出力信号が入力すると、
図4に示すように、三角波信号V1の最高ピークから加
算電圧信号V3の電圧が三角波信号V1の電圧に達した
間(出力信号V5)をHレベルとした駆動信号V6をス
イッチング素子Q1のゲートに送出してスイッチング素
子Q1に電流I3を流させている。
Next, the NOR circuit 25 sends the output obtained by inverting the logical sum of the output signal of the flip-flop 24 and the triangular wave synchronizing pulse signal V2 to the drive circuit 26. When the output signal from the NOR circuit 25 is input, the drive circuit 26
As shown in FIG. 4, a drive signal V6 having an H level while the voltage of the added voltage signal V3 reaches the voltage of the triangular wave signal V1 from the highest peak of the triangular wave signal V1 (output signal V5) is applied to the gate of the switching element Q1. The current I3 is sent to the switching element Q1.

【0094】すなわち、重負荷時には、フォトトランジ
スタQ6のインピーダンスをオフ状態(高インピーダン
ス状態)にしてミラー回路43から抵抗Raに、二次側
の直流電圧の検出電圧に対応する直流電流を流さないよ
うにして加算電圧信号V3のDC分の電圧を低くし、加
算電圧信号V3のピーク電圧が三角波信号V1の電圧に
達するのが遅くなるようにして、スイッチング素子Q1
に流れる電流I3のピーク値が上がるようにしている。
このため、重負荷になったときは、直ちに二次側に大電
力を得ることができるので、二次側の直流電圧が安定化
する。
That is, at the time of heavy load, the impedance of the phototransistor Q6 is turned off (high impedance state) so that a DC current corresponding to the detection voltage of the secondary-side DC voltage is prevented from flowing from the mirror circuit 43 to the resistor Ra. To lower the DC voltage of the added voltage signal V3, so that the peak voltage of the added voltage signal V3 does not reach the voltage of the triangular wave signal V1 at a later time.
Is increased so that the peak value of the current I3 flowing through the current I3 increases.
For this reason, when the load becomes heavy, large power can be immediately obtained on the secondary side, so that the DC voltage on the secondary side is stabilized.

【0095】従って、実施の形態1のスイッチング電源
装置は、軽負荷時にはミラー回路43を動作させて、二
次側の直流電圧の検出電圧と抵抗R1とスイッチング素
子Q1との間の接続点の電圧とを加算した加算電圧信号
V3のDC分の電圧を高くして、三角波信号V1の電圧
に早く達するようにすることでスイッチング素子Q1に
流れる電流I3のピーク値を下げ、逆に重負荷時には、
ミラー回路43をオフ状態にして加算電圧波形信号V3
のDC分の電圧を低くし、加算電圧信号V3のピーク電
圧が三角波信号V1の電圧に達するのが遅くなるように
して、スイッチング素子Q1に流れ電流I3のピーク値
を上げるようにすることで、二次側の出力を定電圧化し
ていることになる。
Therefore, the switching power supply of the first embodiment operates the mirror circuit 43 when the load is light, and detects the secondary-side DC voltage and the voltage at the connection point between the resistor R1 and the switching element Q1. The peak value of the current I3 flowing through the switching element Q1 is reduced by increasing the DC voltage of the added voltage signal V3 obtained by adding
With the mirror circuit 43 turned off, the added voltage waveform signal V3
, The peak voltage of the addition voltage signal V3 is delayed from reaching the voltage of the triangular wave signal V1, and the peak value of the current I3 flowing through the switching element Q1 is increased. This means that the output on the secondary side is set to a constant voltage.

【0096】<実施の形態2>実施の形態1では三角波
発生回路41からの三角波信号V1を図3及び図4に示
す波形としたが、三角波発生回路からは図3及び図4に
示すような三角波信号V1を反転した図5に示す三角波
信号V1a及び三角波同期パルス信号V2a(図2を例
にした場合はNOT回路44を不要にすることで得られ
る)を発生するものもある。
<Second Embodiment> In the first embodiment, the triangular wave signal V1 from the triangular wave generating circuit 41 has the waveforms shown in FIGS. 3 and 4. In some cases, the triangular wave signal V1 is inverted to generate a triangular wave signal V1a and a triangular wave synchronizing pulse signal V2a (obtained by omitting the NOT circuit 44 in FIG. 2) as shown in FIG.

【0097】このような場合には、制御信号形成回路4
6のプラス側の入力端において、加算電圧波形信号V3
を例えばNOT回路(図示せず)によって反転させた加
算電圧波形信号V3を得た後に、前述の三角波同期反転
信号V2との比較を行って、スイッチング素子Q1をオ
ンオフ制御するのが好ましい。
In such a case, the control signal forming circuit 4
6 at the input terminal on the plus side, the added voltage waveform signal V3
It is preferable to control the on / off of the switching element Q1 by obtaining a sum voltage waveform signal V3 obtained by inverting the switching element Q1 by, for example, a NOT circuit (not shown), and comparing it with the above-described triangular wave synchronization inversion signal V2.

【0098】このような実施の形態2の動作を図5を用
いて説明する。図5においては重負荷時の動作となって
いる。
The operation of the second embodiment will be described with reference to FIG. FIG. 5 shows an operation under heavy load.

【0099】制御信号形成回路の比較器50は、加算電
圧波形信号V3aと三角波信号V1aとを比較し、図5
に示すように加算電圧波形信号V3aの電圧が三角波信
号V1aの電圧以下(到達)になったとき、Hレベルの
出力信号V5をフリップフロップ24のリセット端子R
に出力する。すなわち、三角波状の波形の上り傾斜の部
分と比較してON幅制御が行われることになる。
The comparator 50 of the control signal forming circuit compares the added voltage waveform signal V3a with the triangular wave signal V1a, and
When the voltage of the added voltage waveform signal V3a falls below (attains) the voltage of the triangular wave signal V1a, the output signal V5 at H level is reset to the reset terminal R of the flip-flop 24 as shown in FIG.
Output to That is, the ON width control is performed as compared with the rising slope portion of the triangular waveform.

【0100】次に、NOR回路25はフリップフロップ
24の出力信号と三角波同期パルス信号V2aとの論理
和を反転させた出力を駆動回路25に送出する。駆動回
路26は、NOR回路25からの出力信号が入力する
と、図5に示すように、三角波信号V3aの最高ピーク
から加算電圧信号V3aの電圧が三角波信号V1aの電
圧以下に達(V5が出力される)したときに、Hレベル
とした駆動信号V6をスイッチング素子Q1のゲートに
送出してスイッチング素子Q1に電流I3を流させる。
Next, the NOR circuit 25 sends the output obtained by inverting the logical sum of the output signal of the flip-flop 24 and the triangular wave synchronizing pulse signal V2a to the drive circuit 25. When the output signal from the NOR circuit 25 is input to the drive circuit 26, as shown in FIG. 5, the voltage of the added voltage signal V3a reaches the voltage of the triangular wave signal V1a or lower from the highest peak of the triangular wave signal V3a (V5 is output). ), The drive signal V6 at the H level is sent to the gate of the switching element Q1 to cause the current I3 to flow through the switching element Q1.

【0101】つまり、加算電圧信号V3を反転させた反
転加算電圧信号V3aを生成し、この反転加算電圧信号
V3aの最低ピークが三角波信号V1aの立ち上がり波
形の電圧に到達したとき、出力信号V5を生成し、三角
波信号V1aの立ち下がりピークと三角波同期パルス信
号V2aの立ち下がりとが同期し、かつ出力信号V5が
生成されるまでの間をHレベルにしたデューティ比の駆
動信号V6を生成している。
That is, an inverted addition voltage signal V3a is generated by inverting the addition voltage signal V3. When the lowest peak of the inverted addition voltage signal V3a reaches the voltage of the rising waveform of the triangular wave signal V1a, the output signal V5 is generated. Then, a drive signal V6 having a duty ratio in which the falling peak of the triangular wave signal V1a and the falling of the triangular wave synchronizing pulse signal V2a are at H level until the output signal V5 is generated is generated. .

【0102】このため、三角波発生回路が図3及び図4
に示すような三角波信号V1を反転した図5に示す三角
波信号V1a及び三角波同期パルス信号V2aを発生し
ても、重負荷になったときは、直ちに二次側に大電力を
得ることができるので、二次側の直流電圧が安定化す
る。
For this reason, the triangular wave generating circuit is shown in FIGS.
Even if the triangular wave signal V1a and the triangular wave synchronizing pulse signal V2a shown in FIG. 5 are generated by inverting the triangular wave signal V1 shown in FIG. 5, large power can be immediately obtained on the secondary side when the load becomes heavy. The DC voltage on the secondary side is stabilized.

【0103】なお、上記実施の形態では、フォトカプラ
を用いて二次巻線側の直流電圧の検出を行っているが、
1次巻線、補助巻線側で行っても良い。
In the above embodiment, the DC voltage on the secondary winding side is detected using a photocoupler.
It may be performed on the primary winding and the auxiliary winding.

【0104】また、スイッチング素子Q1はMOS F
ETの代わりにバイポーラトランジスタやIGBTを用
いても良い。
The switching element Q1 is a MOS F
A bipolar transistor or IGBT may be used instead of ET.

【0105】さらに、スイッチング素子Q1の電流検出
はSense MOS FET等を用いてセンシング端
子から流出してくる分流した電流を検出しても良い。
Further, the current of the switching element Q1 may be detected by using a sense MOS FET or the like to detect the shunted current flowing out of the sensing terminal.

【0106】さらに、バッファアンプは、コンデンサC
と抵抗Rによるローパフィルタの回路構成でも良い。
Further, the buffer amplifier includes a capacitor C
And a circuit configuration of a low-pass filter using a resistor R.

【0107】[0107]

【発明の効果】以上のように本発明によれば、トランス
の一次側に接続されたスイッチング素子を流れる電流を
検出したときの検出電流と、トランスの二次側の出力電
圧の誤差である信号電流に対応するミラー電流とが加算
回路の抵抗に流される。これによって、検出電流とミラ
ー電流とが抵抗を流れ、この加算電流に対応した加算電
圧信号が得られる。そして、制御信号形成回路は三角波
信号の立上り、又は立下がりに同期してスイッチング素
子がオン状態となり、加算回路から得られた加算電圧信
号と三角波発生回路から得られた三角波信号とを比較
し、三角波信号に加算電圧信号が到達したときに出力信
号を出す比較器の出力に同期してスイッチング素子がオ
フ状態となる制御信号を発生するそして、制御信号形成
回路が加算電圧信号が前記三角波信号に到達する間を、
スイッチング素子のオン区間としたデューティ比の制御
信号をスイッチング素子に発生する。
As described above, according to the present invention, a signal representing an error between a detection current when a current flowing through a switching element connected to a primary side of a transformer and an output voltage on a secondary side of the transformer is detected. The mirror current corresponding to the current flows through the resistance of the adder circuit. As a result, the detection current and the mirror current flow through the resistor, and an added voltage signal corresponding to the added current is obtained. Then, the control signal forming circuit turns on the switching element in synchronization with the rising or falling of the triangular wave signal, and compares the added voltage signal obtained from the adding circuit with the triangular wave signal obtained from the triangular wave generating circuit, The control signal forming circuit generates a control signal that turns off the switching element in synchronization with the output of the comparator that outputs an output signal when the added voltage signal reaches the triangular wave signal. While arriving,
A control signal having a duty ratio in the ON period of the switching element is generated in the switching element.

【0108】このため、軽負荷時は、加算電圧が三角波
基準電圧とグランドに対して高いレベルで比較する動作
となるので、ノイズの影響を受けにくく安定に動作す
る。
Therefore, at a light load, the added voltage is compared with the triangular wave reference voltage and the ground at a high level, so that the operation is less affected by noise and operates stably.

【0109】また、重負荷時には、加算電圧信号のレベ
ルが低くなるので、三角波信号に到達するのが遅くな
る。このため、ノイズが発生しても三角波信号まで到達
するのに時間がかかることになり、結果としてスイッチ
ング素子に大電流を流すことになるから二次側に安定し
た出力を得ることができる。つまり、サブハーモニック
現象が起きる条件下においても、サブハーモニック現象
の対策のための回路を必要としないので回路構成の簡素
化もはかれる共に、安定動作を行わせることが可能とな
っている。
In addition, at the time of heavy load, the level of the added voltage signal becomes low, so that the arrival at the triangular wave signal is delayed. For this reason, even if noise occurs, it takes time to reach the triangular wave signal. As a result, a large current flows through the switching element, so that a stable output can be obtained on the secondary side. That is, even under the condition where the sub-harmonic phenomenon occurs, a circuit for countermeasures against the sub-harmonic phenomenon is not required, so that the circuit configuration can be simplified and stable operation can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に関わるスイッチング電源
装置の概略構成図である。
FIG. 1 is a schematic configuration diagram of a switching power supply device according to a first embodiment of the present invention.

【図2】本発明の実施の形態の制御回路部及び検出回路
部の詳細構成図である。
FIG. 2 is a detailed configuration diagram of a control circuit unit and a detection circuit unit according to the embodiment of the present invention.

【図3】本発明の制御回路部を用いたときの軽負荷時の
動作を説明するタイミングチャートである。
FIG. 3 is a timing chart illustrating an operation under a light load when the control circuit unit of the present invention is used.

【図4】本発明の制御回路部を用いたときの重負荷時の
動作を説明するタイミングチャートである。
FIG. 4 is a timing chart illustrating an operation under heavy load when the control circuit unit of the present invention is used.

【図5】実施の形態2の動作を説明するタイミングチャ
ートである。
FIG. 5 is a timing chart illustrating the operation of the second embodiment.

【図6】従来の電圧モード制御方式のスイッチング電源
装置の概略構成図である。
FIG. 6 is a schematic configuration diagram of a conventional switching power supply of a voltage mode control method.

【図7】従来の電圧モード制御方式のスイッチング電源
装置の制御回路部の詳細構成図である。
FIG. 7 is a detailed configuration diagram of a control circuit unit of a conventional switching power supply of a voltage mode control method.

【図8】従来の電圧モード制御方式の動作を説明するタ
イミングチャートである。
FIG. 8 is a timing chart illustrating the operation of a conventional voltage mode control method.

【図9】従来の電流モード制御方式のスイッチング電源
装置の概略構成図である。
FIG. 9 is a schematic configuration diagram of a conventional switching power supply device of a current mode control method.

【図10】従来の電流モード制御方式のスイッチング電
源装置の制御回路部の詳細構成図である。
FIG. 10 is a detailed configuration diagram of a control circuit unit of a conventional switching power supply of a current mode control method.

【図11】従来の電流モード制御方式の動作を説明する
タイミングチャートである。
FIG. 11 is a timing chart illustrating an operation of a conventional current mode control method.

【符号の説明】[Explanation of symbols]

3 整流平滑回路部 4 トランス 5 一次巻線 10 二次巻線 18 検出回路部 40 制御回路部 41 三角波発振回路 42 加算回路 43 ミラー回路 45 バッファアンプ Q1 スイッチング素子 REFERENCE SIGNS LIST 3 rectifying and smoothing circuit section 4 transformer 5 primary winding 10 secondary winding 18 detection circuit section 40 control circuit section 41 triangular wave oscillation circuit 42 addition circuit 43 mirror circuit 45 buffer amplifier Q1 switching element

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/28 H02M 3/335

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源の一端と他端との間に接続され
たトランスの一次巻線とスイッチング素子との直列回路
と、 前記トランスの二次巻線に接続された整流回路と、 前記整流回路に接続された出力平滑回路と、 前記スイッチング素子に流れる電流を検出する電流検出
回路と、 前記出力平滑回路の出力電圧と基準電圧との誤差に応じ
た信号電流を流れさせる制御を行う出力電圧検出回路
と、 前記制御に伴って、前記信号電流のミラー電流と前記電
流検出回路からの検出電流とを加えて抵抗に流すことで
加算電圧信号を得る加算回路と、 三角波信号を発生する三角波発生回路と、 前記三角波信号の立上り、又は立下がりに同期して前記
スイッチング素子がオン状態となり、前記加算回路から
得られた前記加算電圧信号と前記三角波発生回路から得
られた前記三角波信号とを比較し、前記三角波信号に前
記加算電圧信号が到達したときに出力信号を出す比較器
の出力に同期して前記スイッチング素子がオフ状態とな
る制御信号を発生する制御信号形成回路と、 を備えていることを特徴とするスイッチング電源装置。
1. A series circuit of a primary winding of a transformer and a switching element connected between one end and the other end of a DC power supply; a rectifier circuit connected to a secondary winding of the transformer; An output smoothing circuit connected to a circuit; a current detection circuit for detecting a current flowing through the switching element; and an output voltage for controlling a signal current according to an error between an output voltage of the output smoothing circuit and a reference voltage. A detection circuit, an addition circuit for adding a mirror current of the signal current and a detection current from the current detection circuit and flowing the resistance current through a resistor in accordance with the control, and a triangular wave generation for generating a triangular wave signal Circuit, the switching element is turned on in synchronization with the rising or falling of the triangular wave signal, the added voltage signal obtained from the adding circuit and the triangular wave generating circuit The control circuit compares the obtained triangular wave signal with the obtained triangular wave signal and generates a control signal that turns off the switching element in synchronization with an output of a comparator that outputs an output signal when the added voltage signal reaches the triangular wave signal. A switching power supply device comprising: a control signal forming circuit.
【請求項2】 前記加算回路は、前記電流検出手段から
の検出電流と、カレントミラー回路による前記ミラー電
流とを一つの抵抗に流すことで前記加算電圧信号を得る
ことを特徴とする請求項1記載のスイッチング電源装
置。
2. The addition circuit according to claim 1, wherein the addition circuit obtains the addition voltage signal by flowing a detection current from the current detection unit and the mirror current by a current mirror circuit through one resistor. A switching power supply as described.
【請求項3】 前記制御信号形成回路は、 前記加算回路で得られた加算電圧信号を一方に、他方に
前記三角波発生回路からの三角波信号とを入力して比較
する比較器と、 前記比較器からの出力信号をリセット端子に、前記三角
波発生回路からの前記三角波同期パルス信号をセット端
子に入力したフリップフロップと、 前記フリップフロップの出力端子からの出力と、前記三
角波同期パルス信号とから前記スイッチング素子を駆動
する前記制御信号を生成する論理回路と、 を備えていることを特徴とする請求項1又は2記載のス
イッチング電源装置。
3. The comparator, wherein the control signal forming circuit is configured to receive the added voltage signal obtained by the adding circuit on one side and to input a triangular wave signal from the triangular wave generating circuit to the other side for comparison, and the comparator A flip-flop in which an output signal from a triangular wave synchronizing pulse signal from the triangular wave generating circuit is input to a reset terminal, an output signal from the output terminal of the flip-flop, and the triangular wave synchronizing pulse signal. The switching power supply device according to claim 1, further comprising: a logic circuit that generates the control signal for driving an element.
【請求項4】 前記電流検出回路は、 前記スイッチング素子を流れる電流を検出するための電
流検出抵抗と、 該電流検出抵抗の両端に発生する電圧を前記検出電流に
変換する増幅器と、 からなることを特徴とする請求項1、2又は3記載のス
イッチング電源装置。
4. The current detection circuit comprises: a current detection resistor for detecting a current flowing through the switching element; and an amplifier for converting a voltage generated between both ends of the current detection resistor into the detection current. The switching power supply according to claim 1, 2 or 3, wherein:
【請求項5】 前記三角波発生回路は、立ち上がり傾斜
が大きく、立ち下がり傾斜が緩やかな三角波信号と前記
三角波信号の最低電位から最高電位に至る上昇期間をH
レベルにした三角波同期パルス信号を送出することを特
徴とする請求項1、2、3又は4記載のスイッチング電
源装置。
5. The triangular wave generating circuit has a triangular wave signal having a large rising slope and a gentle falling slope and a rising period from the lowest potential to the highest potential of the triangular wave signal as H.
5. The switching power supply device according to claim 1, wherein said switching power supply device outputs a triangular wave synchronization pulse signal having a level.
【請求項6】 三角波発生回路は、 前記三角波信号及び前記三角波同期パルス信号に代え
て、前記三角波電圧を反転させた三角波信号と、前記三
角波同期パルス信号を反転させた三角波同期反転パルス
信号とを送出することを特徴とする請求項1、2、3、
4又は5記載のスイッチング電源装置。
6. A triangular wave generating circuit, comprising: instead of the triangular wave signal and the triangular wave synchronizing pulse signal, a triangular wave signal obtained by inverting the triangular wave voltage and a triangular wave synchronizing inverted pulse signal obtained by inverting the triangular wave synchronizing pulse signal. 4. The method according to claim 1, wherein the transmission is performed.
6. The switching power supply according to 4 or 5.
JP01752198A 1998-01-29 1998-01-29 Switching power supply Expired - Lifetime JP3191756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01752198A JP3191756B2 (en) 1998-01-29 1998-01-29 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01752198A JP3191756B2 (en) 1998-01-29 1998-01-29 Switching power supply

Publications (2)

Publication Number Publication Date
JPH11215820A JPH11215820A (en) 1999-08-06
JP3191756B2 true JP3191756B2 (en) 2001-07-23

Family

ID=11946267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01752198A Expired - Lifetime JP3191756B2 (en) 1998-01-29 1998-01-29 Switching power supply

Country Status (1)

Country Link
JP (1) JP3191756B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541044B2 (en) * 2010-09-28 2014-07-09 サンケン電気株式会社 Gate drive circuit and switching power supply device

Also Published As

Publication number Publication date
JPH11215820A (en) 1999-08-06

Similar Documents

Publication Publication Date Title
JP5641140B2 (en) Switching power supply control circuit and switching power supply
US6903536B2 (en) PFC-PWM controller having interleaved switching
US20030201758A1 (en) Voltage regulator with pulse width modulation in dual frequencies
EP2101400A2 (en) Method and apparatus for AC to DC power conversion with reduced harmonic current
JP3175663B2 (en) Self-oscillation type switching power supply
JPH0626480B2 (en) Switching Regulator
KR0154818B1 (en) The controlling system for resonance converter
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
US7199562B2 (en) Line frequency switching regulator
JPH11122926A (en) Self-oscillating switching power supply
JPH08130871A (en) Dc-dc converter
JP3191756B2 (en) Switching power supply
JP4039362B2 (en) DC converter
JP2003299356A (en) Dc-dc converter control method
JP3525436B2 (en) Switching power supply
JP2515650B2 (en) Power factor correction circuit and switching power supply circuit using the power factor correction circuit
JP2003125582A (en) Power unit
JPH0727831Y2 (en) Buck-boost DC-DC converter
JP3572601B2 (en) Voltage resonance type switching power supply and control method of voltage resonance type switching power supply
JPH0739346Y2 (en) Slope compensation circuit for current mode controller
JP2003125585A (en) Power unit
JP2729478B2 (en) converter
JP2554158B2 (en) Mag amplifier circuit
JP2004229398A (en) Power supply
JP2005143197A (en) Time ratio control method and circuit of pwm signal, and dc-dc converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term