JPS6056029B2 - 映像信号の時間軸補正装置 - Google Patents
映像信号の時間軸補正装置Info
- Publication number
- JPS6056029B2 JPS6056029B2 JP53055906A JP5590678A JPS6056029B2 JP S6056029 B2 JPS6056029 B2 JP S6056029B2 JP 53055906 A JP53055906 A JP 53055906A JP 5590678 A JP5590678 A JP 5590678A JP S6056029 B2 JPS6056029 B2 JP S6056029B2
- Authority
- JP
- Japan
- Prior art keywords
- time axis
- time
- signal
- shift register
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、磁気録画再生装置(VTR)等のように記録
媒体より映像信号を再生する装置において、再生された
映像信号の時間軸変動成分を除去軽減する映像信号の時
間軸変動補正装置に関するものである。
媒体より映像信号を再生する装置において、再生された
映像信号の時間軸変動成分を除去軽減する映像信号の時
間軸変動補正装置に関するものである。
例えば、VTRにおいて、記録された映像信号を再生す
る際、磁気記録媒体の伸縮、回転磁気ヘッドの回転むら
、磁気記録媒体の逆行むら等により再生磁気ヘッドと磁
気記録媒体との相対速度を一定に保つことは不可能に近
い。
る際、磁気記録媒体の伸縮、回転磁気ヘッドの回転むら
、磁気記録媒体の逆行むら等により再生磁気ヘッドと磁
気記録媒体との相対速度を一定に保つことは不可能に近
い。
当然のことながら相対速度が変動すると、再生映像信号
の時間軸が変化し、現実にはモニタ・受像機のスクリー
ン上に映し出される再生画像の色相が劣化したり、画面
が揺れたりする。従つて、この様な時間軸変動を除去す
る為に、従来より種々の時間軸補正装置が考案、実施さ
れている。原理的には、再生された映像信号に含まれて
いる一定周波数の同期信号の基準同期信号に対する時間
誤差を検出し、この検出出力信号により可変遅延装置の
遅延時間を制御し、この可変遅延装置に再生映像信号を
通すことにより再生映像信号にともなつている時間軸変
動分を相殺している。
の時間軸が変化し、現実にはモニタ・受像機のスクリー
ン上に映し出される再生画像の色相が劣化したり、画面
が揺れたりする。従つて、この様な時間軸変動を除去す
る為に、従来より種々の時間軸補正装置が考案、実施さ
れている。原理的には、再生された映像信号に含まれて
いる一定周波数の同期信号の基準同期信号に対する時間
誤差を検出し、この検出出力信号により可変遅延装置の
遅延時間を制御し、この可変遅延装置に再生映像信号を
通すことにより再生映像信号にともなつている時間軸変
動分を相殺している。
ここで使用される磁気記録再生装置の種類や可変遅延装
置の構成方式により色々の時間軸補正装置が提案されて
いる。そこで、まず、時間軸補正装置の一従来例を説明
する。
置の構成方式により色々の時間軸補正装置が提案されて
いる。そこで、まず、時間軸補正装置の一従来例を説明
する。
第1図は一従来例を示すブロックダイヤグラム・であり
、以下第1図と共に説明する。第1図に於て、1は時間
軸変動成分を含む映像信号の入力端子、2は同期信号分
離器、3は時間軸誤差検出器、4は基準同期信号入力端
子、5はクロック信号発生器、6はアナログシフトレジ
ス、夕、7は濾波器、8は出力端子である。
、以下第1図と共に説明する。第1図に於て、1は時間
軸変動成分を含む映像信号の入力端子、2は同期信号分
離器、3は時間軸誤差検出器、4は基準同期信号入力端
子、5はクロック信号発生器、6はアナログシフトレジ
ス、夕、7は濾波器、8は出力端子である。
入力端子1に加えられた映像信号の一部は、同期信号分
離器2に印加されて同期信号のみが取り出され、基準同
期信号入力端子4に加えられている基準同期信号と共に
時間軸誤差検出器3に供給される。両信号の位相誤差に
もとづく、時間軸誤差検出器3で得られた時間軸誤差信
号に応じてクロック信号発生器5を周波数制御し、アナ
ログシフトレジスタ6を駆動して、その遅延時間を制御
する。一方入力端子1に加えられた映像信号は前記アナ
ログシフトレジスタ6にも印加された後、濾波器7で不
要成分を除去し、時間軸変動分が軽減除去されて出力端
子8に導びかれる。こうすることにより入力端子1に加
えられた映像信号の時間軸変動が相殺されて時間軸変動
のない映像信号となる。ところで、アナログシフトレジ
スタとはクロック信号により駆動され、情報を転送する
機能を有するものてあり、CCDCChar?COup
IedDevice〕、BBDCBucketBrig
adeDevice〕コンデンサメモリ等である。これ
らの素子は従来の集中定数型可変遅延線や表面弾性波型
遅延線に比べ、極めてコンパクトで可変範囲も広い。実
際にはCCDに於て、映像信号帯域で100マイクロ秒
以上も遅延可能な素子が実用化されており、この様な素
子を使用すれは広範囲の補正能力を有す時間軸補正装置
の実現が可能となる。しかしながら、第1図に示した様
な従来方式で補正範囲の拡大化を図ると以下に示す様な
諸問題が発生する。
離器2に印加されて同期信号のみが取り出され、基準同
期信号入力端子4に加えられている基準同期信号と共に
時間軸誤差検出器3に供給される。両信号の位相誤差に
もとづく、時間軸誤差検出器3で得られた時間軸誤差信
号に応じてクロック信号発生器5を周波数制御し、アナ
ログシフトレジスタ6を駆動して、その遅延時間を制御
する。一方入力端子1に加えられた映像信号は前記アナ
ログシフトレジスタ6にも印加された後、濾波器7で不
要成分を除去し、時間軸変動分が軽減除去されて出力端
子8に導びかれる。こうすることにより入力端子1に加
えられた映像信号の時間軸変動が相殺されて時間軸変動
のない映像信号となる。ところで、アナログシフトレジ
スタとはクロック信号により駆動され、情報を転送する
機能を有するものてあり、CCDCChar?COup
IedDevice〕、BBDCBucketBrig
adeDevice〕コンデンサメモリ等である。これ
らの素子は従来の集中定数型可変遅延線や表面弾性波型
遅延線に比べ、極めてコンパクトで可変範囲も広い。実
際にはCCDに於て、映像信号帯域で100マイクロ秒
以上も遅延可能な素子が実用化されており、この様な素
子を使用すれは広範囲の補正能力を有す時間軸補正装置
の実現が可能となる。しかしながら、第1図に示した様
な従来方式で補正範囲の拡大化を図ると以下に示す様な
諸問題が発生する。
第1に、時間軸変動周期とアナログシフトレジスタの中
心遅延時間が近づいてくる為に正確な時間軸補正が出来
なくなる。
心遅延時間が近づいてくる為に正確な時間軸補正が出来
なくなる。
第2に、アナログシフトレジスタでの可変遅延時間範囲
が広くなるので、時間軸誤差検出器からクロック信号発
生器までの系が双曲線を逆補正出!来る様な非線形にし
ないと補正誤差を発生するという点である。
が広くなるので、時間軸誤差検出器からクロック信号発
生器までの系が双曲線を逆補正出!来る様な非線形にし
ないと補正誤差を発生するという点である。
これらについては後に再度詳しく説明するが、従来方式
て時間軸補正範囲を拡大しようとするならば上述の理由
により補正誤差が増大して正確な時間軸補正は不可能と
なる。以上の点に鑑み、本発明は広範囲の時間軸補正範
囲を有し、かつ、正確な補正を可能とする時間軸補正装
置を提供するものである。
て時間軸補正範囲を拡大しようとするならば上述の理由
により補正誤差が増大して正確な時間軸補正は不可能と
なる。以上の点に鑑み、本発明は広範囲の時間軸補正範
囲を有し、かつ、正確な補正を可能とする時間軸補正装
置を提供するものである。
本発明の一実施例を第3図にブロックダイヤグラムで示
す。
す。
第3図に於て、10は映像信号入力端子、11は同期信
号分離器、12は時間軸誤差検出器、13は基準同期信
号入力端子、16は遅延器、14は第1クロック信号発
生器、15は第1アナログダシフトレジスタ、17は第
2クロック信号発生器、18は第2アナログシフトレジ
スタ、19は濾波器、20は出力端子てある。
号分離器、12は時間軸誤差検出器、13は基準同期信
号入力端子、16は遅延器、14は第1クロック信号発
生器、15は第1アナログダシフトレジスタ、17は第
2クロック信号発生器、18は第2アナログシフトレジ
スタ、19は濾波器、20は出力端子てある。
入力端子10に印加された映像信号の一部は同期信号分
離器11に加えられて同期信号のみが抽出され、基準同
期信号入力端子13に加えられた基準同期信号と共に時
間軸誤差検出器12に供給される。時間軸誤差検出器1
2ては基準同期信号に対する分離された同期信号の時間
誤差(位相誤差)に対応する時)間軸誤差信号を発出し
、この時間軸誤差信号は第1クロック信号発生器14及
び遅延器16に印加される。第1クロック信号発生器1
4はこの時間軸誤差信号に応じて周波数制御されながら
第1アナログシフトレジスタ15を駆動する。一方、遅
.延器16で所定時間遅延された時間軸誤差信号は第2
クロック信号発生器17の発振周波数を制御し、第2ア
ナログシフトレジスタ18を駆動する。第1アナログシ
フトレジスタ15及び第2アナログシフトレジスタ18
は継続接続されており、入力端子10に加えられた映像
信号はこれら第1アナログシフトレジスタ15及び第2
アナログシフトレジスタ18を通過した後、濾波器19
で不要成分が除去されて出力端子20に映像信号が現わ
れる。以下に本発明の動作原理を第2図及ひ第A図と共
に詳しく説明する。
離器11に加えられて同期信号のみが抽出され、基準同
期信号入力端子13に加えられた基準同期信号と共に時
間軸誤差検出器12に供給される。時間軸誤差検出器1
2ては基準同期信号に対する分離された同期信号の時間
誤差(位相誤差)に対応する時)間軸誤差信号を発出し
、この時間軸誤差信号は第1クロック信号発生器14及
び遅延器16に印加される。第1クロック信号発生器1
4はこの時間軸誤差信号に応じて周波数制御されながら
第1アナログシフトレジスタ15を駆動する。一方、遅
.延器16で所定時間遅延された時間軸誤差信号は第2
クロック信号発生器17の発振周波数を制御し、第2ア
ナログシフトレジスタ18を駆動する。第1アナログシ
フトレジスタ15及び第2アナログシフトレジスタ18
は継続接続されており、入力端子10に加えられた映像
信号はこれら第1アナログシフトレジスタ15及び第2
アナログシフトレジスタ18を通過した後、濾波器19
で不要成分が除去されて出力端子20に映像信号が現わ
れる。以下に本発明の動作原理を第2図及ひ第A図と共
に詳しく説明する。
第2図はクロック信号周波数の時間変化とアナログシフ
トレジスタで得られる遅延時間との関係を示すグラフで
ある。
トレジスタで得られる遅延時間との関係を示すグラフで
ある。
横軸は時間、縦軸は瞬時周波数、9は時間の函数で示し
たクロック信号周波数である。今、クロック信号の瞬時
周波数をFcp(t)〔Hz〕アナログシフトレジスタ
の段数をN1時刻tに於いてアナログシフトレジスタに
入力された信号がアナログレジスタを出るまでに要する
時間、言いかえるならば、時刻tの情報が受ける遅延時
間をD(t)とすると、tからt+D(t)の間にクロ
ックパルスはN回発生しているはずであるから、N=f
)+0(0fcp(t)Dt−(4)の関係が得られる
。
たクロック信号周波数である。今、クロック信号の瞬時
周波数をFcp(t)〔Hz〕アナログシフトレジスタ
の段数をN1時刻tに於いてアナログシフトレジスタに
入力された信号がアナログレジスタを出るまでに要する
時間、言いかえるならば、時刻tの情報が受ける遅延時
間をD(t)とすると、tからt+D(t)の間にクロ
ックパルスはN回発生しているはずであるから、N=f
)+0(0fcp(t)Dt−(4)の関係が得られる
。
一般的には解をD(t)について解くのは困難である。
しかしながら、第2図より明らかな通り、Fcp(t)
の変化が早くなると、時刻tで入力された情報がアナロ
グシフトレジスタを通過する途中でクロック信号周波数
が変化してしまう。すなわち、アナログシフトレジスタ
の段数が増大すると、時刻tに於ける情報の受けるべき
遅延時間D。(t)が現実にはD1(t)となつてしま
う結果となる。この様な現象は、アナログシフトレジス
タの段数が増大するほど、又クロック信号周波数の変動
が早くなるほど顕著に現われる。従つて、広範囲の補正
を可能とするに際しては従来の様な構成では十分な性能
を持たすことは出来ない。そこで、第3図に示した本発
明の一実施例に於てはアナログシフトレジスタを複数個
に分解し、各々のアナログシフトレジスタを別のクロッ
ク信号発生器で駆動している。
しかしながら、第2図より明らかな通り、Fcp(t)
の変化が早くなると、時刻tで入力された情報がアナロ
グシフトレジスタを通過する途中でクロック信号周波数
が変化してしまう。すなわち、アナログシフトレジスタ
の段数が増大すると、時刻tに於ける情報の受けるべき
遅延時間D。(t)が現実にはD1(t)となつてしま
う結果となる。この様な現象は、アナログシフトレジス
タの段数が増大するほど、又クロック信号周波数の変動
が早くなるほど顕著に現われる。従つて、広範囲の補正
を可能とするに際しては従来の様な構成では十分な性能
を持たすことは出来ない。そこで、第3図に示した本発
明の一実施例に於てはアナログシフトレジスタを複数個
に分解し、各々のアナログシフトレジスタを別のクロッ
ク信号発生器で駆動している。
こうすることによつて上述の欠点を解消するのであるが
、この点については第4図と共に説明する。第4図に於
て、横軸は時間、縦軸はクロック信号周波数、曲線21
は第4クロック信号発生器14の周波数、曲線22は第
2クロック信号発生器17の発振周波数を夫々示す。
、この点については第4図と共に説明する。第4図に於
て、横軸は時間、縦軸はクロック信号周波数、曲線21
は第4クロック信号発生器14の周波数、曲線22は第
2クロック信号発生器17の発振周波数を夫々示す。
当然のことながら、曲線21は時間軸誤差検出器12で
作成された時間軸誤差信号に、曲線22は遅延器16を
出た時間軸誤差信号に夫々対応しているとも言える。従
来方式ては第2図に示したごとく、時刻tに於ける情報
が本来D。(t)だけ遅延されるべきてあるのに前述の
理由によりD1(t)だけしか遅延されなくなる。そこ
で、本発明の実施例では、アナログシフトレジスタを二
分割しておき、第1アナログシフトレジスタ15及び第
2アナログシフトレジスタ18とし、第1アナログシフ
トレジスタ15に於ける遅延時間とほぼ同じ時間だけ遅
延器16で遅延された時間軸誤差信号により第2クロッ
ク信号発生器17を制御し、このクロック信号により第
2アナログシフトレジスタ18を駆動する。従つて、時
刻tに於て第1アナログシフトレジスタ15に入力され
た信号は時刻t+D(t)に第1アナログシフトレジス
タ15を出、同時に第2アナログシフトレジスタ18に
入力される。第2アナログシフトレジスタ18でもD(
t)の遅延を受け、時刻t+2D(t)に第2アナログ
シフトレジスタ18を出ることになる。従つて従来方式
では本来遅延されるべき遅延時MpO(t)に対して現
実にはD1(t)しか得られない訳であるが、本方式で
は2D(t)となりDO(t)との誤差が改善される結
果となる。次に、本発明の他の実施例を第5図にブロッ
クダイヤグラムで示す。第5図に於て、10〜20は全
て第3図の同番号に対応しているので説明は省略する。
作成された時間軸誤差信号に、曲線22は遅延器16を
出た時間軸誤差信号に夫々対応しているとも言える。従
来方式ては第2図に示したごとく、時刻tに於ける情報
が本来D。(t)だけ遅延されるべきてあるのに前述の
理由によりD1(t)だけしか遅延されなくなる。そこ
で、本発明の実施例では、アナログシフトレジスタを二
分割しておき、第1アナログシフトレジスタ15及び第
2アナログシフトレジスタ18とし、第1アナログシフ
トレジスタ15に於ける遅延時間とほぼ同じ時間だけ遅
延器16で遅延された時間軸誤差信号により第2クロッ
ク信号発生器17を制御し、このクロック信号により第
2アナログシフトレジスタ18を駆動する。従つて、時
刻tに於て第1アナログシフトレジスタ15に入力され
た信号は時刻t+D(t)に第1アナログシフトレジス
タ15を出、同時に第2アナログシフトレジスタ18に
入力される。第2アナログシフトレジスタ18でもD(
t)の遅延を受け、時刻t+2D(t)に第2アナログ
シフトレジスタ18を出ることになる。従つて従来方式
では本来遅延されるべき遅延時MpO(t)に対して現
実にはD1(t)しか得られない訳であるが、本方式で
は2D(t)となりDO(t)との誤差が改善される結
果となる。次に、本発明の他の実施例を第5図にブロッ
クダイヤグラムで示す。第5図に於て、10〜20は全
て第3図の同番号に対応しているので説明は省略する。
23は補正器であり第3図に示した本発明実施例に於け
る時間軸誤差検出器12の後に挿入することになる。
る時間軸誤差検出器12の後に挿入することになる。
第5図に於て、この補正器23を挿入した理由は以下に
第6図と共に詳しく説明する。第6図は時間軸誤差、時
間軸誤差信号、クロック信号周波数、アナログシフトレ
ジスタで得られる遅延時間と補正器23の特性との関係
を示すグラフである。
第6図と共に詳しく説明する。第6図は時間軸誤差、時
間軸誤差信号、クロック信号周波数、アナログシフトレ
ジスタで得られる遅延時間と補正器23の特性との関係
を示すグラフである。
入力された映像信号中の同期信号の基準同期信号に対す
る進み時間をΔT〔秒〕、時間軸誤差信号をVEボルト
とすると、通常は時間軸誤差検出器12の特性をリニア
にしている為に直線24で示される。一方、クロック信
号発生器のクロック周波数をFCpCHz〕とし、アナ
ログシフトレジスタの全段数をN段とすれば、得られる
遅延時間T。〔秒〕はとなる為にFcp<5T0との間
には曲線26の関係がある。
る進み時間をΔT〔秒〕、時間軸誤差信号をVEボルト
とすると、通常は時間軸誤差検出器12の特性をリニア
にしている為に直線24で示される。一方、クロック信
号発生器のクロック周波数をFCpCHz〕とし、アナ
ログシフトレジスタの全段数をN段とすれば、得られる
遅延時間T。〔秒〕はとなる為にFcp<5T0との間
には曲線26の関係がある。
ところで、時間軸変動を相殺する為には時間軸誤差ΔT
とアナログシフトレジスタの遅延時間T。との間には直
線27て示される関係が成立しなければならない。従つ
て、これらの条件を満足する為には挿入する補正器23
の特性を曲線25に示す様に設定すれば良い。すなわち
FcpからJTDの間が通常双曲線の関係となるので、
これを逆補正する特性を有する補正器23を挿入すれば
広範囲の時間軸補正を可能と出来る。なお、補正範囲の
せまい場合はこの様な点は無視出来るが、広い補正範囲
を有する時間軸補正装・置を得る場合には無視できない
大きな問題となる。
とアナログシフトレジスタの遅延時間T。との間には直
線27て示される関係が成立しなければならない。従つ
て、これらの条件を満足する為には挿入する補正器23
の特性を曲線25に示す様に設定すれば良い。すなわち
FcpからJTDの間が通常双曲線の関係となるので、
これを逆補正する特性を有する補正器23を挿入すれば
広範囲の時間軸補正を可能と出来る。なお、補正範囲の
せまい場合はこの様な点は無視出来るが、広い補正範囲
を有する時間軸補正装・置を得る場合には無視できない
大きな問題となる。
さらに、この様にしてアナログシフトレジスタの段数を
増大しかつクロック信周波数の変化範囲を拡大して広範
囲補正能力を有する時間軸補正装フ置を実現する場合に
は、クロック信号周波数の変動に応じてアナログシフト
レジスタの通常帯域が変化し、一方、直流成分も変動す
る。
増大しかつクロック信周波数の変化範囲を拡大して広範
囲補正能力を有する時間軸補正装フ置を実現する場合に
は、クロック信号周波数の変動に応じてアナログシフト
レジスタの通常帯域が変化し、一方、直流成分も変動す
る。
従つて、本発明の実施例の第3図及び第5図に於て、ア
ナログシフトレジスタ間に通過帯域変化を補正する為の
周波数特性補正器、直流変動成分を相殺する為の直流変
動補正器、あるいは濾波器等を挿入すれば、より高品位
の時間軸補正装置が得られる。なお、本発明の実施例に
於ては、時間軸誤差の検出に際して同期信号のみを使用
しているが、映像信号中に含まれている同期信号より周
波数の高いパースト信号及び外部より印加した基準色副
搬送波等の所定の周波数を有する信号を使用すれば、さ
らに精度の高い補正が可能となるのは言うまでもないこ
とである。又、遅延器16についてであるが、厳密に言
うならば第4図に示した様な関係、すなわち、全遅延時
間が常に2D(t)であるとは言えない。
ナログシフトレジスタ間に通過帯域変化を補正する為の
周波数特性補正器、直流変動成分を相殺する為の直流変
動補正器、あるいは濾波器等を挿入すれば、より高品位
の時間軸補正装置が得られる。なお、本発明の実施例に
於ては、時間軸誤差の検出に際して同期信号のみを使用
しているが、映像信号中に含まれている同期信号より周
波数の高いパースト信号及び外部より印加した基準色副
搬送波等の所定の周波数を有する信号を使用すれば、さ
らに精度の高い補正が可能となるのは言うまでもないこ
とである。又、遅延器16についてであるが、厳密に言
うならば第4図に示した様な関係、すなわち、全遅延時
間が常に2D(t)であるとは言えない。
従つて曲線21の状態により2D(t)前後の遅延量と
なるが、従来方式と比べて大きく改善されていることは
同様であり、当然のことながら曲線21の状態に依存し
て遅延器16の遅延特性を制御すれば、さらに精度が向
上する。一方、アナログシフトレジスタの分割数を増せ
ば又精度が向上する結果となる。本発明では二分割して
あるがこれ;に限る必要は全くない。また、本発明の実
施例に於ては全てアナログシフトレジスタで説明したが
、デジタルシフトレジスタを使つても同様の効果が得ら
れ、第3図及び第5図に於けるアナログシフトレジスタ
15,18の代りにデジタルシフトレジスタを夫々挿入
しその前後にアナログデジタル変換器及びデジタルアナ
ログ変換器を結合すればよい。
なるが、従来方式と比べて大きく改善されていることは
同様であり、当然のことながら曲線21の状態に依存し
て遅延器16の遅延特性を制御すれば、さらに精度が向
上する。一方、アナログシフトレジスタの分割数を増せ
ば又精度が向上する結果となる。本発明では二分割して
あるがこれ;に限る必要は全くない。また、本発明の実
施例に於ては全てアナログシフトレジスタで説明したが
、デジタルシフトレジスタを使つても同様の効果が得ら
れ、第3図及び第5図に於けるアナログシフトレジスタ
15,18の代りにデジタルシフトレジスタを夫々挿入
しその前後にアナログデジタル変換器及びデジタルアナ
ログ変換器を結合すればよい。
以上の説明より明らかな通り、本発明によれば、シフト
レジスタにより構成される映像信号の時間軸補正装置に
於て精度が高く高品位で時間軸補正範囲の広い時間軸補
正装置が得られるものである。
レジスタにより構成される映像信号の時間軸補正装置に
於て精度が高く高品位で時間軸補正範囲の広い時間軸補
正装置が得られるものである。
第1図は時間軸補正装置の一従来例を示すブロックダイ
ヤグラム、第2図はクロック信号周波数とシフトレジス
タにより得られる遅延時間との関係を示すグラフ、第3
図は本発明の一実施例を示すブロックダイヤグラム、第
4図は第3図の説明に供する為のグラフ、第5図は本発
明の他の実施例を示すブロックダイヤグラム、第6図は
第5図の説明に供する為のグラフである。 11・・・・・・同期信号分離器、12・・・・・・時
間軸誤差検出器、16・・・・・・遅延器、14・・・
・・・第1クロック信号発生器、15・・・・・・第1
アナログシフトレジスタ、17・・・・・・第2クロッ
ク信号発生器、18・・・・・・第2アナログシフトレ
ジスタ、19・・・・・・濾波器、23・・・・・・補
正器。
ヤグラム、第2図はクロック信号周波数とシフトレジス
タにより得られる遅延時間との関係を示すグラフ、第3
図は本発明の一実施例を示すブロックダイヤグラム、第
4図は第3図の説明に供する為のグラフ、第5図は本発
明の他の実施例を示すブロックダイヤグラム、第6図は
第5図の説明に供する為のグラフである。 11・・・・・・同期信号分離器、12・・・・・・時
間軸誤差検出器、16・・・・・・遅延器、14・・・
・・・第1クロック信号発生器、15・・・・・・第1
アナログシフトレジスタ、17・・・・・・第2クロッ
ク信号発生器、18・・・・・・第2アナログシフトレ
ジスタ、19・・・・・・濾波器、23・・・・・・補
正器。
Claims (1)
- 1 映像信号より分離された同期信号及びバースト信号
等の所定の周波数の信号と基準同期信号とにより時間軸
誤差検出器に於て時間軸誤差信号を得、該時間軸誤差信
号に応じてクロック信号発生器のクロック信号周波数を
制御し、そのクロック信号でシフトレジスタを駆動し、
該映像信号を該シフトレジスタ及び濾波器に通すことに
より成る時間軸補正装置に於て、該シフトレジスタを複
数個の継続接続とし、該複数個のシフトレジスタの夫々
に個別のクロック信号発生器を設け、上記時間軸誤差信
号を上記複数個のシフトレジスタの内の初段を駆動する
上記クロック信号発生器に印加し、該複数個のシフトレ
ジスタの内の2段目以降を駆動する夫々の上記クロック
信号発生器にはそれ以前の上記シフトレジスタで発生す
る遅延時間に関連した時間だけ上記時間軸誤差信号を遅
延器で夫々遅延させたものを印加することを特徴とする
映像信号の時間軸補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53055906A JPS6056029B2 (ja) | 1978-05-10 | 1978-05-10 | 映像信号の時間軸補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53055906A JPS6056029B2 (ja) | 1978-05-10 | 1978-05-10 | 映像信号の時間軸補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54146919A JPS54146919A (en) | 1979-11-16 |
JPS6056029B2 true JPS6056029B2 (ja) | 1985-12-07 |
Family
ID=13012146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53055906A Expired JPS6056029B2 (ja) | 1978-05-10 | 1978-05-10 | 映像信号の時間軸補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6056029B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370539U (ja) * | 1986-10-27 | 1988-05-12 |
-
1978
- 1978-05-10 JP JP53055906A patent/JPS6056029B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370539U (ja) * | 1986-10-27 | 1988-05-12 |
Also Published As
Publication number | Publication date |
---|---|
JPS54146919A (en) | 1979-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6056029B2 (ja) | 映像信号の時間軸補正装置 | |
US4825303A (en) | Compressed audio silencing | |
US4532556A (en) | Time-base correction of audio signals in video tape recorders | |
US5392128A (en) | Still video device that records/reproduces a plurality of identical signals | |
US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
US4535368A (en) | Wow and flutter control apparatus for audio and video playback systems | |
WO1986003920A1 (en) | Magnetic recording/reproducing apparatus | |
JP2529454B2 (ja) | 記録再生装置 | |
US4394686A (en) | Method and system for correcting time base errors in broadband signals stored in or transmitted through a plurality of narrow-band channels | |
US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
US4097907A (en) | Method and apparatus for the suppression of switching disturbances | |
JP3050429B2 (ja) | 映像信号磁気記録再生装置 | |
JPH04245892A (ja) | クランプ装置 | |
JPS63274290A (ja) | Vtr記録再生映像信号のジッタ検出方法 | |
JP3000964B2 (ja) | ディジタル信号記録再生装置 | |
JPH0133997B2 (ja) | ||
JP2808676B2 (ja) | 時間軸補正装置 | |
JPH04324780A (ja) | ダブルアジマス4ヘッドvtrにおける変速再生時のエラー補正回路 | |
JPH01264492A (ja) | Vtr記録再生映像信号のジッタ検出装置 | |
JPS5850075B2 (ja) | ビデオ信号の時間軸等化方式 | |
JPS62111582A (ja) | ビデオ信号記録装置 | |
KR0157556B1 (ko) | 디지탈 브이씨알의 트랙구분신호 생성장치 | |
JPS5833379A (ja) | 静止画記録装置 | |
JPS62239684A (ja) | 磁気記録再生装置 |