JPS6053465B2 - 多層配線型半導体装置 - Google Patents
多層配線型半導体装置Info
- Publication number
- JPS6053465B2 JPS6053465B2 JP7953978A JP7953978A JPS6053465B2 JP S6053465 B2 JPS6053465 B2 JP S6053465B2 JP 7953978 A JP7953978 A JP 7953978A JP 7953978 A JP7953978 A JP 7953978A JP S6053465 B2 JPS6053465 B2 JP S6053465B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- wiring
- multilayer wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は多層配線型半導体装置、特に上層配線が積層
金属膜で成る多層配線型半導体装置に関するものである
。
金属膜で成る多層配線型半導体装置に関するものである
。
従来、上層配線が積層金属膜で成る多層配線型半導体
装置にビームリード型及びバンプ型半導体装置等がある
。
装置にビームリード型及びバンプ型半導体装置等がある
。
これらの半導体装置における上層配線は、例えば、Ｔｉ
−Ｐｔ−ＡｕやＭｏ−Ｎｉ−Ａｕ等の異種金属膜の積層
膜で成ることを特徴としている。通常、Ｔｉ−Ｐｔ膜や
Ｍｏ−Ｎｉ膜等をスパッタ法又は真空蒸着法で形成し、
Ａｕ膜は電気メッキ法で厚く形成する。しカルながら、
層間絶縁膜を介して上層配線した該積層金属膜は、電気
メッキＡｕ膜の剥離歪が作用して積層間、特に層間絶縁
膜との界面での機械的剥離を生じ、半導体装置特性の信
頼度を低下させていた。しかも、該多層配線半導体装置
の場合、下層配線と上層配線を接続させるに、前記層間
絶縁膜の一部を開孔してスルー・ホール領域を作るが、
該スルー・ホール領域に接した上層配線用の積層金属膜
の下地膜に剥離現象が生ずと、該スルー・ホール部から
下層配線への化学的腐食が進行して電気抵抗値等の増大
を導き、装置回路の電気的信号速度を遅らせる。 本発
明の目的は上記の欠点を除去し、積層金属膜内の下地金
属膜が層間絶縁膜の界面から剥離することのない多層配
線型半導体装置を提供することにある。 本発明は層間
絶縁膜のスルー・ホール部に接した上層金属膜配線が異
種材料の積層金属膜て成る多層配線型半導体装置におい
て、前記層間絶縁膜に接した前記積層金属膜内の下地金
属膜の配線端露出部と該露出部近傍の前記層間絶縁膜面
に硬化したホトレジスト膜を被覆して成る多層配線型半
導体装置である。
−Ｐｔ−ＡｕやＭｏ−Ｎｉ−Ａｕ等の異種金属膜の積層
膜で成ることを特徴としている。通常、Ｔｉ−Ｐｔ膜や
Ｍｏ−Ｎｉ膜等をスパッタ法又は真空蒸着法で形成し、
Ａｕ膜は電気メッキ法で厚く形成する。しカルながら、
層間絶縁膜を介して上層配線した該積層金属膜は、電気
メッキＡｕ膜の剥離歪が作用して積層間、特に層間絶縁
膜との界面での機械的剥離を生じ、半導体装置特性の信
頼度を低下させていた。しかも、該多層配線半導体装置
の場合、下層配線と上層配線を接続させるに、前記層間
絶縁膜の一部を開孔してスルー・ホール領域を作るが、
該スルー・ホール領域に接した上層配線用の積層金属膜
の下地膜に剥離現象が生ずと、該スルー・ホール部から
下層配線への化学的腐食が進行して電気抵抗値等の増大
を導き、装置回路の電気的信号速度を遅らせる。 本発
明の目的は上記の欠点を除去し、積層金属膜内の下地金
属膜が層間絶縁膜の界面から剥離することのない多層配
線型半導体装置を提供することにある。 本発明は層間
絶縁膜のスルー・ホール部に接した上層金属膜配線が異
種材料の積層金属膜て成る多層配線型半導体装置におい
て、前記層間絶縁膜に接した前記積層金属膜内の下地金
属膜の配線端露出部と該露出部近傍の前記層間絶縁膜面
に硬化したホトレジスト膜を被覆して成る多層配線型半
導体装置である。
本発明によると、積層金属膜の下地金属膜上に電気メ
ッキ膜を被着させた時に生ずるメッキ歪が、層間絶縁膜
と下地金属膜の接着性を劣化に作用しても、硬化したホ
トレジスト膜を前記の端部に被着されているので該界面
剥離を生ずることがなくなる。
ッキ膜を被着させた時に生ずるメッキ歪が、層間絶縁膜
と下地金属膜の接着性を劣化に作用しても、硬化したホ
トレジスト膜を前記の端部に被着されているので該界面
剥離を生ずることがなくなる。
即ち、半導体装置としての動作特性の信頼度を向上させ
ることになる。 次に本発明について図面を参照して説
明する。
ることになる。 次に本発明について図面を参照して説
明する。
尚、説明の都合上、下層配線が陽極酸化法で形成してＡ
ｌ膜配線、上層配線がＴｉ−Ｐｔ−Ａｕ膜で成る積層膜
配線の二層配線型半導体装置の場合で説明した。又、該
半導体装置基板の一つの拡散素子領域と一つのスルー・
ホール領域を有する部分で説明した。 第１図は本発明
の一実施例の多層配線型半導体装置を示す断面図であり
、シリコン基板１とシリコン酸化膜又はシリコン窒化膜
又はそれらの組合せ絶縁膜２と拡散素子領域３ど該拡散
素子部の絶縁膜開孔部の汽−Ｓｉ合金属又はＮ−Ｓｉ合
金層４に接して下層配線Ａｌ膜５と配線間にＡｌ２Ｏ３
膜６を有し、該主面にＳｉＯ２膜又はＳｉ，Ｎ，膜のよ
うな層間絶縁膜７と該層間絶縁膜の所定開孔部に接して
下地金属膜、例えばＴｉ−Ｐｔ膜８と積層膜例えばメッ
キＡｕ膜９を配線した上層配線Ｔｉ−Ｐｔ−Ａ嘲莫を有
する多層配線構造にあつて、該Ｔｉ−Ｐｔ膜８の端部露
出面全面及びＡｕ膜端の一部を含めて硬化したホトレジ
スト膜１０で被覆した構造の多層配線型半導体装置であ
る。
ｌ膜配線、上層配線がＴｉ−Ｐｔ−Ａｕ膜で成る積層膜
配線の二層配線型半導体装置の場合で説明した。又、該
半導体装置基板の一つの拡散素子領域と一つのスルー・
ホール領域を有する部分で説明した。 第１図は本発明
の一実施例の多層配線型半導体装置を示す断面図であり
、シリコン基板１とシリコン酸化膜又はシリコン窒化膜
又はそれらの組合せ絶縁膜２と拡散素子領域３ど該拡散
素子部の絶縁膜開孔部の汽−Ｓｉ合金属又はＮ−Ｓｉ合
金層４に接して下層配線Ａｌ膜５と配線間にＡｌ２Ｏ３
膜６を有し、該主面にＳｉＯ２膜又はＳｉ，Ｎ，膜のよ
うな層間絶縁膜７と該層間絶縁膜の所定開孔部に接して
下地金属膜、例えばＴｉ−Ｐｔ膜８と積層膜例えばメッ
キＡｕ膜９を配線した上層配線Ｔｉ−Ｐｔ−Ａ嘲莫を有
する多層配線構造にあつて、該Ｔｉ−Ｐｔ膜８の端部露
出面全面及びＡｕ膜端の一部を含めて硬化したホトレジ
スト膜１０で被覆した構造の多層配線型半導体装置であ
る。
尚、下地金属膜はＭＯ−Ｎｉ，．Ｔｉ−Ｐｄ，．Ｔｉ−
Ｗ等のものであつても良い。実施例はＴｉ−Ｐｔ膜の厚
さ０．３〜０．５μＭ．．Ａｕ膜の厚さ１〜４μｍ１ホ
トレジスト膜の厚さ約１ＰＴｎ．で得た。又、ホトレジ
スト膜はポジ型、ネガ型のどちらでも良く、ホトレジス
トパターン化後、真空ベークすると所望の絶縁性と硬化
性と接着性を有する被膜になる。又、メッキ膜はＡｕに
限ることなく、Ｃ兎Ｓｕ．．Ｎｉ等であつても良い。上
記実施例によると、層間絶縁膜としてのＳｉＯ２膜に接
したＴｉ−Ｐｔ膜はメッキＡｕ膜の下地膜であり、電気
メッキ時に生ずるメッキ歪が該ＳｉＯ２とＴｉ−Ｐｔ膜
界面へ伝わつても、該積層配線の端部とＳｉＯ２膜面と
に被着した硬化したホトレジスト膜で補強されているた
め、従来のような剥離不良を生ずることがなくなり、又
、該ホトレジスト膜を極部的にパターン化して施設して
いるため、該ホトレジスト膜が上層配線間に全面に被着
されている時の配線間電流リークはもちろん生じない。
Ｗ等のものであつても良い。実施例はＴｉ−Ｐｔ膜の厚
さ０．３〜０．５μＭ．．Ａｕ膜の厚さ１〜４μｍ１ホ
トレジスト膜の厚さ約１ＰＴｎ．で得た。又、ホトレジ
スト膜はポジ型、ネガ型のどちらでも良く、ホトレジス
トパターン化後、真空ベークすると所望の絶縁性と硬化
性と接着性を有する被膜になる。又、メッキ膜はＡｕに
限ることなく、Ｃ兎Ｓｕ．．Ｎｉ等であつても良い。上
記実施例によると、層間絶縁膜としてのＳｉＯ２膜に接
したＴｉ−Ｐｔ膜はメッキＡｕ膜の下地膜であり、電気
メッキ時に生ずるメッキ歪が該ＳｉＯ２とＴｉ−Ｐｔ膜
界面へ伝わつても、該積層配線の端部とＳｉＯ２膜面と
に被着した硬化したホトレジスト膜で補強されているた
め、従来のような剥離不良を生ずることがなくなり、又
、該ホトレジスト膜を極部的にパターン化して施設して
いるため、該ホトレジスト膜が上層配線間に全面に被着
されている時の配線間電流リークはもちろん生じない。
従つて、該種半導体装置の電気的特性の信頼度向上を計
れる。尚、実施例では内部回路配線パターンで示したも
のであり、ボンディングバッド部の形状、例えばワイヤ
・ボンディングバッド、ビームリード端子、バンプ端子
のどの構造であつても良い。
れる。尚、実施例では内部回路配線パターンで示したも
のであり、ボンディングバッド部の形状、例えばワイヤ
・ボンディングバッド、ビームリード端子、バンプ端子
のどの構造であつても良い。
第１図は本発明の一実施例の多層配線型半導体装置を示
した断面図である。 尚、図において、１・・・・・・シリコン基板、２・・
・・ＳｉＯ２膜又はＳｉ３Ｎ，膜、３・・・・・・拡散
素子領域、４・・・・・・オーミックコンタクト合金層
、５・・・・・・Ａ１膜、６・・・・・・Ａ］２０３膜
、７・・・・・ＳｉＯ２膜、８・・・・・・Ｔｉ−Ｒ膜
、９・・・・・・ＡＵ膜、１０・・・・・硬化したホト
レジスト膜である。
した断面図である。 尚、図において、１・・・・・・シリコン基板、２・・
・・ＳｉＯ２膜又はＳｉ３Ｎ，膜、３・・・・・・拡散
素子領域、４・・・・・・オーミックコンタクト合金層
、５・・・・・・Ａ１膜、６・・・・・・Ａ］２０３膜
、７・・・・・ＳｉＯ２膜、８・・・・・・Ｔｉ−Ｒ膜
、９・・・・・・ＡＵ膜、１０・・・・・硬化したホト
レジスト膜である。
Claims (1)
- １ 層間絶縁膜のスルー・ホール部に接した上層金属膜
配線が異種材料の積層金属膜で成る多層配線型半導体装
置において、前記層間絶縁膜に接した前記積層金属膜内
の下地金属膜の配線端露出部と該露出部近傍の前記層間
絶縁膜面に硬化したホトレジスト膜を被覆して成る多層
配線型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953978A JPS6053465B2 (ja) | 1978-06-29 | 1978-06-29 | 多層配線型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953978A JPS6053465B2 (ja) | 1978-06-29 | 1978-06-29 | 多層配線型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS556871A JPS556871A (en) | 1980-01-18 |
| JPS6053465B2 true JPS6053465B2 (ja) | 1985-11-26 |
Family
ID=13692791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7953978A Expired JPS6053465B2 (ja) | 1978-06-29 | 1978-06-29 | 多層配線型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053465B2 (ja) |
-
1978
- 1978-06-29 JP JP7953978A patent/JPS6053465B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS556871A (en) | 1980-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4687552A (en) | Rhodium capped gold IC metallization | |
| US4263606A (en) | Low stress semiconductor device lead connection | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH02341A (ja) | 半導体装置及びその製造方法 | |
| JP2000299337A (ja) | 半導体装置及びその製造方法 | |
| KR20090009890A (ko) | 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법 | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| JP2616227B2 (ja) | 半導体装置 | |
| US3617818A (en) | Corrosion-resistent multimetal lead contact for semiconductor devices | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS6053465B2 (ja) | 多層配線型半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| US5563449A (en) | Interconnect structures using group VIII metals | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2020009823A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6322464B2 (ja) | ||
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2008159796A (ja) | 半導体装置 | |
| JP5273921B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPH07130790A (ja) | 半導体装置の電極構造 |