JPS6053459B2 - Plasma etching method - Google Patents

Plasma etching method

Info

Publication number
JPS6053459B2
JPS6053459B2 JP5976277A JP5976277A JPS6053459B2 JP S6053459 B2 JPS6053459 B2 JP S6053459B2 JP 5976277 A JP5976277 A JP 5976277A JP 5976277 A JP5976277 A JP 5976277A JP S6053459 B2 JPS6053459 B2 JP S6053459B2
Authority
JP
Japan
Prior art keywords
etching
plasma etching
pattern
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5976277A
Other languages
Japanese (ja)
Other versions
JPS53145575A (en
Inventor
浩一郎 水上
雄久 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5976277A priority Critical patent/JPS6053459B2/en
Publication of JPS53145575A publication Critical patent/JPS53145575A/en
Publication of JPS6053459B2 publication Critical patent/JPS6053459B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明はプラズマエッチング方法、特に有機樹脂性の
ホトマスクを通してのシリコン又はシリコン化合物に対
するプラズマエッチング方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a plasma etching method, and more particularly to a plasma etching method for silicon or silicon compounds through an organic resin photomask.

半導体装置の製造においては、シリコン(Si単結晶又
はSi多結晶)およびシリコン化合物(SiO2、Si
3N。
In the manufacture of semiconductor devices, silicon (Si single crystal or Si polycrystal) and silicon compounds (SiO2, Si
3N.

等)を選択的にエッチングする有効な手段として最近、
0、を少量(通常4〜10%)に含むCF4(四フッ化
炭素)ガスをエッチングガスとして用いるプラズマエッ
チングが採用されている。ところでSiウェハやその表
面に形成されたSi化合物をプラズマエッチする際に樹
脂性のレジストをマスクとして使用するが、その場合に
エッチング後のSiウェハにおけるパターン寸法がホト
レジストパターンの寸法よりも小さくなり、かつパター
ン寸法のばらつきができるという欠点がある。
etc.) as an effective means of selectively etching
Plasma etching is employed using CF4 (carbon tetrafluoride) gas containing a small amount (usually 4 to 10%) of 0.0 as an etching gas. By the way, when plasma etching a Si wafer or a Si compound formed on its surface, a resin resist is used as a mask, but in this case, the pattern dimensions on the Si wafer after etching become smaller than the dimensions of the photoresist pattern. Another disadvantage is that pattern dimensions may vary.

このような欠色が生じる理由として、田レジストマスク
下にアンダーカットが起るためパターン寸法が減少する
、(2)オーバーエッチをした場合、アンダーカットは
とくに甚しくなるため、ウェハ内のエッチされるべき膜
の厚さのばらつきが増幅され、パターン寸法のばらつき
となつて現れると考えられる。
The reasons for this lack of color are that an undercut occurs under the resist mask, which reduces the pattern size, and (2) if overetching is performed, the undercut becomes especially severe, so the etched area inside the wafer is It is thought that variations in the thickness of the desired film are amplified and appear as variations in pattern dimensions.

本願発明にあたつては、たまたまマスクにアルミニウム
を用いてSi3N4のプラズマエッチングを行つたとこ
ろパターン寸法の減少はほとんど見出せなかつたことか
ら、寸法減少、すなわちアンダーカットは樹脂性レジス
ト使用時の特有な現象であり、エッチングガスとレジス
トとの間に物理的に又は化学的に何らかの相互作用があ
ると推測され、エッチングガスの成分や成分比を種々変
える検討がなされた。
In the present invention, when plasma etching of Si3N4 was performed using aluminum as a mask, almost no reduction in pattern dimensions was found. Therefore, the reduction in dimensions, that is, undercutting, is a characteristic characteristic when using a resin resist. It is assumed that there is some kind of physical or chemical interaction between the etching gas and the resist, and studies have been conducted to variously change the components and component ratios of the etching gas.

したがつてこの発明は、プラズマエッチングにおけるパ
ターン寸法の減少やばらつきをなくし、集積回路におけ
る設計上の余裕度を大きくすることを目的とする。
Therefore, it is an object of the present invention to eliminate the reduction and variation in pattern dimensions caused by plasma etching, and to increase the design margin for integrated circuits.

上記目的を達成するための発明の構成は、有機・樹脂性
のマスクを通してシリコン又はシリコン化合物をプラズ
マエッチングする方法においてエッチングガスとして酸
素を含む四フッ化炭素(CF0)とチッ素との混合物を
用いることを要旨とする。
The structure of the invention for achieving the above object uses a mixture of carbon tetrafluoride (CF0) containing oxygen and nitrogen as an etching gas in a method of plasma etching silicon or silicon compounds through an organic/resin mask. The gist is that.

さらに本発明の望ましい実施態様としては、上記酸素の
含有量を4〜10%とくるとともに、チッ素と四チッ化
炭素の混合比を1以上とすることである。
Furthermore, as a preferred embodiment of the present invention, the content of oxygen is 4 to 10%, and the mixing ratio of nitrogen and carbon tetranitride is 1 or more.

このような構成によれば、CF,にN2を混合すること
でCF,のみの場合に生じるエッチングガスとレジスト
との間の不都合な相互作用が起らなくなり、したがつて
アンダーカットが生じることがなく前記目的が達成でき
る。
According to such a configuration, by mixing N2 with CF, the unfavorable interaction between the etching gas and the resist that occurs when only CF is used is prevented, and therefore undercuts are prevented from occurring. The above objective can be achieved without any problem.

第1図はこの発明をSi,N,膜のパターングに用いた
場合の実施例において、CF,系プラズマエッチングの
際のパターン寸法変化に及ぼすN2希釈(分圧比)の効
果を示すものである。
FIG. 1 shows the effect of N2 dilution (partial pressure ratio) on pattern dimension changes during CF plasma etching in an example in which the present invention is used for patterning Si, N, and films.

この図中で、実線Aは測定結果に対する上限、実線B,
Cはそれぞれ代表値及び下限を示す。プラズマエッチン
グ条件は以下の通り。
In this figure, solid line A is the upper limit for the measurement results, solid line B,
C indicates a representative value and a lower limit, respectively. The plasma etching conditions are as follows.

(1)装置1PC社製(電極形式:コンデンサ型)アル
ミニウム製エッチトンネル使用(2)RFパワー100
W (3)ガス組成及び圧力(全圧0.6t0rr′)CF
,(024%入り0.30rr(分圧))N2O.3t
Orr(分圧)(4)エッチング開始時のエッチトンネ
ル温度50℃(5)エッチング時間1紛 プラズマエッチング前後の素子断面形態は第2図A,B
,Cに示され、各図において、1はSi基板(ウェハ)
、2はSiQ.被膜、3はSi3N4被膜(1500A
)、4はホトレジストである。
(1) Equipment: 1 PC (electrode type: capacitor type) using aluminum etch tunnel (2) RF power: 100
W (3) Gas composition and pressure (total pressure 0.6t0rr') CF
, (0.30rr (partial pressure) containing 024%) N2O. 3t
Orr (partial pressure) (4) Etch tunnel temperature at the start of etching: 50℃ (5) Etching time
,C, and in each figure, 1 is a Si substrate (wafer).
, 2 is SiQ. Coating, 3 is Si3N4 coating (1500A
), 4 is a photoresist.

同図Aはプラズマエッチ前、Bはプラズマエッチ完了時
、Cはエッチ後レジストを除去した状態である。パター
ン寸法変化ΔWはエッチ前のレジストのパターン寸法W
1とエッチ後のSi3N,膜のパターン寸法W2の差を
もつて表わし、Wl,W2の測定精度.は±0.1PT
r1.とする。各分圧Pcp,に対するΔWはウェハ内
、ウェハ間の平均値のみを示し、ばらつきは±0.3P
TrL程度である。
In the figure, A shows the state before plasma etching, B shows the state after the plasma etching is completed, and C shows the state after the resist has been removed. The pattern dimension change ΔW is the pattern dimension W of the resist before etching.
1 and Si3N after etching, the pattern dimension W2 of the film is expressed as the difference between the measurement accuracy of Wl and W2. is ±0.1PT
r1. shall be. ΔW for each partial pressure Pcp shows only the average value within a wafer and between wafers, and the variation is ±0.3P.
It is about TrL.

以上の実施例において、エッチング前後におけζるパタ
ーン寸法の減少及びそのバッチ間変動は、上記条件でエ
ッチした場合0.1±0.かMCF,のみ(N2なし)
でエッチの場合0.3±0.3μmとなり、N2を混合
した効果が明らかである。
In the above examples, the decrease in pattern size before and after etching and its variation between batches was 0.1±0.0 when etched under the above conditions. or MCF, only (no N2)
In the case of etching, it is 0.3±0.3 μm, and the effect of mixing N2 is clear.

第1図によればPN2/PCP,(分圧比)が1以上に
おいてパターン寸法減少が0.27!7至0に安定する
ことが示される。第3図乃至第4図はSi3N,膜をプ
ラズマエッチした後の断面形状を拡大視したものである
According to FIG. 1, it is shown that when PN2/PCP (partial pressure ratio) is 1 or more, the pattern size reduction is stable at 0.27!7 to 0. 3 to 4 are enlarged views of the cross-sectional shape of the Si3N film after plasma etching.

第3図は従来法により、CF,のみをエッチングガスと
して使用した場合で、ホトレジスト4とSi3N,膜3
の界面部(破線5で囲む部分)でアンダーカットが進行
し、Si3N4のパターンのエッジ6が後退している。
すなわちパターン寸法がΔwだけ減少する。又、エッジ
の角度θ1は約30wでノある。一方、第4図は本発明
方法により、 CF,O.3l′0rr(分圧)N2O.l)Rr(分
圧)の混合ガスでエッチングした場合でSi3N,膜パ
ターンの後退(ΔW=0)がなく、エッジの角度02は
約60.℃である。
Figure 3 shows the case where only CF is used as the etching gas according to the conventional method.
The undercut has progressed at the interface part (the part surrounded by the broken line 5), and the edge 6 of the Si3N4 pattern has retreated.
That is, the pattern size decreases by Δw. Further, the angle θ1 of the edge is approximately 30W. On the other hand, FIG. 4 shows that CF, O. 3l'0rr (partial pressure) N2O. l) When etching with a mixed gas of Rr (partial pressure), there is no regression of the Si3N film pattern (ΔW=0), and the edge angle 02 is approximately 60. It is ℃.

以上実施例について述べたが本発明はこれに限定される
ものではない。
Although the embodiments have been described above, the present invention is not limited thereto.

例えばエッチングされる物質としてSi(単結晶及び多
結晶)、SiO2の場合に適用して同様の効果が得られ
る。エッチングガスの混合JltN2/CF4を1未満
とするときはパターン寸法減少を0にすることはできな
いとしても、混合比に応じて寸法減少がN2を加えない
場合に比して効果があることが第1図によつても明らか
である。この発明は特に酸化膜アイソレーシヨン方式に
よるバイポーラIC,.LSIlあるいはMOSメモリ
等の製造に適用して有効である。
For example, the same effect can be obtained when the material to be etched is Si (single crystal or polycrystal) or SiO2. When the etching gas mixture JltN2/CF4 is less than 1, although it is not possible to reduce the pattern dimension to 0, it is important to note that the dimension reduction is more effective depending on the mixing ratio than when N2 is not added. This is also clear from Figure 1. This invention particularly relates to bipolar ICs based on the oxide film isolation method, . It is effective when applied to the manufacture of LSIs or MOS memories.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はCN4系プラズマによるSi3N4膜のエッチ
ングの際のN2/CF,比とパターン寸法減少の関係を
示す曲線図、第1A図はパターン寸法Wl,W2の関係
を示す模型断面図、第2図A−Cはプラズマエッチ前後
における素子の形態を示す断面図、第3図及び第4図は
プラズマエッチ後のSi3N,膜とホトレジストの断面
形態を拡大視した斜面図で第3図が従来例、第4図は本
発明例である。 1・・・・・・Si基板、2・・・・・・SiO2膜、
3・・・・・・Si3N,膜、4・・・・・・レジスト
、5・・・・・ホトレジスト●Si3N4界面部、6・
・・・・・Si3N,のエッジ部。
Fig. 1 is a curve diagram showing the relationship between the N2/CF ratio and pattern size reduction during etching of a Si3N4 film by CN4 plasma, Fig. 1A is a model cross-sectional view showing the relationship between pattern dimensions Wl and W2, and Fig. 2 Figures A-C are cross-sectional views showing the configuration of the device before and after plasma etching, Figures 3 and 4 are enlarged perspective views of the cross-sectional configuration of the Si3N film and photoresist after plasma etching, and Figure 3 is a conventional example. , FIG. 4 shows an example of the present invention. 1...Si substrate, 2...SiO2 film,
3... Si3N, film, 4... resist, 5... photoresist Si3N4 interface, 6...
...Edge part of Si3N.

Claims (1)

【特許請求の範囲】[Claims] 1 パターニングされた有機ホトレジスト膜を耐エッチ
ング・マスクとして下地のシリコン・ナイトライド膜に
対してプラズマ・エッチングを行なうにあたり、エッチ
ング、ガスとして4〜10%の酸素を含む四フッ化炭素
に対するチッ素の分圧比が1.0以上の混合ガスを用い
ることを特徴とするプラズマ・エッチング方法。
1 When plasma etching is performed on the underlying silicon nitride film using the patterned organic photoresist film as an etching-resistant mask, the etching gas is a nitrogen gas with respect to carbon tetrafluoride containing 4 to 10% oxygen. A plasma etching method characterized by using a mixed gas having a partial pressure ratio of 1.0 or more.
JP5976277A 1977-05-25 1977-05-25 Plasma etching method Expired JPS6053459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5976277A JPS6053459B2 (en) 1977-05-25 1977-05-25 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5976277A JPS6053459B2 (en) 1977-05-25 1977-05-25 Plasma etching method

Publications (2)

Publication Number Publication Date
JPS53145575A JPS53145575A (en) 1978-12-18
JPS6053459B2 true JPS6053459B2 (en) 1985-11-26

Family

ID=13122595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5976277A Expired JPS6053459B2 (en) 1977-05-25 1977-05-25 Plasma etching method

Country Status (1)

Country Link
JP (1) JPS6053459B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525665Y2 (en) * 1985-09-30 1993-06-29

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111222A (en) * 1980-01-31 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method on silicon nitride film
JPS60192334A (en) * 1984-03-13 1985-09-30 Fuji Electric Corp Res & Dev Ltd Dry etching method
JPH0797575B2 (en) * 1986-02-06 1995-10-18 沖電気工業株式会社 Plasma etching method
US5545290A (en) * 1987-07-09 1996-08-13 Texas Instruments Incorporated Etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525665Y2 (en) * 1985-09-30 1993-06-29

Also Published As

Publication number Publication date
JPS53145575A (en) 1978-12-18

Similar Documents

Publication Publication Date Title
US5854136A (en) Three-step nitride etching process for better critical dimension and better vertical sidewall profile
US7214626B2 (en) Etching process for decreasing mask defect
US8728945B2 (en) Method for patterning sublithographic features
JP2001308076A (en) Method of manufacturing semiconductor device
JPH09251988A (en) Intermediate layer lithography method for removing part of intermediate layer
JP3248072B2 (en) Oxide film etching method
JPH09237777A (en) Intermediate layer lithography method by which a part of top coat is eliminated
JPH05304119A (en) Etching method for polysilicon film
JPH04251925A (en) Manufacture of semiconductor device
JPS6053459B2 (en) Plasma etching method
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
JPH08321484A (en) Manufacture of semiconductor device
JP2003332312A (en) Manufacturing method of semiconductor device
JP5164446B2 (en) Method for forming fine pattern of semiconductor element
JP2002110641A (en) Manufacturing method of semiconductor device
US4465553A (en) Method for dry etching of a substrate surface
JP2824584B2 (en) Dry etching method
JPH07201830A (en) Manufacture of semiconductor device
JPH09293727A (en) Manufacture of semiconductor device
JP2629721B2 (en) Dry etching method
JPH05267246A (en) Manufacture of semiconductor device
JPH0644591B2 (en) Method for manufacturing semiconductor device
JPS63258020A (en) Formation of element isolation pattern
JPH08274078A (en) Etching
JP2002141328A (en) Semiconductor device and its manufacturing method