JPS6051340A - デイジタル信号伝送におけるピツト同期回路 - Google Patents

デイジタル信号伝送におけるピツト同期回路

Info

Publication number
JPS6051340A
JPS6051340A JP58159498A JP15949883A JPS6051340A JP S6051340 A JPS6051340 A JP S6051340A JP 58159498 A JP58159498 A JP 58159498A JP 15949883 A JP15949883 A JP 15949883A JP S6051340 A JPS6051340 A JP S6051340A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
pulse
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58159498A
Other languages
English (en)
Inventor
Isao Masuda
勲 増田
Yuichi Koseki
古関 雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP58159498A priority Critical patent/JPS6051340A/ja
Publication of JPS6051340A publication Critical patent/JPS6051340A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 l?r業1の利用分野 本発明はディジタル13弓伝送にお(Jるピッ1−同期
回路に係り、例Aば1f151されて入来り゛るディジ
タル信号の1ノベル変化点(1ツジ)を検出して得たパ
ルスにjJづい−Cり[1ツク1,1号を/1成してビ
ット同期をとる回路に関Jる。
従来技術 I(角信号あるいはへ山仏シ・〕と映仰信月とを人々デ
ィジタルパルス変調(1jjにパルス符号変調)1ノで
1!7I、=)?イジタルイ::月を記録、rtr/+
りるディジタル・A’ −t’イA−i’−i’スク・
シスラムが従来より知られている1、かかるj゛イジタ
ルA−アイA・ディスク・シスjlいの記録系において
は、例えば第1図に示り如く、Ch−,1へ−(:、 
h−4に示J位四に4−)のブX7ンネルのディジタル
情報データの各1ワード16ビツ1へが配置され、これ
にブロック(フレーム)の始まりを示す8ビツトの固定
パターンの同期信号がSで示す位置に付加され、:1:
た4つのディジタル情報データを用い−C大々所定の式
に基づいて生成されI、:2種の誤りMl’ iT荀弓
の各16ビツトがP、0で示1−位首に付加され、また
同じフレームに配列されるC11.−.1−・CI+7
1゜P、Qの各位置のデータを所定の生成多項式で除し
たときに得られる23ビツトの剰余である誤【′〕検査
符号がCRCで示す位置に付加され、更に1ビツトの制
御信号がAdrで示J位置に付加される。
この制御信号は記録1〜ラック位「1を示すアドレス信
号で、1フレーム中に1ビツトずつ分離して伝送され、
例えば196フレームにより制御信号の全ビットが伝送
される(すなわちシリ御信号は 196ビツトより構成
される。)。
また更にUはコーザーズビッ1へと叶称される予備のた
めの2ピツ1〜である。そして第1図に示11SからU
までの計130ビットで1フレームの信号が構成される
。ディジタル信号はこのフレーム111位ぐディジクル
情報−1゛−タとfII の枕木化周波数(1911、
fホ44.IQOkll y ) F 11.’r系/
711的に合成された後、例えば 定のランダム系列符
号に、1、リーシンゲム化t′X4’t /、=1(周
波数ゆ調され、例えば電極機能をb −) /;、−、
!’ (’l ’、’ 1.= Iai I/(’I 
ルtj ツl−列〕形K ’T” 記uざfする。
他1111記のj゛イジクル2−デー(A・ディスク・
シスjムのm生糸の弁部(,1、第2図のブ[]ツク系
統図(:小りj如くにイーる。、同図中、l記の如くに
して記録されl、=シ“・rスフ1は、例えば!]00
rr1mで同期回転11じめら41、ピツタ−ノ′ツブ
回路2により既記録信号り号ピックアップ再生される3
、このピックアップ回路2 t;t−例どじて、+ri
 /L tlの電極どデrスク1との間C形成−\ねる
静電容fi1がビットの(ijll[に、1、って僅か
に良・化りるのに応動」)でJL振同周波数変化1jる
回路と、このl l&j回路に外部よりlG11l稈1
!Jの高周波仁工゛J苓印加Jる発振回路と、共1チル
回路の出1ノ4.を弓を振幅検波りる回路と、この振幅
検波回路J、 ”) I!?らJ’t i、:T[11
1信舅を前照増幅する回路雪よりなり、これに、l l
’)取り出した再生信号を、記録ピッ]へ形状のいわ1
1)る<f」、Vl ′!Fによる伝送時のレベルの減
少2周波数!ll百ノ1の劣化を補tttするためのイ
コライザ回路3を通し−U r−M復調回路4へ出力す
る。
FM復調回路4により[M復調された再41”t’イジ
タル信号は低域フィルタ5により波形等化された後、レ
ベル変換回路(ニー1ンパレータ)6に印加され、ここ
で論理素子のレベルに変換され第3図(A)に示す如ぎ
ランダム化されたデータ系列とされて取り出される。こ
の再生データ系列は■ツジ検出回路7により子のエツジ
が検出されて第3図(B)に示す如ぎ■ツジ検出信号ど
された後、タンク回路8に供給され、ここでり[Iツク
成分を取り出されて同図(C)に示す如き信号に変換3
\゛れる。このタンク回路8の出力信号はフニ[−・ズ
・ロックド・ループ(PLL)9に供給され、ここでジ
ッターの吸収やドロップアウトの補償がされて第3図(
D)に示す如きパルス列(タロツク4n月)に変換され
た後、ラッチ回路10にり11ツクパルスとして印加さ
れる。
5− シップ四rlG 101ま1ノベル唆換回路(13)、
りの第3図(Δ)(J示し!、−出生)゛ り系111
を、I’ l +、 9 J:0の同図(「))に示り
/)[1ツクパルスの八″l−1り丁ツジ入来10(J
−ノンfりることに、I、す、同図([)1=示1− 
fIIさ一+Ii”1ノ2−全系列を出力端子11へ出
力・する1、この出ノl喘11土り11V、り出された
再生データ系列1まInl fill li S4検出
回路や記録系で行なわれたランダム化をノLに戻11回
路イ1どに供給され、その復に前記した誤り検査n8を
用いて誤り検査が行なわれ、lllりがある馬i合はI
ilつ訂1[符H4を用いCbどの−)−タに復i1.
.\れることにイrる。
ここで、ビット同門回路は第2図ではタンク回路(3ど
P119とにJ、: V)構成されており、もとのノ°
゛イジクル情報ノ=−タに1す/I、するには、このピ
ッし・同期号)フレーム間開が1確に行なわれる必要が
ある、1 発明が解決しJ、・)と+14問題lj、(しかるに、
1.d)のノ゛rジタル仁弓はランダム化され−(いる
ので、NR7(ノン・リターン・ツウ・ゼロ)信号に比
しり11ツク情報が多く含まれて=6− いるが、IVIAな固定パターンを持つ映像信Sウヤ)
i゛−全伝送を考えた場合、クロック成分が1フレーム
中長時間に亘つ−(1!lられない場合があり(例えば
1フレーム130じツトどして最悪65ピッ1−がrO
J、rIJのうl)いずれか−1iのみのう丁−タの連
続どイfることがある確率が(r7+、 J <+ )
 、この場合はビット同期が極めて困テ「どなる。
このため、第2図に示り(iC来回路−(・(ま、1−
記の最悪条f1を考慮づるど、タンク回路8(、L捧め
て高いQを持つ構成どしな(1t1ばhらI+’1.−
れに61、り一般民生用の再牛装圃どしでは高価どなり
、しかc)ra化が出勤であるという欠+:、1があっ
Iζ:。
そこで、タンク回路8の代りに!11安定マルチバイブ
レータを使用し、データエツジからシステムのクロック
と同一のパルス幅を持つパルスを生成し、これをP L
 L 9に供給する構成どりることが考えられる。しか
し、このままでは、再生データ系列がrob、rlJの
いずれか一方のデータのみが連続したパターンである場
合は、りロック情報がなくなり、P L L Q内の位
相比較器の誤差電圧が大幅に変動1ノ、よ−)(I”+
14)内の電圧制御発振器の出力発振周波数が大幅に変
動覆るので同期I MrI^′?Jることが(・サイ1
い。
trYつ℃、実際(、:は電圧制御発振器の発振周波数
変化範囲を、シス/〕、’/ l lツタ周波数である
!’i、733tvlllz (44,IXHl’l 
X 130)を中心としく約1100kll lIソ内
にイ、るJ、う論理回路を用いて1)11.9を構成(
jる。1 17かるに、タンク回路8の代Cつに中安定ンルチバで
ブレークを(ψ用l〕、か勺、I’l19を上記の構成
とし!、鳴合(・あ−1> r 4)、ili”l−γ
−タ系列が1[、I、I’1.lのいずれか一方の7“
−りのみが長い開開連続17にパターンCあり、り[1
ツク情報が11めで少ないu合は、シスjムク[]ツク
周波数をfO(これl;1..1記0)腸合艷+、73
:IM II 7 )どりるど、電LI制tillブ?
、 INマ器の出ノJ光IBM周波数がfo144.1
 k11zマはra−44,1kll 7等IJhるよ
うイT1擬(ヴクロツク成分にl)I’ l r)が同
門IノUlノよい、この開明状Qit /l”−)4k
(」出しに<<イ「ることかあるという問題、?、(が
あ勺〕ζ。
そこで、本発明はデータが[1]及び「01のいずれか
一方の値のみの状態が一定期間以−+*続し、かつ、誤
り検査符号にJ、り誤り有りと判定されたどきに、Pl
 l−内の電圧制御発振器の入力制御電圧に別途生成し
た電圧を重畳することににす、上記の問題点を解決した
ディジタル信月伝送におけるビット同期回路を提供Jる
ことを目的とりる1、問題点を解決1−るための手段 本発明は、入力ディジタル信号の]−ツジ検出信号より
入力デイジタル信号に10」及び[11のうちいずれか
一方の値のデータが 定ピッ1へ周期以上連続づること
を検出覆る検出−′[段と、i゛イジタル信号中の誤り
検査符号を用いた符号誤り検査回路よりの171ノーム
中の符号誤り有りを示v ir’:号と検出1段よりの
検出信号とが大々fit 115にイバ給されたとぎに
パルスを発11?Jる1段ど、このパルスを積分してそ
の出力電■1を出h Ra波数の1−11変範囲が制限
されたり11ツク(rJ¥J山牛川出生用■−ズ・ロッ
クド・ループ内の電圧制il1発振器の制御電圧に重畳
づる積分回路とより4Tる1)のeあり、以9− 十での 実/Il!!例について第1図乃〒第7図の図
面どJ(に説明づる、。
実施例 第4図は本発明回路の一実施例の回路図を示J0同図中
、人万端’(12に入来した第2[り1のJツジ検出回
路7 J、 i’)の1ツジ検出イに号は111安定マ
ルチバイブレーク(以1・「Lフマル1」という)13
に印加され、こり、41〜リガーりる。上ノーンルブ1
:〕のQ出力信号はPl、 1.14内の3人力NAN
1)回路15に印加され、6出力信1]はP l−、1
,、、14内の2人力N A N D回路1(5に印加
される 方、ra述のりトリノI/lル甲安定マルブバ
、イブ1ノータ(【ニノマルブ) 311J印加される
r’1.1.14は電圧制御コ11介振器(VCO)2
6の発振周波数変化範囲が!+、733M It Z 
j: RB、2 kL(7以内にイi゛る。1.う論理
回路を用いて構成されており、よずc丁のfl+ fl
l、ニ′)い(第5j図(△)−1G)と共に説明りる
。い、1.1ツジ検出回路1ニーT (l給される入/
J j’ rジタルlr+ j′Jが第5図(Δ)に示
す如き信r3で・ある1)のどlすると、1ニノマルJ
13のQ出力−10−一 信号は同図(B)にb −C示り如さパルスにイ「す、
6出力信号はパルスbの逆相の同図(C)にCで示り−
如きパルスとなる。N A N +)回路15は1−記
パルスbと、第5図(r))ニ示1j−V CO26(
7) 出力パルスdと後述のNOR回路29の出力パル
スとが夫々供給されることに3J、す、同図(「)に示
づ如きパルスeを出力し、こねをII他的論理相回路1
7の一方の入力端子に供給りる。(−の回路17の他方
の入力端子にはカウンタ27よりの信号FHが供給され
るが、この信号「HはVC(’)26の出力パルスdの
繰り返し周波数が5,733fv11」7より高くなっ
た場合のみハイレベルで・あり、通常はローレベルであ
る。KL−、)で、回路17からは通常はパルスeがそ
のまま取り出され(インバータ18及び排他的論理和回
路19の一方の入力端子に夫々供給される。
上記回路1つの他方の入力端子にはNΔN[]回路16
によりパルスCとNOR回路29の出力との否定論理積
をどって得らねた信号が供給され、これにより第5図(
F)に示づ如きパルスrが取1′)jlj 、%ねる9
、このパルス[とrンバータ18J:りの前記パルス(
!の逆]]1のパルスとは人々ミiシング低1t′L2
1.20を介しc #++ Ci+され(第5図(G)
に承11−如さパルス(1に0換さ(tた112、抵抗
22゜24、増幅器2:I)々げIンフ゛ンリ25より
イrるルー1ノイルクを通しCV 00261;1制御
電圧として印加され、での出力発振周波数(パルスdの
繰V))ツqし周波数)を用台制御(する1゜VCO2
6の出力パルス(1は出力端子:)0へ出力さ、hろ 
/J、hランク2フ(Jり[1ツクパルスとしC印加さ
4′1イ)。この/J ’ランク2フには水晶発振:8
:(図小11ず)(、。1.V)介〈1された44,1
 kllzの信r、3 [sがIti!周波数と1−、
て入力幅:子28を介しく人)lさ1′1−Cお(′)
、\/ 0(’126の出力パルスdを泪測りる3、(
1イf :l’l /’)、1t【10帖8「Sは例え
ばス・1称方形波l゛あり、での゛1′周朋の開開おき
毎に、パルスd 6−’ 1ilvI’JルJ、つ77
/I 成すレ−(’ Jj VJ、パルスdの繰りjX
I、周波数がシス)’ l、’/ l’lツク周波数5
.733M H/ど等しいときに(,1、ぞの171数
碩は「65」となるが、!’i、733M If t 
、−Lすb 88.2 kll 7高くなるどM数11
白が[66−1となり、イI!!1) 5.733M 
l−1’/よりも88.2 kl−1z低くなると4数
値が「64.1となる。そこで、カウンタ27はパルス
dの繰1’l ;IQし周波数が5,733M If 
Zよりも88.2 kllz高くなったとぎはハイ1ノ
ベルの信j31’: 、をNOR回路29及び排他的論
理和回路17へ人々供給する。。
これににす、NΔND回路15の出力はハ、イ1ノベル
、排他的論理和回路17の出力は[1−レベル。
排他的論理和回路19の出力(,1ハイ1ノベルと4r
るため、パルスgはハr(ノベルになり、VC(”)2
(’iの出力発振周波数を高くする。
他方、パルスdの繰り返し周波数が !+、733M+
」zより−1)88,2 kLI 71代くイすると、
力1“ノンク27よりハイレベルの信号「1がN OR
回路29に11(給され、またF++はローレベルであ
るため、NΔND回路15の出力がハイレベル、回路1
7の出力がハイレベル、回路19の出力がロー1ノベル
となるため、パルスqは[1−レベルになり、VC02
6の出力発振周波数を低くする8、このように【)で、
VCO26の出力パルスdの繰り返1ノ周波数13− は5.733M If y 1−88.2 kll /
の範囲に制限され(いる、1 本実施例(,1かかる出〕」周波数illll間が制限
されIJpHl/I内のV G 02 (3の入力制御
電ffに、れ1号誤りがdiす、かつ、一定明間以−1
.同一データが連続した;場合(、二(111の電(I
をjri畳4することにJ、す、PIL1/Iが擬似り
「1ツク成分にl1il litしJることを防11り
る、1、・)にした1)の−(’あり、次に上記(11
!の電LFの11成φII fl lこ)いC第4図、
第6図及び第7図とI(lJ説明1する。。
ff! 4図におい(,1−7ンル11r3の七j出力
〕\ルス(,1、リトリガラブル七ノマルf31に印1
111七\h、これを1・り万−Cする1、このり1・
り万うブルtノマルチ31の++:H定数は人カーフ?
(ジクル信「シのt″″ント周111I 、、L +’
l f> lクーか(L−艮い11f1に選定さ4]て
いるため、パノJディジタル(i−8が第6図(△)に
示覆−如く、2ヒツトIRI l!II同一の舶[0]
が続くと、1ツマル−131の6出力は第6図(「)に
hでi\寸如くノ\イレベルど4「る。イTお、第6図
(B)、(C)及び〈D目1大々第5図(D)、l)及
び(C)11− に示したパルスd、b及びCに相当覆る。−1−記のハ
イレベルの6出力信月11は2人力ΔN I〕回路32
の一方の入力☆E;子に印加され、これをゲー1−「間
」状態とでる。
ところで、第1図にCRCC゛示しI、:位首に配W(
されてフレーム甲イ1ンfr+ lこ1′i′Niン:
される誤り(黄査j゛3+’3は、再生系の行目誤り検
査回路におい(、第1図の1フレームの信月中、第9じ
ツ1〜IIから第127ビツト目51jて゛の信シJを
記録口′rど同一の生成多Ii式で・除紳して1ηられ
た剰余が零か否かがV)られ、剰余が零であるどきにの
み誤りイTしど判断するために伝送される。ここで、r
−Jl、14が擬似り[1ツク成分に同期した場合(ま
、1−記の行目llり検査回路にJ:1つ誤りイjつと
いう検査結末が1!1らねる。
第4図の入力端r−33に17シ1記の行目誤り検査回
路にりのi誤り検査結末を示!Jii’、弓が人)1ζ
し、AND回路32の他方の入力端子に供給CXれる。
この誤り検査結末は前記23ピツ1〜のI)り検へ符シ
″J(CRC)の最後のピッ1へ入来+15 J:、i
毎に得られ、入力端子33に入来Jる誤り検4!?i+
’+果信舅は、置り無しのどきは11−レベル、誤【)
石りのときはハイ1ノベルのl< fjと1ノで八来し
、ぞのパルス幅は1フレームの11.送期間」、すb 
Aゝ)1ゝ)短い蛸に選定され(いる。従゛つC1入力
端子33に第6図([)に承り如く、ハ(レベルの、−
141つl′、誤り右りを示りMlり検−’r I+’
+ !l! 1.−i ’r”: !が入来しl、:と
きは、AND回路3’、)/+日日−は第(1図(G 
) IJ示CJ如さ信月jが取り出される1、 イハ1Ljlま力1シン/7341こイネー−fル信号
として印加され、ぞのハイ1ノベル明間のみ、カウンタ
334のV O(’) 26よりの第5図([))及び
第6図(13>に示すバルス(1のt1教動作を?−1
なわせる。
(Kつ−(、ノJウン勺34どしく4ピツ1へバイプリ
ーカウンタを使1月したとさ(、土、力「”ノンタ3/
I(まパルスjのハイ1ノベル明間、1記パルスdを1
6個語数するf+jにI:! 4111i転りる第6図
(11)及び第7図(1−)に示1J如、にパルス1(
を出力1Jる。このパルス秋は抵抗3り、37.増幅器
36及び11ンデンリ338J、リイする(i!+分回
路に供給され、ここで(4分されて第(う図(1)及(
f椅〕7図(r−) tJ示J如さ電圧Pに変換された
後、抵抗30を通してVC026の入力制御電圧に重畳
される。
これにより、VCO26の出力発振周波数1位相は変化
し、PL、114はぞil、 1−での擬似り[1ツク
成分の同期状態lp +う解h’lされ、新たな入力ゲ
イジタルイ菖号のクロック成分に同期ηるように動ず/
1ぜしめられる。
P L l 1 /Iの擬似り[1ツク成分の同明状態
からの解放について第7図(△)〜([)と共に更に説
明する。再〈1−1゛イジタル信のビット周明fiJの
値(データの値)が「0」及び[1−1のいずれか一方
である状態が一定期間連続した場合(,1、前記した如
く、Pll−,14は擬似り[1ツク成分に同IUIJ
ることがあるが、誤り検舎結Tが1誤り右り−1である
状態は、[)1−1−1/lが1疑11ゾク[1ツク成
分に同期している状態以外にも、P l l 1 /I
が正常に動作しており、再生ディジタル信号にドロツブ
アラ1〜等が発生した場合にも起り、後者の方がむしろ
一般的である。また再生データの116が「1」又は「
0」が連続してbpH1/IはiT常に動作し17− ていること1)ある。
従って、P 1.、1.1 /Iの擬11スク1−1ツ
タ成分の同期状態を検出7jるために1.1、誤り検査
結末が「誤り有り−1で、か−)、111牛ノ゛−タの
飴が11」又は[0」が連続し−(いるどいつ2つの条
f′1を同時に満たさ’、7 G−、Jねばイf−)イ
「い。
いJl、第7図(Δ)に承り如く、ディジタル(i目が
1[常に再11された1)のどし、lL’l刻1..1
.、。
t 、、 、 t 4 、 + 5に23ビットの前記
ムず1り検査行目(017C)のW tりの1ヒツI〜
の伝送が終了したものとし、I−+、T2て・示υ如く
値が「0」であるf′−りが一定期間以、1連続して入
来したものとJるど、リトり万うブルtノマルチ31の
6出力信月1’l l;を第7図(I3)に承り如く期
間1−1.T2の始めJ、リ一定明間(ここでは2ヒツ
I〜周明明間)″f14′Iτハイ1ノベルど/1す、
ぞの状態が1−1.’T’2の終了1.? r::j 
J、で継続される。/「お、第7図(△)中、S Y 
N (’:は第1図にΔdr、 tJ及びS テ示した
仁8入来明間を示J。また、第7図(B)中、X印を(
Jl t、 /、:領域は、ITノマル131の6出力
信号18− hが、同図(A)に示1入力デイジタル信号の顧に応じ
て「1」又はrOJである期間を示す。
他方、入力端子33には第7図1)に示づ如き誤り検査
結束信号1が入来する。信号1のハイレベル期間は前記
したように1フレ一ム伝送明間よりも僅かに小なる一定
期間であり、ハイレベルがその直前の171ノ−ムの信
号に6スiりが右ることを示している。時刻[1よりし
1′の間、t4より14′の間で信号i 1,1.ハイ
1ノベルであるが、入力ディジタル信号の値は「0」又
は[11が連続していないから、△Nr)回路332か
らは第7図(D>にX印をf・1シて示す如く信号りが
そのまま出力される。これに対して、n、’r刻t2か
ら12′の間では、信号11バハイ1ノベルで・、かつ
、時刻t6とt7 (ただし、L2 <t、、<j7<
42’ )との間では信号りがハイレベルであるから、
AND回路32の出力信Q 、Hも第7図(D)に示J
如く時刻t6〜t7でハイレベルとなる。
これにより、カウンタ34は時刻16よりパルスdを5
1数してm7図([)に示4如きパルスkを前記積分回
路へ供給1ノ、これにより増幅器36J、すV C02
riの人ノlり=1へ第71留(「)に示η−如き電圧
eを出力ざ1!る。
応用例 2iお、本発明は1i11の実施例に限定されるもので
はなく、例λばディスク又はぞの記録媒体から静電容(
i1変化検j1冒スAの手段で再l[−されたディジタ
ル信号7・jつ。1.<、史に1.1受信されたディジ
タル信号C゛1]よく、3LIこフ1ノーノ\li/+
成は第1図のものに限定されるものCl;1. ’、’
Cい。
効宋 1i4iの如く、本発明にJ、れば、宥Sコ誤り検査回
路J:りの1フレーム中の符号誤り有りを示寸信号ど、
「O−1及び[11のうL)いずれか一方のデータが一
定ピツト周期以1連続Jることを検出したイ8弓とが人
々同時に入来しIこときに、パルス積分電圧を発生しC
フ1−−ズ・[1ツクド・ループ内の宙n−制御11発
振番の制御311電Fjに重畳するJ:うにしたので、
「0」及び111のうらいずれか〜方のデータが一定ど
91〜周Ill Iス1沖続する場合に生ずることのあ
る、)J−ズ・ロックド・ループの擬似信号への同期状
態を解放ηることができ、これにより次の新たな入力デ
ィジタル信号のり[1ツク成分に同期させることができ
、またタンク回路を使用せず、ディジタル回路で構成す
ることができるので、IC化し易く、また安価に構成す
ることができる等の特長を右するものである。
【図面の簡単な説明】
第1図は本発明回路に供給されるディジタル信号の1フ
レームの構成の一例を模式的に示す図、第2図は従来の
ディジタル・オーディA・ディスクの再生系の要部の一
例を示すブロック系統図、第3図(Δ1−(E)は夫々
第2図図示ブロック系統の動作説明用タイムチャート、
第4図は本発明回路の一実施例を示す回路図、第5図(
A>−・(G)、第6図(△)〜N)及び第7図(Δ)
〜(F)は夫々第4図図示回路の動作説明用タイムチャ
ートである。 1・・・ディスク、7・・・エツジ検出回路、8・・・
タンク回路、9,14・・・フェーズ・ロックド・ルー
プ2l− (I’ll)、12・・・Tツジ検出信号入力端子、2
3.36・・・増幅器、26・・・電圧制御発振器(■
CO)、27.3/l・・・ノ」タンク、31・・・リ
トリガラブル中安定マルブバイブレーク、32・・・A
ND回路。 ?!+M出願人 11本ビクター株式会ネ1代 理 人
 弁狸 1− 伊 東 忠 彦22− ^へへ^^^へ ((0(J OLLI L (り

Claims (1)

    【特許請求の範囲】
  1. ディジタル情報データに少なくとも同期信号ど誤り検査
    符号とが夫々付加されC1フレームを構成し、この71
    ノ一ム単位毎に時系列的に合成されてなる入力ディジタ
    ル信号のエツジを検出したエツジ検出信号が供給され、
    出力周波数の可変範囲が制限された7丁−ズ・[]ツク
    ド・ループを用いて上記入力ディジタル信号のクロック
    信号を該1ツジ検出信号に基づいて再生しくビット同期
    をとる回路であって、該エツジ検出信号より上記入力デ
    ィジタル信号に[0]及び[11のうちいずれか一方の
    値のデータが一定ビツ1−周期1スI・連続りることを
    検出する検出手段と、」−記誤り検査符号を用いた符号
    誤り検査回路よりの1フレーム中の符号誤り有りを示す
    信号と該検出手段にりの検出信号とが人々間1Nに供給
    されたどさ゛にパルスを発生ずる手段と、該パルスを1
    6分しくその出力電L゛1を一1記)■−ズ・[1ツタ
    ド・ループ内の電圧制御発振器の制御電ハ(J重畳+す
    る積分回路どJ:りなることをQ!4 Wiどするディ
    ジタル信号化I′Aにお(Jるピッ1〜1111期回路
JP58159498A 1983-08-31 1983-08-31 デイジタル信号伝送におけるピツト同期回路 Pending JPS6051340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58159498A JPS6051340A (ja) 1983-08-31 1983-08-31 デイジタル信号伝送におけるピツト同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58159498A JPS6051340A (ja) 1983-08-31 1983-08-31 デイジタル信号伝送におけるピツト同期回路

Publications (1)

Publication Number Publication Date
JPS6051340A true JPS6051340A (ja) 1985-03-22

Family

ID=15695079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58159498A Pending JPS6051340A (ja) 1983-08-31 1983-08-31 デイジタル信号伝送におけるピツト同期回路

Country Status (1)

Country Link
JP (1) JPS6051340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155435A (ja) * 1988-11-02 1990-06-14 Tokyo Electric Power Co Inc:The 系統直流連系装置の制御装置
JPH06112814A (ja) * 1992-09-28 1994-04-22 Yamaha Corp 位相ロックループ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155435A (ja) * 1988-11-02 1990-06-14 Tokyo Electric Power Co Inc:The 系統直流連系装置の制御装置
JPH06112814A (ja) * 1992-09-28 1994-04-22 Yamaha Corp 位相ロックループ回路

Similar Documents

Publication Publication Date Title
JPS59221047A (ja) デイジタル信号伝送における同期信号検出回路
FR2591770A1 (fr) Dispositif de traitement de donnees forme de plusieurs modules de traitement de donnees fonctionnant en parallele, dispositif d'horloge a redondance multiple comportant plusieurs circuits d'horloge a autosynchronisation reciproque a utiliser dans un tel dispositif de traitement de donnees et circuit d'horloge a utiliser dans un tel dispositif d'horloge
WO2006018943A1 (ja) 位相同期回路
US4713802A (en) Digital signal reproducing circuit
JP4672194B2 (ja) 受信回路
JP4906919B2 (ja) 復調装置、試験装置および電子デバイス
US7646254B2 (en) Radiation hard oscillator and differential circuit design
JPS6051340A (ja) デイジタル信号伝送におけるピツト同期回路
US7057418B1 (en) High speed linear half-rate phase detector
KR20050004122A (ko) 위상 오차 판정 방법 및 디지털 pll 장치
CN112595890B (zh) 一种压控晶振频率测试系统及方案
JP4732887B2 (ja) 情報再生処理装置
JP3545137B2 (ja) コード多重/読取装置
JP2001274781A (ja) 受信装置および記録装置
JPS59221809A (ja) デイジタル信号伝送における同期信号検出回路
JPH0376556B2 (ja)
JP2791509B2 (ja) デジタル信号復調装置
JPS59177713A (ja) 複数のヘツドで記録されたデイジタル信号の再生装置
JP2858537B2 (ja) 位相比較回路及びpll回路
JPS59221048A (ja) デイジタル信号伝送における同期化検出回路
JPS5960717A (ja) マルチトラツク磁気記録再生装置用基準クロツク発生装置
JP2728110B2 (ja) 速度変換回路
JPS60261075A (ja) ディジタル信号再生装置
JP2940406B2 (ja) 位相比較回路及びpll回路
KR0162461B1 (ko) 저주파수에 적합한 전폭 디지탈 피엘엘