JPS6051328B2

JPS6051328B2 - デイジタル保護継電装置

Info

Publication number: JPS6051328B2
Application number: JP54115158A
Authority: JP
Inventors: 文郎安藤; 敬夫藤沢
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-09-10
Filing date: 1979-09-10
Publication date: 1985-11-13
Also published as: JPS5641722A

Description

【発明の詳細な説明】（ａ）技術分野の説明本発明は電力系統の電気量を導入して、該電力系統の
保護を行うディジタル保護継電装置に関するものである
。

（ｂ）従来技術の説明最近電力系統の制御・保護を行うために、電力系統か
ら導出したデータ（電流、電圧等）をアナログ・ディジ
タル変換し、この変換されたデータをマイクロコンピュ
ータなどを使つてディジタル演算により判定を行うディ
ジタル保護継電器の研究が国の内外で進められている。

第１図にそのブロック図を示す。被保護系統１（たと
えば送電線、変圧器など）から図示しない変成器などの
センサでとり入れた系統電気量ｅ、は、補助変成器２に
より本装置に適したレベルに変換されて電気量ｅ２とし
て出力される。

その出力ｅ２をフィルタ（Ｆ■）３に導入し、入力電気
ト２に含まれている高調波成分を取除く。次段のサンプ
ルホールド部（Ｓ／Ｈ）４はクロック発生部１２からの
サンプルホールドパルスＳＨＰにより一定周期にてフィ
ルタ（Ｆ■）３の出力ｅ３をサンプリングし、ホールド
を行う。このサンプルホールド部４の出力を受けてＡ／
Ｄ変換部５は前記クロック発生部１２からのＡ／Ｄ変換
開始信号ＳＣに基ずいてアナログ−ディジタル変換（以
下Ａ／Ｄ変換と呼ぶ）する。尚１１は発振器である。便
宜上発振器１１およびクロック発生部１２から成る部分
をタイミングコントロール部という。Ａ／Ｄ変換された
ディジタルデータはデータバス９を介しメモリ部（ＭＥ
Ｍ）６に書き込まれる。演算部（ＣＰＵ）７は、あらか
じめきめられたプログラムに従つて、メモリ（ＭＥＭ）
６に順次書かれたデータを用いて保護継電器に必要な演
算を行う。演算に必要な入力情報及び演算結果の出力情
報は、入出力部（１／０）８を介して外部装置とやり取
りが行なわれる。例えば被保護系統１に事故が起きた場
合、演算部７はメモリ（ＭＥＭ）６に書込まれた事故時
の入力データを使つて演算を行ない、系統事故と判定す
る。この判定結果はデータバス９、入出力部（１／Ｏ）
８を介して前記被保護系統１に対して、その安定度維持
のためにしや断器引きはずし信号などの制御信号Ｓを発
する。上記入力電気量のサンプリング過程においてその
サンプリング周波数（Ｆｓ）は、衆知のシヤノンのサン
プリング定理によつて入力電気量に含まれている最高周
波数の２倍以上でなければならない。

つまり入力電気量に含まれている周波数成分が高くなる
ほど、それを誤差（折返し誤差と呼ばれる）なく取り入
れるためには、サンプリング周波数Ｆｓを高くする必要
がある。そのためには発振器１１の周波数及びその精度
を上ける必要性、更にクロック発生部１２の精度を上げ
る必要性があり、その結果タイミングコントロール部の
コストアップをまねくことになる。（ｃ）発明の目的本発明は上記の点を鑑み、入力電気量のサンプリング過
程をシンプルにすることにより、上記従来の欠点を除去
したディジタル保護継電装置を提供することを目的とす
るものである。

（ｄ）発明の構成第２図に本発明の一実施例を示す。

図中、第１図に対応する部分は同一符号を付ける。被保
護系統からとり入れた電気量ｅ１は、補助変成器２にて
そのレベルを変換されてＥ２として出力され、フィルタ
（ＦＩＬ）３に送られる。そしてその出力Ｅ３は入力交
流量を直流電圧に変換する変換部（ＴＲＤ）１０に導入
される。

１３は発振器、１４はクロック発生部であり、これらは
第１図に比べ周波数、精度が低くてもよい。

前記変換部１０の内部構成の一例を第３図に示す。入力
交流量Ｅ３が導入される両端子は、ダイオードＤｌ，ｄ
２，ｄ３，ｄ４で構成されたダイオードブリッジ形全波
整流回路１５の交流入力端子に接続される。全波整流回
路１５の直流出力端子のうち正端子Ｔｐは、電流制限抵
抗ＲＬを介してコンデンサＣｌｌ、抵抗Ｒｌｌの一端及
びダイオードＤｌｌのカソードに接続され、負端子ＴＮ
はコンデンサＣｌｌの他端および抵抗Ｒｌ２、コンデン
サＣｌ２の一端に接続される。抵抗ＲｌｌとＲｌ２は端
子Ｔｐ，ＴＮ間に直列に接続され、ダイオードＤｌｌと
コンデンサＣｌ２も同様に端子Ｔ，，Ｔ，４間に直列に
接続される。抵抗Ｒｌｌ，Ｒｌ２の接続点Ｔ６にはダイ
オードＤｌ２のアノードが接続され、ダイオードＤｌ２
のカソードはダイオードＤｌｌとコンデンサＣｌ２の接
続点ＴＯに接続される。コンデンサＣｌ２の端子間には
Ａ／Ｄ変換部５が接続され、データバス９を介して演算
部（ＣＰＵ）７、メモリ（ＭＥＭ）６、入出力部（１／
０）８が夫々接続されている。（ｅ）本発明の作用次に第４図及ひ第５図を参照して第２図及び第３図の実
施例の動作を説明する。

第２図において被保護系統よりとり入れた電気量は補助
変成器２により本装置に適したレベルに変換される。

次段のフィルタ部（ＦＩＬ）３は入力電気量に含まれて
いる高調波成分を減衰させるも”ので、その出力は次段
の変換部（ＴＲＤ）１０に導入される。この変換部（Ｔ
ＲＤ）１０は入力交流電気量を直流電圧に変換するもの
で、その応動を以下第４図及ひ第５図を参照して説明す
る。第４図ａは入力交流電気卜。の瞬時値波形であり、
Ｅｍは定常状態のピーク値、Ｅｎはｔ＝ちの時点で電力
系統の故障等により入力電気量もが変化した後のピーク
値を示す。この入力交流（３は次段の全波整流回路１５
にて全波整流される。全波整流回路１５の出力の脈流電
圧は第４図ｂ・中に破線で示したような電圧波形となる
。

この脈流電圧は電流制限抵１１／ＬＲＬを介してコンデ
ンサＣｌｌの端子間および抵抗Ｒｌｌ，Ｒｌ２でなる分
圧回路の両端に印加される。この結果、脈流電圧は平滑
されて第４図ｂ中に実線で示したような電圧Ｅ４がコン
デンサＣｌｌの端子間に現われる。この電圧Ｅ４の波形
は、ｔ＝ｏからｔ＝Ｔｌｌまでは入力電圧Ｅ３と同一で
あつてこの期間にコンデンサＣｌｌには充電が行なわれ
る。ｔ＝Ｔｌｌからｔ＝Ｔｌ２までの期間はコンデンサ
Ｃｌｌの電荷が抵抗Ｒｌｌ，Ｒｌ２を介して放電される
。このコンデンサＣｌｌの端子電圧がｔ＝Ｔｌ２の時点
でＥ′となると、入力電圧Ｅ３の次の半周期の電圧と同
じとなつてコンデンサＣｌｌの放電は止み、再び充電さ
れる。ｔ＝ちで電力系統に故障が生じると、ここから始
まる半周期のピーク電圧はＥｎとなつて定常時のピーク
電圧Ｅｍより小さくなる。このとき、コンデンサＣｌｌ
の放電による端子電圧２が、ｔ＝ＴＯからピーク値Ｅｎ
に至るまでの期間内にこの値Ｅｎより低くなるように、
コンデンサＣｌｌ、抵抗Ｒｌｌ，Ｒｌ２の値を設定して
おく。従つて、コンデンサＣｌｌの端子電圧Ｅ４は故障
発生（ｔ＝ＴＯ）後にも第４図ｂの実線の如くなる。こ
のようにして得られた平滑電圧Ｅ６は抵抗Ｒｌｌ，Ｒｌ
２とによつて分圧され、抵抗Ｒｌ２の両端には第４図ｃ
中の一点鎖線で示した波形の分圧電圧Ｅ５が得られる。
抵抗Ｒｌｌ，Ｒｌ２からなる分圧回路の分圧比をＫとお
くと、であり、従つて、ｔ＝Ｔｌｌの時点の電圧Ｅ５の
値はＫＥｍであり、ｔ＝Ｔｌ。

のときの値はＫＥｅとなる。ここで、（但しＥはＫＥｍ
に比べ無視できる大きさの定数値。

）なる関係が満足されるように分圧比Ｋが選はれる。分
圧抵抗Ｒｌ２の端子電圧Ｅ５は逆流防止ダイオードＤｌ
２を介してコンデンサＣｌ２に印加され、充電される。

コンデンサＣｌ２の端子電圧ＥｌＯは、入力電圧Ｅ３が
定常状態のとき（ｔ＝ｏからｔ＝ちまで）は第４図ｃ中
の実線の如く抵抗Ｒｌ２の端子電圧Ｅ５のピーク値ＫＥ
ｍを保持し続けるようになる。この電圧ＥｌＯは、コン
デンサＣｌ２から負荷への放電、もれ電流などを考慮す
ると、厳密にはリップル成分を含んだ直流量となつてい
る。従つて前記（１）式の分圧比Ｋの値としては、入力
電圧Ｅ３に比例した直流出力ＥｌＯが得られ、且つこの
ＥｌＯ中には殆んどリップル成分が含まれない様な値に
選定されるのが望ましい。次にｔ＝ＴＯの時点で被保護
系統に故障が生じて、その結果ｔ＝ちの時点で電圧Ｅ４
の値が電圧ＥｌＯの値ＫＥｍより低下すると、ダイオー
ドＤｌｌ、抵抗Ｒｌｌ，Ｒｌ２を通つてコンデンサＣｌ
２の電荷は急速に放電される。このときダイオードＤｌ
２はオフ状態となつて、絶対値、ＩｅｌＯｌ＝１ｅ４１
となるまで放電は続けられる。即ち、ｔ＝ｔ１をすぎた
時点で電圧ＥｌＯはＥ４と同一波形でダイオ・−ドＤｌ
ｌを通て放電して低下する。入力電圧Ｅ３がｔ＝ＴＯで
変化した後の電圧もの最初のピーク値ＫＥｍｌ即ち、と
なる時点ｔ＝Ｔｌ５に到達後、電圧ＥｌＯは故障による
変化後のピーク値ＫＥｎを保持し続ける。つまり、脈流
を持つた２つの直流電圧Ｅ４，ｅｌＯを比較し、その大
きさの小さい方の直流電圧値をコンデンサＣｌ２が保持
するようにダイオードＤｌｌがスイッチング動作してい
る。ここで、（２）式は書き直すとＫＥｍ：Ｅｅという
関係を表わすが、この関係が満足されない場合について
考える。

第５図ａはＫＥｍ＞Ｅｅとなつた場合の波形図である。
この場合はコンデンサＣｌ２の端子電圧ＥｌＯＡは、抵
抗Ｒｌ２の端子電圧Ｅ５Ａのピーク値ＫＥｍのところで
リップル成分を含むようになる。又、第５図ｂはＫＥｍ
＜Ｅｅとなつた場合の波形図を示す。この場合は電圧Ｅ
ｌＯＢは入力電圧Ｅ４に対して値が低くなり過ぎて、両
者の比例関係が正しく保たれなくなり、誤差が大きくな
る。つまり（２）式の関係が満足されていないと、直流
電圧ＥｌＯ中のリップル成分が増したり、誤差が大きく
なり、入力交流電気量Ｅ３の大きさに応じた直流電圧Ｅ
ｌＯを正確に得られなくなる。第４図ｃにおいてちから
Ｔｌ５までの期間はコンデンサＣｌ２の電荷がダイオー
ドＤｌｌを通つて急速放電される期間であり、従つて直
流電圧ＥｌＯは入力電圧Ｇ（７）ｔ＝ＴＯからの変化に
対して高速度で応答する期間である。

この様にして入力交流電気量Ｅ３の変化に高速度に応じ
て変化する直流電圧ＥｌＯ出力は、次段のＡ／Ｄ変換部
５に導入される。

従来は入力交流量の情報を忠実に得るために例えば電気
角で３００間隔のサンプリング過程が必要であつたが、
本発明では直流量ＥｌＯが変換部（ＴＲＤ）１０により
得られるから、この情報を得るためにそのサンプリング
周波数は極めて低くすることができる。例えば１サイク
ルに１回位つまり３６００間隔程度で済む。Ａ／Ｄ変換
部５におけるＡ／Ｄ変換のタイミングはこのサンプリン
グ周波数に合わせればよい。ディジタル符号化されたＡ
／Ｄ変換部５出力は、データバス９を介してメモリ部（
ＭＥＭ）６に送られ、記憶される。演算部（ＣＰＵ）７
はあらかじめ定められたプログラムに従つてメモリ部・
（ＭＥＭ）６に記憶されたデータを用いて保護演算を行
い、その判定結果は入出力部（１／０）８を介して出力
信号Ｓとして出力される。（ｆ）変形例（１）第３図の説明ではＡ／Ｄ変換部５への入力，は単
一人力だつたが、第６図は複入力の場合に適用した例で
ある。

各入力は夫々補助変成器２，２″及びフィルタ部（ＦＩ
Ｌ）３，３″を通り、夫々変換部（ＴＲＤ）４，４″に
導入される。ここで夫々の入力交流量に応じた直流冫量
を得、次段のマルチプレクサ部（ＭＰＸ）１６に導入さ
れる。これは一定タイミングで各入力を切りかえ、シリ
アル出力として次段のＡ／Ｄ変換部５に与えるものであ
る。以下の動作は先に説明した通りてある。（２）第３
図の変換部の説明において整流回路１２は４個のダイオ
ードｄ１〜Ｄ４を用いた全波整流回路を用いたが、１個
のダイオードを用いた半波整流回路を用いても実施でき
ることは云うまでもない。

（３）第７図の実施例は第３図の実施例におけるダイオ
ードＤｌｌをダイオード接続のトランジスタＴＲｌ２に
置換したものである。

この場合、直流電圧Ｅ４がトランジスタＴＲｌ２のエミ
ッタ、ＥｌＯがコレクタに印加されている．から、入力
電圧Ｅ３の変化によりトランジスタＴＲｌ２のエミッタ
側の電圧Ｅ，がコレクタ側の電圧ＥｌＯより低くなつた
ときにトランジスタＴＲｌ２のコレクターエミッタ間は
導通して、最終出力であるコンデンサＣｌ２の端子・電
圧はレベルの小さい直流出力を保持するようになる。こ
の場合、トランジスタＴＲｌ２がシリコントランジスタ
であれば、その内部電圧降下は約０．２ボルトである。
一方、ダイオードＤｌｌの内部電圧降下は約０．７ボル
トである。従つて、第３図の実施例では電圧ＥｌＯｌ：
．Ｅ４とのレベル差は約０．７ボルトないと検出できな
いのに対し、トランジスタＴＲｌ２を用いるとこのレベ
ル差が０．２ボルトのところまで比較でき、それだけ変
化に対する応答が早くできることを意味する。

上記の説明は、ダイオードＤｌｌの代わりにダイオード
接続のトランジスタＴＲｌ２に置換した場合であるが、
ダイオードＤｌ２も同様にトランジスタに置換してもよ
く、要は単一方向の通電素子であればよい。

４）第８図の実施例は、第３図におけるコンデンサＣｌ
ｌと抵抗Ｒｌｌ，Ｒｌ２の代わりに、コンデンサＣｌ３
，Ｃｌ４でなる分圧回路を、全波整流回路１５の直流出
力端間に接続された抵抗Ｒｌ４に並列に接続したものて
ある。

他の構成は第３図の実施例と同じてある。全波整流回路
１５で全波整流されて得られた脈流電圧は、コンデンサ
Ｃｌ３，Ｃｌ牡抵抗Ｒｌ４により平滑され、同時にコン
デンサＣｌ２に充電される。

以下の動作は第３図の場合と全く同じである。５）第９
図に示した実施例は、第３図における全波整流回路１５
の代りに、中間タップ１９Ｔ付き２次巻線１９ａを有す
るトランス１９、抵抗Ｒ２５，Ｒ２６、コンデンサＣ２
５，Ｃ２６、および２個の全波整流回路１５ａ，１５ｂ
から成る周知の増相整流回路１７を用いた実施例である
。

即ち、タップ１９Ｔは丁度２次巻線１９ａの巻数の半分
の位置から取出してある。２次巻線１９ａの一端は抵抗
Ｒ２５、コンデンサＣ２５を直列に介して巻線１９ａの
他端に接続され、更にこの直列回路にはコンデンサＣ２
６、抵抗Ｒ２６でなる直列回路が並列に接続されている
。

一方の全波整流回路１５ａの交流入力端の一方は２次巻
線１９ａの一端に、他方はコンデンサＣ２６と抵抗Ｒ２
６との接続点に接続され、その正側直流出力端子は抵抗
ＲｌｌとダイオードＤｌｌのカソードとの接続点に、負
側直流出力端子は抵抗Ｒｌ２とコンデンサＣｌ２との接
続点に接続される。他方の全波整流回路１５ｂの交流入
力端子の一方は抵抗Ｒ２５、コンデンサＣ２５の接続点
に、他方は２次巻線１９ａの他端に接続され、その正、
負側直流出力端子は夫々全波整流回路１５ａの正、負側
直流出力端子に共通に接続される。他の構成は第３図と
同様てある。このように構成された増相整流回路１７の
整流出力Ｅｌ７は、よく知られているように、第１０図
ａに実線で示したように通常の全波整流回路の出力に比
べてリップル成分の周波数が高いが直流成分は増してい
る。

但し、ここではＥｌ７の立上り時の過渡現象による波形
の乱れは無視してある。このような整流出力Ｅｌ７を第
３図と同様な分圧抵抗Ｒｌｌ，Ｒｌ２を介してコンデン
サＣｌ２に充電すると、直流電圧Ｅｌ９は第１０図ｂに
実線て示したようになる。尚、１点鎖線は抵抗Ｒｌ２の
端子電圧Ｅｌ８の波形を示している。交流電源Ｅ３が定
常状態ては直流電圧Ｅｌ９は抵抗Ｒｌ２の端子電圧Ｅｌ
８はＫＥｍのレベルを保持し、ちで交流電源Ｅ３の電圧
が低下したあとでは電圧Ｅｌ７はＫＥｎのレベルを保持
する。結局この実施例ても第３図と同様に、入力電圧Ｅ
３の大きさに比例し、かつ脈流を持つた２つの直流電圧
Ｇ７，ｅｌＯの大きさの小さい方のレベルがコンデンサ
Ｃｌ２の端子電圧として得られる。（ｇ）効果本発明は電力系統の交流電気量を入力して、その変化に
高速度に応答した直流電圧を得、それを低サンプリング
間隔にてＡ／Ｄ変換し、ディジタル判定演算を行うもの
である。

本発明により従来ディジタル処理において不可欠だつた
サンプリング過程がほとんど不要となる。即ちＡ／Ｄ変
換器入力は直流電圧として与えられるので高速サンプリ
ングは不必要となり、低速サンプリング、例えば系統周
波数の１サイクルに１回位の割合でサンプリングを行な
えばよく、サンプリングの後のホールドも不要であり、
Ａ／Ｄ変換は上記１サイクルに１回位の割合でＡ／Ｄ変
換を行えばよい。これによりＡ／Ｄ変換器自体の変換ス
ピードも高速度である必要もなく、タイミングコントロ
ール部を含めた装置自体をシンプルなものにすることが
できる。又入力電気量の変化に対する応答も高速度交流
／直流変換部の採用により装置性能を全く落とすことも
なく、低コスト、高性能なディジタル保護継電装置が得
られる。

【図面の簡単な説明】

第１図は従来のディジタル保護継電装置の一例を示す回
路図、第２図は本発明によるディジタル保護継電器の一
実施例を示す回路図、第３図は第２図における変換部の
一実施例を示す回路図、第４図、第５図は第３図の動作
を説明するための信号波形図、第６図は本発明の他の実
施例を示す回路図、第７図、第８図、第９図は第２図に
おける変換部の他の実施例を示す回路図、第１０図は第
９図の動作を説明するための信号波形図てある。１・・・被保護系統、２・・・補助変成器、３・・・フ
ィルタ部、４・・・サンプルホールド部、５・・・Ａ／
Ｄ変換部、６・・・メモリ部、７・・・演算部、８・・
・入出力部、９・・・データバス、１０・・・変換部、
１６・・・マルチプレクサ部。

Claims

【特許請求の範囲】

１単一の入力交流量を導入し、その大きさに比例しか
つ極小値が零とならない脈流に変換すると共にこの脈流
を分圧することによつて大きな脈動電圧および小さな脈
流電圧をそれぞれ第１出力端子と共通端子間および第２
出力端子と共通端子間から出力する第１回路と、この第
１回路の第２出力端子と共通端子間から出力される小さ
な脈流電圧により第１の単方向導通素子を介して充電さ
れるコンデンサと、このコンデンサの第１単方向導通素
子側の端子と前記第１回路の第１出力端子間に接続され
、前記第１端子と共通端子とから出力される大きな脈流
電圧がコンデンサの端子電圧よりも小さくなつたとき、
そのコンデンサ電荷を放電させる第２の単方向導通素子
とを備え、前記第２出力端子および共通出力端子間から
出力される小さな脈動電圧の最大値が前記第１出力端子
および共通出力端子間から出力される大きな脈動電圧の
極小値と近似的に等しく設定した交流−直流変換部と、
この交流−直流変換部のコンデンサの端子電圧を入力し
、これをディジタル量に変換するアナログ−ディジタル
変換部と、このアナログ−ディジタル変換部の出力を記
憶するメモリ部と、このメモリ部に記憶されたデータを
所定のプログラムに従つて保護演算する演算部と、この
演算部の出力を外部に伝えたり、前記演算に必要な情報
を入力する入出力部とから成るディジタル保護継電装置
。