JPS6050991A - 電気絶縁基板 - Google Patents

電気絶縁基板

Info

Publication number
JPS6050991A
JPS6050991A JP15792883A JP15792883A JPS6050991A JP S6050991 A JPS6050991 A JP S6050991A JP 15792883 A JP15792883 A JP 15792883A JP 15792883 A JP15792883 A JP 15792883A JP S6050991 A JPS6050991 A JP S6050991A
Authority
JP
Japan
Prior art keywords
layer
resin
insulating layer
conductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15792883A
Other languages
English (en)
Inventor
川岸 三千廣
大石 直明
孝志 荘司
青木 和二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP15792883A priority Critical patent/JPS6050991A/ja
Publication of JPS6050991A publication Critical patent/JPS6050991A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は混成IC用等の電気絶縁基板に閏()、さらに
訂しくは金属基材上に特定の樹脂層を単層或いは導1本
層を間に介して多層に説けた電気絶縁基板に関りる。
従来、)11成IC用基板としでは)フルミプ、酸化ヘ
リリ1°ノ八等からなるレラミック基板挟びガラスRH
1III−,1−ボギシに代表されるプリン1〜リーキ
ツ1〜ボー1〜が用いられで来たが、近年iIシ成1c
は軽M、高19j庶化が進み、そのために半導体、抵抗
、Nlンデン4ノーなどの素子から発生りる熱をいかに
外部へ逃Jかが重要な問題となっている。
放熱性のよい基板としく一△l 、 C,u 、 Fe
等の金属板に樹脂絶縁層を介しで銅箔を貼り合1!た金
属基板が考案され−(いる、、これを図示ですると第1
図に示づ、J:うなちのである。図に(1メいで、 ’
I +、I、金1i1ii、21J、 4ii111i
 絶縁層、J31tJ 81J n1I(” /lv 
Z+ 、 rQ縁層の樹脂どじではエポキシ樹脂、]]
ノール樹脂が通常使用される1、この絶縁層(ま樹脂単
独、ガラス441 Ifに樹脂を含浸したもの、樹脂内
に△Q203 。
[3N 舌のノイラーを充填したしの、)0I脂層の中
に耐熱性の昌いボリイミトフrル11を介イ1さl!1
.、:bのtlとが知られている。これらは5’l唱W
 ji’i Iご一トンブングを流しく回路を形成りる
bのであるが1.IH,tl) 11!!(製造1する
ことが不ii1能である。
本発明は基板の絶縁層としてラター型シリ]ンらのC噸
lりる、。
本発明IJ焼成によっ゛C導体回路が形成(゛きるの−
(、多層基板の場合、各導体間を印刷、ll[j込みに
J、っ−(3,9通さUることが可能である。
以ト図面を参77に本発明の詳細な説明づるが本発明に
お(]るララフ−シリニ1ン樹脂どは下記の414造弐
℃・示されるものが主要部分4イ1している。
常温でフレーク状固体で、比中約1.3、屈折率1.4
2・〜 1!i6、通孔−1タノール、ノ′タノール、
1シレンなと(、二溶賄′して使用される。ブタノール
に40%溶解しIこものの粘1αは約1()へ、30C
pSである。
本発明のラダー型シリコン樹脂(3L特に耐熱性がに;
1く、50(1”clll、C使用可能(゛ある。。
本発明の電気絶縁基板はラダー型シリコン樹脂を用いる
外(よ形状、構造等に(よ何ら制限は% <、単層、多
層リベCの°bのを含む1゜ 即ち、基材の材質としては△Q、、 Cu 、 Fe 
Ni等及びこれらの合金が適りるが、熱伝導性、軽量、
価格等ノ)目うへ愛が好ましい<、JiL材の形状は平
板に限ら4゛、>、1形、円筒状等とのJ、う4fらの
(も可能である。基材の表面は−でのよまでb可能であ
るが、絶縁層と2.を祠の接j′3力を12“jlめろ
l、こめ(J、プラスト、]ニッヂング等の方ン入によ
1)1表向を相化したもの、或い+、t l舅極酸化’
ahb: シた1)のが好J、しい。
絶縁層の中には△(U2O5、Si (’)2.(:8
0゜8 N ?7の良熱伝導性のフィラーを光11y4
 L、、史に伝導1([を向−1さぜることがでさるこ
と、;1.た絶縁層を形状保持等のためカラス繊維(3
二樹脂を含浸しC使用できことは従来と変りはない、。
金属箔はGO,Aす、Ni等及O・これらの合金、又は
2種以上の金属で描成(されたクラット9)が用いられ
る。
にt74に絶縁層をtシりた基板の4r、H造としでは
り祠の11面、両iT+iあるいは基材をコアにしてこ
れを包むJ、うに全面に説(Jだ4F、 54どづるこ
とができる1゜基(Aに本発明による樹脂を塗布り−る
にはフローコー1へ、浸潤法、印刷、スピナーが119
を用いることができる。回路を形成するfj法は絶縁層
の十)こ印刷、蒸椙等の方法にJ、るか、或いは絶縁層
の十に銅箔等を貼り、これに1ツチングを施り等による
次に多層(J扱にJ3 LJる各導体間の導通について
説明りる1゜ 従来のガラス 1ボー1−シ等のプリン1−リー1ツ1
−ボードの多層基板におりる39体間の導通4J通:塁
第2図のようにし−C−行なわれる。例えば13スアー
ジ状のJ−ボVシ樹脂プリントサーキッ1−ホードを小
ね、熱11: Y:jにJ、り多層基板とし、各々体層
の導通は熱圧着後ドリルで穴を明り、メッニ1を施4゜
第2図r41〜44がプリントサーヤツ1〜ボードC1
3が銅層、5かメツ1一層、いわゆるスルーホールメツ
4−とい4つれるものである1、ボート42はエラ1ン
グに、」、〜)C銅箔を除いた部分にメッキ層が設りら
れ−Cおり、従っ(42は導通され11゛、Ill、 
113.44の各基板がスルーホールメッキ層C導通さ
れる。
しかし全屈J、4板の場合にこのよう’tKZJ法を用
いると問題が生J゛る。金属基板(はドリル穴明りを金
属板の直上の絶縁層(第′1絶縁層)を1i11,7ゎ
ぬにう、かつ第1絶縁層の上の金属箔表面を露出Uねば
ならσ゛、穴明【ノ作業が非1#H,に勤かしく実用的
でない。また土ボキシ樹脂のI3スト−−ジ状基(kに
あらかじめスルー小−ル穴を明(j/、−後、武!<r
■P′?づる方法にJ〕いCb熱圧看助に一樹脂が?A
e 4’lい金属基板1の141泊を埋めてし、−L)
たり、穴の位置合【!が難しい欠点をイjしている。
本発明にJ、る多1f’?基板の一例を第3図に承り。
適当な厚さの金FIA板を望ましく IJ 14’−1
1指を接着した側を相化し、での1に前記した一ツクー
!1リシリー」ン樹脂(例えばA−エンスイリノrス礼
11(’j 7ンタ〜型シリコン樹脂、商品名r G 
1ass l< esin:; G R150,1)を
スクリーン印刷の工法を用いη必jJ、;j部分に塗布
、乾燥りる。この状態をi′13図(ε1)に承り。こ
れを約200℃c20分間焼成覆る3、イ1お、シダー
型シリコン樹脂の種ガ゛口Jより焼成温1(1は100
へ 250℃の範囲で選ばれろ。
次にj記(I−1脂層十に第3図(b)のJ、うに導電
性ベースト(例えはRemax?J ’94銅ベースt
−5843)をスクリーン印刷により所定パターンを印
刷し、GOO’C30分程1徒に焼成し、第1導体層と
づる1、同様に第2絶縁層、第2導体層を順次構成し7
、必要ならば任意の層に717J体等の印刷焼成を加え
、希望の多層印刷配線口¥8仮を得る1、この状態を第
3図(C)、(d)、(e)、(Nに示’I−II >
、9 ’141間例え(J第1導体と第2導I4−導通
は((」)図に示づように印1i1i11ベース1への
埋込み6(・−よ−)で111にわ\撚ノ 印刷にJ、り形成される供抗(不等は一般にての焼成温
度が高い稈高品質のものが1!7られろが、通電のit
脂赫4kを用いた場合は耐熱1lIC制限され、UいU
い1j)0℃の焼成)都度のものしがiWられない。
ることがC゛きる。
1、記の説明では絶縁層、心体層各々印1ii+1焼成
後次の層を形成しくいるが、乾燥の、7/1、又はブレ
キt j7の状態で次の層を印刷し、Ilu ’j6j
、 k、全f4V4焼成することもliI能で゛ある。
不発明では導体開開の導通はスルー小−ルに、にらず印
刷、叩込みの方法で行なうことが(′さ、ズルー小−ル
メツ:1に稈が宵C)、;1、た接i’iカb 、Jい
3゜そして印刷におい−(は各絶縁b’71/) Pf
I iW l、を薄い方がよいが、フター型シリー]ン
4641指は4()・、、 [10(K\/y’ m 
m )の絶縁銅J]−が得られる為、5〜!i0.cz
 m稈IQ。
の1qさC光分である。、 14111iの4荀におい
(はピンホールを防J1りる為重ね塗りをりることもよ
いし、51.1−4+;l II!を中(、−熱転i、
ri f!lのよい電−;L N(’=縁・l’l r
])ノc−ノー4沢合してもよいことは前記()た通【
ノ(ある・・413図(1’ )に不発明(J、」、る
回h’8 j;t4I)GL 51 rj4’を11′
/jう本子を固着しIζ−例を小り11図(8が゛1′
−脣1本等のd熱を伴41う素子(甲に素子どい))(
よ)る。素子を固着づる部分は第33図(e )のつぐ
承りよ)に最初から非印刷面を空IJ ’(Jjい、最
終の絶縁層を11(11,!り前に固着jJる。
従来、素子を戟1!る部分を後から穴明(]づ−るのが
g川かしい為、多層にした最1一部導体層のトに晃1”
 l、−1V+!μCいたので、金属板までの戸開があ
り、充分イ;、 b’1.熱効宋が胃られなか−)たが
、不発明7J rAによれ(、r素子を白接金属板に固
74でき、J(通電1)zを14゛つ素子を必要個数並
べることがiiJ能で(bす、/19.熱1’lに1号
れている。また電位が導通でなくとも最大発熱バ(了を
金属板に、次1こ鋒熱mの人いい素子を第1導体病とい
うように任意の導体IP′7に塁了を固:i″Iζ・さ
る刊点すある、。
さらに絶縁層、導体層を順次固着づるに当り、索子を固
P1りる為の空所を第3図(e)の5)のように1−の
層にいくに従って広くし、各層の’y!、 LL j9
9導の暢:部を階段状に露出さけ、(二の露出(〕/こ
導゛市層を索rどのホシアインクバッ1〜どしく用いる
。二とにJ、す、枠;了からイ[カの導電層にボンデr
ングを行なうことが(きる。
実施例1 ゛ラダー型シリ丁1ン樹脂としく、米IJ+ ;4− 
’Jンスイリノーrス社製r G 1ilssR03i
llS G f< −G!+OJにエタノール及びツタ
ノール1.i己r”:溶剤T’ Ji4脂詣1σ30w
t%どし、表面を粗化した〕′ルミ仮(1,5m+n庁
)にノ[)−口−1へし、単記1(1〜・60ブ1乾;
ヅi、’、; ’l 75℃、20分焼成した、1 実施例? Δ−−Fンスーrリノイスネl M r G 1ass
 Resi++sG R−6,50Jをエタノール及び
ブ々ノール混合溶剤C樹脂iff II 30wt%ど
し、史にり1ンM ’s: 1 w(96加え、表面を
粗化したアルミIIゾに〕Ill −二’l −1・(
・、l:;“)品−C10へ・に0分乾燥後 + 10
−C1+iiブ71:321次した1、実施例3 A−土ンスイリノイス41製’j、 (、’、+ l 
8ss t< (!S ! I)RGR−150Jをエ
タノールで樹脂1門pJ 3 (l W 1.’ %と
じ、表面を粗化したアルミ板に−)lJ −’l−l〜
し常温で10−・60分乾燥しIJi麦200’C20
分焼成した。1実施例4 実施例3の溶液を粗化した)lルミ1景にノ■−−1−
1へし、1i湿(約30分乾燥しlJらのと、別に同様
にしくCu泊(3511m q )の11面にノa−1
−1−乾燥しlJbのとを、絶縁層同志を合UCプレス
機(・圧し1.:;1ま 200℃、20分焼成を行な
った。
Lス」−の基板のQ:r 1’J−を次の表に承り。
4;〉実施例において、塗ず11・乾燥41〜依回?−
Jなう事により、各々の厚さのものを作成した。
実施例5 実施例3の基板を用い?:’ Re+uexネ1製銅ベ
ースト!i 843を用いC回路を印すリし、600℃
、30分にて焼成を<−1なった。結果を次の表に示−
リ。
以上の例(゛は単層の基板を示したが、多層3;t g
iにおいても耐電■1−1耐熱性等は同様のりJ東を承
りことは合うまでもなく、Pl、た導1木層間の導通b
 ’(1F易にかつ良好1J行なうことがてきIζ。
【図面の簡単な説明】
第1図は一般の金属板を用いた電気絶縁基板の断面図、
第2図はプリンドリー−Fンドボードの多層基板のスル
ーホールメツ1部分を示U FJi面図、第3図は本発
明の多層電気絶縁基板の1例を承・J…j面図で<a)
−・(「)は−での作製上(〒を承り断面図てル)る。 1・・・金属板 2・・絶縁層 3・・・金属f!J’l 5・・・スルー小−ルメ・ソ
ーA−Xさ2 (′)・・・ 導通 部 7 ・・・市’Z IA (
本8・・・崇r 特 i’l’l 出願人 昭和711°1)1、代会召
代理人 弁即ト 菊 11:J ti’i −免1図 范2図 児3図 ((L)(b) 莞3図 (C) (d) (e)(f)

Claims (1)

  1. 【特許請求の範囲】 0) 金属を基材とした電気絶縁仮において、基祠1に
    電気絶縁材としてラダー型シリニ1ン樹脂層を設Eノた
    ことを特徴どりる電気絶縁先1仮。 (2) ラダー型シリコン樹脂層中に良熱伝埒11の無
    機質フfラーを含有しでなる特h′F請求の範囲第1項
    記載の電気絶縁基板。
JP15792883A 1983-08-31 1983-08-31 電気絶縁基板 Pending JPS6050991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15792883A JPS6050991A (ja) 1983-08-31 1983-08-31 電気絶縁基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15792883A JPS6050991A (ja) 1983-08-31 1983-08-31 電気絶縁基板

Publications (1)

Publication Number Publication Date
JPS6050991A true JPS6050991A (ja) 1985-03-22

Family

ID=15660530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15792883A Pending JPS6050991A (ja) 1983-08-31 1983-08-31 電気絶縁基板

Country Status (1)

Country Link
JP (1) JPS6050991A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312890A (ja) * 1988-06-10 1989-12-18 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0227786A (ja) * 1988-07-15 1990-01-30 Sanyo Electric Co Ltd 低熱抵抗回路基板
JP2005330505A (ja) * 2004-05-18 2005-12-02 Toppan Printing Co Ltd 金属エッチング製品およびその製造方法
KR20180004753A (ko) * 2015-05-07 2018-01-12 테크노프로브 에스.피.에이. 특히 감소된 피치 적용을 위한, 수직형 프로브를 구비한 테스트 헤드

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312890A (ja) * 1988-06-10 1989-12-18 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0227786A (ja) * 1988-07-15 1990-01-30 Sanyo Electric Co Ltd 低熱抵抗回路基板
JP2005330505A (ja) * 2004-05-18 2005-12-02 Toppan Printing Co Ltd 金属エッチング製品およびその製造方法
JP4590931B2 (ja) * 2004-05-18 2010-12-01 凸版印刷株式会社 金属エッチング製品およびその製造方法
KR20180004753A (ko) * 2015-05-07 2018-01-12 테크노프로브 에스.피.에이. 특히 감소된 피치 적용을 위한, 수직형 프로브를 구비한 테스트 헤드

Similar Documents

Publication Publication Date Title
TW398163B (en) The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
TW511405B (en) Device built-in module and manufacturing method thereof
TW318997B (ja)
JP3765627B2 (ja) 多層回路基板及びその製造方法
JP2016219478A (ja) 配線基板及びその製造方法
KR100925189B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JPS6050991A (ja) 電気絶縁基板
US10510649B1 (en) Interconnect substrate
TWI573502B (zh) 基板結構及其製作方法
JPH0121638B2 (ja)
JPH07154068A (ja) 接着シートとその製造法及びその接着シートを用いた金属ベース配線板用基板の製造法並びにその接着シートを用いた金属ベース配線板の製造法
JPS63182886A (ja) プリント配線板およびその製法
US9986642B2 (en) Method for manufacturing printed wiring board and printed wiring board
CN101361414A (zh) 多层印刷线路基板及其制造方法
TWI273872B (en) PCB having via holes formed with electroplating activated via pad and method for manufacturing the same
JPS63246897A (ja) 金属ベ−ス2層配線板の製造法
JP2708821B2 (ja) 電気用積層板
JPH01281796A (ja) 多層プリント配線板の製造方法
JPH07297509A (ja) 金属ベース基板、およびその製造方法
JPS6043891A (ja) 高熱伝導性金属ペ−スプリント基板
TW451608B (en) Manufacturing method of connected printed circuit board and its manufactured product
JPS60101997A (ja) 多層印刷配線板の製造方法
TWI246377B (en) Multilayer circuit board with high heat dissipation and manufacture method thereof
JPS59204296A (ja) 印刷回路用基板
JPS5930557Y2 (ja) スタック形多層印刷回路基板