JPS60489A

JPS60489A - 電源回路

Info

Publication number: JPS60489A
Application number: JP715184A
Authority: JP
Inventors: 周一鳥居; 立木　卓夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-01-20
Filing date: 1984-01-20
Publication date: 1985-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は電源回路、特に液晶表示装置に適用する電源
回路に関する。

液晶表示装置（以下ＬＣＤとも称する）を駆動する場合
の電圧平均化法においては、複数のレベルの信号が使用
される。この表示装置における記号等の表示は、その電
極間の実効電圧が光学的しきい値電圧を越えるかどうか
により決まる。

例えばＬＣＤの一方の電極には第１図のような信号電圧
が加えられる。ｖｏとＶ、σ）差電圧が上記光学的しき
い値電圧よりも大きな値に選ばれ、Ｖｏ　−’Ｖ’＋　
、　’Ｖ’＋　−Ｖ２　、Ｖ２−Ｖｓ等が光学的しきい
値電圧よりも小さな値に選ばれていることにより、ＬＣ
Ｄの他方の電極に加える第１図と同様な複数レベルの電
圧との差の電圧の大きさによって表示、非表示状態が決
まる。

第１図のような電圧は、共通の電源回路からスイッチン
グ回路を介して上記ＬＣＤの一方及び他方の電極に供給
される。

第２図に、ＬＣＤのための電源回路１と躯ＵＵ路２とＬ
ＣＤとを示す。この第２図の回路におし・て、電源回路
１は抵抗Ｒを使用した分圧回路からなり、１つの電源電
圧ｖＤＤからＶ。ないしＶ、を発生する。ＬＣＤにはこ
の共通電源回路１からスイッチング手段を含む駆動回路
２を介して第１図に示したような複数のレベルの電圧が
加えられる。

この回路において、ＬＣＤが容量性負荷であることによ
り、その駆動波形に歪が生じないようにするために、抵
抗Ｒの抵抗値は比較的小さし・値に選ばれる。

しかしながら、この小さく・抵抗値によって電源ＶＤＤ
に大きな消費電流Ｉが流れる。そのため、第２図の回路
は比較的大きい消費電力を示す。

また、上記抵抗分割方式によらない電源回路としてダブ
ラ−（２倍昇圧回路）又はトリグラ−（３倍昇圧回路ン
があるが、これらは容量にょる昇圧効果を利用している
ため出力負荷によってチャージが抜かれる゛ことより出
力電圧値が不安定になる。

したがって本発明の目的とするところは、消費電力が少
なく、かつ電源インピーダンスの小さな電源回路を提供
することにあり、他の目的は安定な出力電圧が得られる
電源回路を提供することにある。

上記目的を達成するための本発明の要旨とするところは
、複数個の分圧出力を有する分圧手段と、この分圧出力
経路に間欠的に１！流を供給する手段とからなることを
特徴とするものである。

以下実施例にそって図面を参照し本発明を具体的に説明
する。

第３図は本発明の電源回路の一実施例を示す回路図であ
る。同図に示すように下端が接地端子に接続され、３個
の抵抗Ｒが直列接続された回路と、この抵抗直列接続回
路と電源ｖＤＤとを接続するスイッチＳｏ　と１分圧出
力端子に設けられたスイッチＳ、、Ｓ２と、このスイッ
チの他端と回路の接地電位端子間に設けられた容量ＣＩ
、Ｃ２とからなり、電源電圧端子から伸びる端子をｖ３
端子とし、スイッチＳ、から伸びる端子（２／３ｖＤＤ
）をｖ２端子とし、スイッチＳ２から伸びる端子（１／
３■ＤＤ）をＶ、端子とし、接地電位端子（ＧＮＤ）を
■。端子としてなる。なお、２はＬＣＤ駆動回路であり
、３値レベル出力ｖＬ、ＶＢ。

によりＬＣＤを駆動するものである。

上記スイッチＳ。、Ｓ、、Ｓ２は共に制御信号φによっ
てオン、オフする。上記回路におし・て、ＬＣＤを駆動
する場合、ＬＣＤが容量性の負荷特性を示すので、駆動
信号の立上り又は立下時の過渡期だけ電源インピーダン
スを低下させ、負荷の両端子間の電圧を短時間で決める
。

抵抗Ｒは充分低い抵抗値とされ、スイッチＳ。

ないしＳ２が閉じたときは端子Ｖ、、Ｖ、の電源側イン
ピーダンスは低い。そのためスイッチＳ。

ないしＳ、は制御信号φにより上記の過渡期間だけオン
させられる。これによりＬＣＤ駆動信号のレベル変化が
生じたときに十分な駆動電流を流し、もって安定な出力
電圧が爪印１回路に印加される。

なお、駆動波形のレベルが変化し安定となれば液晶のイ
ンピーダンスは非常に高い（電界効果型ＬＣＤでは通常
数１０ＭΩ以上）ので、この時は電源インピーダンスは
それに合わせて高くしても良いことにより、上記制御信
号φを非印加としてスイッチをオンさせもって消費電流
を減少させるものである。このとき、容量Ｃ，，Ｃ，に
電荷が蓄積されているから分圧出力Ｖ、、Ｖ、は定常の
電位を保っている。

第４図に上記第３図の回路を更に具体化した場合の回路
を示す。同図において電源回路１は次のように構成され
る。３個の抵抗Ｒを直列接続し、この直列接続回路の一
端を接地電位端子に接続し、他端をＮチャンネル絶縁ゲ
ート型電界効果トランジスタ（以下ＦＥＴと称す）Ｑ、
を介して電源ＶＤＤに接続する。Ｆ　Ｅ　Ｔ　Ｑ　＋　
には後述するタイミングを有するクロックパルスｔ１を
印加する。また、上記各抵抗の接続点から伸びる分圧出
力ラインにはそれぞれＮチャンネルＦ、Ｅ　Ｔ　Ｑ２　
、Ｑｓを挿入接続する。そして、このＦ　Ｅ　Ｔ　Ｑ２
　、Ｑ３には後述するタイミングを有するクロックツく
ルヌｔ２を共通に印加する。上記Ｆ　Ｂ　Ｔ　Ｑ　＋〜
Ｑ３は第３図に示したスイッチＳ。＋　Ｓ、＋　８２に
対応するものである。また、各分圧出力ラインと接地端
子間に存する容量Ｃ＋、ＣｔはＦＥＴの接合容量。

ライン容量等の浮遊容量であり、上記第３図の容量Ｃ１
，Ｃｔに対応するものである。この電源回路１の出力電
圧Ｖ０〜Ｖ、が印加されるＬＣＤ駆動回路２は以下のよ
うな構成になっている。

ＮチャンネルＦＥＴＱｓ　＋Ｑｏ及びＰチャンネルＦ　
ＥＴ　Ｑ＋ｎ、Ｑ＋＋を直列接続し、この直列接続回路
の両端には上記電源回路１の出力ｖ２とｖｌを印加する
。また、ＮチャンネルＦ　Ｅ　Ｔ　Ｑ　４　、Ｑａ及び
ＰチャンネルＦ　Ｅ　Ｔ　ＱＭ　、Ｑ７を直列接続し、
この直列接続回路の両端には上記電源回路１の出力Ｖ、
とＶ。を印加する。ぞＩ−てＮチャンネルＦＥＴＱ、と
ＰチャンネルＦＥＴＱ６には第１の駆動信号ＴＲを印加
し、ＰチャンネルＦＥＴＱ７とＮチャンネルＦ　Ｅ　Ｔ
　Ｑ　ｓには第２の駆動信号Ｓを。

またＮチャンネルＦＥＴＱ４　とＰチャンネルＦＥＴ　
Ｑ　＋　ｒ　Ｋは上記信号Ｓの反転信号を印加する。さ
らにＮチャンネルＦＥＴＱｏとＰチャンネルＦＥＴＱ＋
ｏには上記第１の駆動信号ＴＲの反転信号を印加する。

そして、上記２つの直列接続回路の各出力点を接続する
とともにこの接続点から駆動出力ＶＬを取り出しＬＣＤ
に印加するものとする。

このような駆動回路によれば後述するよう−なタイミン
グの駆動信号を印加することにより３値レベルの出力ｖ
Ｌを取り出すことができる。なお電源は負電圧ＶＤＤで
ある。

第５図は上記回路の動作説明のためのタイミングチャー
トである。以下動作説明を行う。

先ず、説明の便宜上ＬＣＤ駆動回路の動作から説明する
。

第１の駆動信号ＴＲと第２の１駆動信号Ｓが共にＶＤＤ
レベルのときはＰチャンネルＦＥＴＱａ、Ｑｔが共にオ
ンとなり出力ｖＬはＶＤの電位となる。

次圧第２の駆動信号ＳのみがＧＮＤレベルとなるとＮチ
ャンネルＦＥＴＱ、と第１の駆動信号ＴＲの反転信号が
印加されるＮチャンネルＦＥＴＱａが共にオンとなり出
力ｖＬはｖ２電位となる。さらに、第１の駆動信号ＴＲ
がＧＮＤレベルでＳがＶＤＤレベルになるとこの信号が
印加されるＮチャンネルＦＥＴＱ、と上記第１の駆動信
号Ｓの反転信号が印加されるＮチャンネルＦ　Ｅ　Ｔ　
Ｑ４がオンとなり出力ｖＬは■３の電位となる。さらに
また。

第１と第２の駆動信号ＴＲ，Ｓが共にＧＮＤレベルにな
るとＰチャンネルＦ　Ｅ　Ｔ　Ｑ＋ｏ　、　Ｑ＋ｔがオ
ンとなり出力ｖＬはＶｉ電位となる。このようにして、
図に示すようなタイミングを有する出力ｖＬが得られ、
ＬＣＤを電圧平均化法により駆動できる３値レベルとな
る。

そして、本発明の電源回路は上記駆動電圧ｖＬ　・波形
の変化点Ａ−Ｆの時点に生ずる過渡電流を十分とりだせ
、かっこの過渡状態が終、ったあとでは電源回路内の消
＊電流を最少にするためにこの変　１化点の部分で電源
回路のスイッチングＦＥＴＱ。

〜Ｑｓをオンさせるようにすもものである。このため上
記駆動信号ｖＬの印加期間中最小の幅を有する期間Ｔに
合わせて到来するようなタイミング信号ｔ、を作り出し
てＦＥＴＱ、に印加するものとしている。そして、他の
Ｆ　Ｅ　Ｔ　Ｑ２　、Ｑｓをオンさせるためのタイミン
グ信号ｔ２は上記タイミング信号ｔ１の印加期間ｔ。の
中に包含されるような幅のものとしている。このように
したのは。

仮にタイミングパルスｔ、が先に到来するようなことが
あると分圧出方点がＧ　Ｎ　Ｄ　Ｎ位になっているため
容量Ｃ＋、Ｃｔの蓄債電荷が放電してしまイ出力しヘル
が不安定になってしまうからこれを　１防止せんとする
ことによる。なお、がが４る信号ｔ。

を作るには例えば、上記タイミング信号ｔ、と１ビツト
ずらし、信号との論理和をとり、その出゛力信号を半ビ
ツト遅らせることによって容易にできる。

以上説明した本発明の回路によれば、負荷に印加される
電圧を切替える時点（上記回路例での出力ＶＬ波形の変
化する点）にスイッチをオンとし電源インピーダンスを
小さくとり十分な駆動能力を与え、電圧が変化し終って
安定となればスイッチをオフとすることとしたから、消
費電流は上記スイッチのオンの期間（ｔ、）のみ流れる
だけで済み極めて消費電力の小さな電源回路となる。す
なわ°ち、上記回路例で言えば従来に比してｔ。／Ｔの
期間に短縮化されるのである。

また、上記回路例では分圧出力ラインにスイッチを挿入
し印加電圧が安定して（・るときはオフとし、また、電
源側に設けられたスイッチよりも後からオンとなり、先
にオフとなるようにしているから出力レベルが変動する
ことなく安定した出力が得られる電源回路となる。

上記第４図に示した具体的実施例での分圧抵抗側に設け
たＦ　Ｅ　Ｔ　Ｑ　＋は接地電位側にＰチャンネルＦＥ
Ｔとして設けることができるが、上記実施例のように電
源側にＮチャンネルＦＥＴとして設けた方が基板効果が
な（・という点で好ましい。また、分圧出力ラインに設
けたＦ　Ｅ　Ｔ　Ｑ２　、Ｑｓ　も同じく基板効果がな
℃・と（・う点でＮチャンネルＦＥＴの方が好ましく・
。

そし壬、これらのＦ　Ｅ　Ｔ　Ｑ　１〜Ｑ８は使用電源
の極性が異なる場合は逆導電型とする必要があるが、特
に分圧出力ラインに設けるＦ　Ｅ　Ｔ　Ｑ　２　、Ｑｓ
はウェル領域内に作られるチャンネルのＦＥＴを使用す
ることが好ましく・。

第６図乃至第８図は本発明の他の実施例を示すものであ
る。

すなわち、第６図は分圧抵抗の接続点にそれぞれスイッ
チＳ。＋　Ｓｓ　＋　８４を設けるものである。

この場合には上記第３図、第４図の回路によって得られ
る効果に加えてスイッチを制御する信号は同一信号でよ
いから設計自由度が増すという利点を有する。

第７図は、上記第６図の容量Ｃ＋　、　Ｃ２に替えて３
つの抵抗Ｒ２を直列接続した回路を通常時の電圧印加手
段として用いている。すなわち１通常電圧印加時はスイ
ッチをオフとして３個の抵抗Ｒ２の分圧回路から出力を
取り出す（このときの電源インピーダンスは比較的高（
・）ものとし、負荷電圧が変化する時点でスイッチをオ
ンさせることにより抵抗なＲ１とＲ７の並列回路としイ
ンピーダンスを低くしもってそのときの消費電力を少な
くしてｔ・る。かかる構成によると上記第６図の場合に
比して容量を用（・て〜・な（・ことにより、さらに安
定な回路となる。

第８図は上記第３図に示した電源回路の電圧保持手段Ｃ
１，Ｃ２をそのまま３個の抵抗Ｒ２からなる分圧手段に
置き替先たものであり、その動作は上記第３図及び第４
図に示したものと全く同様である。

以上のような本発明によれば消費電力が少なく、かつ電
源インピーダンスが小さなものとなるとともに安定な出
力電圧が得られる電源回路となる。

本発明は上述のような効果が要求される電源回路に広く
利用できる。

【図面の簡単な説明】

第１図はＬＣＤの駆動波形図、第２図は３値レベルを出
力する電源回路を説明するための回路図。第３図は本発明の一実施例を示す回路図、第４図はその
具体的構成を示す回路図、第５図はそσ）動作説明のた
めのタイミングチャート、第６図乃至第８図は本発明の
他側を示す回路図である。１・・・電源回路、２・・・ＬＣＤドライノ（、ＬＣＤ
・・・液晶、Ｑ、〜Ｑ　＋　＋・・・ＦＥＴ、　Ｒ，、
Ｒ，、Ｒ・・・抵抗、Ｃ＋　、Ｃ２・・・容量−ｓｏ〜
Ｓ４・・・スイッチ。第　５　図第　６　図第７図第　８　図

Claims

【特許請求の範囲】１、複数の抵抗が直列接続された第１の分圧回路と複数
の抵抗が直列接続された第２の分圧回路とがあって、上
記第１の分圧回路の接続ライン及び（又は）第１と第２
の分圧回路の出力端子の相互間に設けられたスイッチン
グ手段とを備えてなることを特徴とする電源回路。２、上記スイッチング手段を絶縁ゲート型電界効果トラ
ンジスタによって構成したことを特徴とする特許請求の
範囲第１項記載の電源回路。