JPS60488A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は液晶表示装置に係り、特にダイナミック駆動す
る際の電極パターン及び駆動回路に関する。

電卓の様に多桁数字を表示する場合、駆動回路の簡略化
全目的として一般にダイナミック駆動が考えられる。液
晶表示体も電卓用表示ノくネルに応用した場合は、当然
ダイナミック駆動がめられる訳である。

く目的〉 本発明の目的は数字パターンの分割方法を改良し、簡単
な回路で駆動できる多桁ダイナミック駆動の駆動回路を
有する液晶表示装置を提供することにある。

〈従来技術〉 第１図は従来一般に考えられているダイナミック駆動用
の液晶表示体の上・下電極パターンの一例で、１，１′
はそれぞれ上・下電極部パターンである。

一般的なダイナミック駆動は各桁対応するセグメント同
志を配線する必Ｖがあるため、図〃）ら明らかな様に相
互配線は、各セグメントパターンの間隙を縫わなければ
ならない。４／Ｉ（えは（第１図で２の部分）。よって
セグメント間の間隙は（例えば第１図でａの部分）ｌｄ
相互配線パターンとの接触を避けるため広く敗らねばな
らない。よって各セグメント同志は、間隙のＮｕた状態
となり数字パターンは第２図に示す様に、セグメントブ
ロックがバラバラとなった感じで、非常に読みにくい数
字パターンとなってしまう。又セグメント相互配線は数
が多く頻雑となシ細繍部、細い間隙部が多数存在するた
め電極パターン製造歩留はその分だけ低下する。

〈実施例〉 第５図は改良された２桁ダイナミック用の配線で、上電
極？２セグメントづつ−ブロックにして４分割している
。又下電極は４セグメントづつ１ブロツクにして２分割
して、各桁対応するセグメント部を２本の線で相互配線
している。

即ち、第６図の液晶表示体は１つの数字を表わす日の字
型セグメントを上の２セグメントｉａセグメントとし、
時計回シにす、ｃ、ｄ、θ、ｆセグメントとし、まん中
のセグメントζｇセグメントとし、小数点を表示するセ
グメント？ｈセグメントとして一方の電極パターンｋａ
　＋　ｂセグメント、ｃ、ｈセグメント、ａ、ｅセグメ
ント、ｆｍｇセグメントケそれぞれ接続し、他方の電極
パターン’ｉｉｂ、ｇ、ｈ、ａセグメント、ａ、ｃ、ｅ
、ｆセグメント部それぞれ接続すると共に各々対応する
分割パターン同士會各桁にわたって相互配線させたもの
である。

第６図によれば、各セグメント間に相互配線を通す必要
がなくな）、セグメント間隙？非常に狭くする事ができ
、第４図に示すように各数字がまとまりのあるものとな
る。又複雑な相互全抹殺する事ができ細部間隙部、細線
部が減り電極の切れ不良、隣同志の電極のショート不良
を減少させる事ができ、電極パターンの製造性が一段と
良くなる。

第５図は他の改良された３桁ダイナミック用の分割パタ
ーン、第６図は４桁ダイナミック用の分割パターンで、
いずれも前述した一般パターンに比べ、セグメント間の
間隙上狭くする事ができデザイン性の良い見やすい数字
が可能になるとともに、相互配線の複雑なパターンがな
くなるため、電極の製造性も一段と上がる。第５図の５
桁ダイナミック駆動用の分割は、上を他を３分割し下電
極も５分割し、しかも下電極では各桁の各々対応する分
割部を相互配線している。

第６図の４桁ダイナミック駆動用の分割は上電極を４分
割し、各桁各々対応する分割部を相互配線し下電極部は
２分割している。

第７図は本発明の分割パターン駆動用のダイナミック駆
動回路の一具体例で、２進データ金一旦セグメントブ１
コックに変換し、上記変換されたブロックセグメント信
号をシリアルイン・パラレルアウトのシフトレジスター
に読みこみ、更にそれ’ｆ＜　パラレルイン−パラレル
アウトのシフトレジスターに記憶し、上記記憶１ｇ号で
ドライバーを制御して一方の電極の駆動信号を発生する
。一方桁タイミング信号をやはシ交流ドライバーで、デ
ユティの死の桁駆動信号を発生し、他方の電極の駆動波
形とする。

なお、１つの数字上表わすための上・下電極パターンを
各々２又は５又は４分割したセグメントブロックに分け
た多桁ダイナミック駆動用パターンをもつ液晶表示体の
駆動回路として、２進データを一旦セグメントブロック
に変換し上記変換されたブロックセグメント信号をレジ
スターに読みこみ、更にそれをもう一つのレジスターに
記憶シ上記記憶信号でドライバーを制御して一方の電極
の駆動信号を発生し、他方の桁信号はリングカウンター
の出力でやはｐドライバーを制御して桁駆動信号を発生
させる液晶表示体駆動回路を用いてもよい。

上述した回路構成によれば、前述した一般型のダイナミ
ック駆動回路に比べ、回路素子数、構成に於て何ら不利
な点がなく設計する事ができる。

かかる本発明の駆動回路を用いると、デコーダーｅ表示
桁毎に有する必要がなく回路構成が簡単である。また、
シリアルイ／・パラレルアウトのシフトレジスターの出
力がパラレルイン・パラジルアウトのレジスターによっ
て記憶され、ドライバーによシ駆動表示されるため、デ
ータ転送用に要する時間を表示中に設けなくてよいため
、駆動電圧が低電圧でよい。また、シリアルイン・バラ
レ／Ｉ／７ウトのシフトレジスターに表示用データを転
送するに要する周波数ケ低くでき、０−ＭＯＳ等で駆動
回路を構成したとき、消費電力が少なくてすむ。このよ
うに、本発明の駆動回路を用いれば液ａ表示体が低電圧
駆動できるから昇圧回路等複雑な回路構成をとる必要が
ない。また、消費電力も少なくてすみ、液晶の低消費電
力表示の利点示品質が低下することもない。

く効果〉 以上の様に本発明によれば、電卓１時計のような多桁ダ
イナミック駆動を行なう際、液晶表示体で問題となる間
隙を縫うセグメント間配線全防ぎデザイン上見やすく、
更に一段と製造性の良いダイナミック駆動用の液晶パネ
ルが提供できるとともに、回路構成にも負担がかからず
、低電圧駆動。

低消費電力駆動でき、表示品質の良い液晶表示装置の提
供が可能となる。

【図面の簡単な説明】

第１図は、従来の一般的な液晶表示体の多桁ダイナミッ
ク駆動用の電極パターン。 第２図は、第１図の電極パターンに従って作られた液晶
表示体の表示数字例。 第３図は、改良された２桁ダイナミック用の分割パター
ン。 第４図は％第６図に示した改良された電極パターンを使
用した場合の表示数字例。 第５図は、改良された６桁ダイナミック用の分割パター
ン。 第６図は、本発明にもとづく４桁ダイナミック用の分割
パターン。 第７図は、本発明にもとづく分割ノζターン型の液晶表
示体用駆動回路例。 以上 出願人株式会社　諏訪精工舎 第１図 第２図 第３図 第４図 第５図 第６図 クロラフ 第７図

Claims (1)

【特許請求の範囲】
1. 液晶表示体と、該液晶表示体を駆動する駆動回路とから
   少なくとも構成された液晶表示装置において、前記液晶
   表示体が１つの数字を表わすための上・下電極パターン
   を一方ｔ２分割、他方を４分割したセグメントブロック
   に分けられ、前記上または下電極パターンの一方の電極
   パターンは各桁各々対応する分割部が相互結線され、一
   方、前記駆動回路が２進データをセグメントブロックに
   変換するデコーダと、該デコーダから出力されるブロッ
   クセグメント信号を読み込むシリアルイン・パラレルア
   ウトの第１のシフトレジスタート、該第１のシフトレジ
   スターの出力を記憶するパラレルイン・パラレルアウト
   の第２のレジスターと、該第２のレジスターの記憶信号
   によって前記相互結線されていない側の電極を駆動する
   ドライバーと、桁タイミング信号を入力するリングカウ
   ンターと、該リングカウンターの出力によって制御され
   る前記相互結線された電極を駆動するだめの交流ドライ
   バーと？有していることを特徴とした液晶表示装置。