JPS6048781B2 - サブシステム間通信方式 - Google Patents

サブシステム間通信方式

Info

Publication number
JPS6048781B2
JPS6048781B2 JP3792178A JP3792178A JPS6048781B2 JP S6048781 B2 JPS6048781 B2 JP S6048781B2 JP 3792178 A JP3792178 A JP 3792178A JP 3792178 A JP3792178 A JP 3792178A JP S6048781 B2 JPS6048781 B2 JP S6048781B2
Authority
JP
Japan
Prior art keywords
subsystem
queue
priority
communication
notification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3792178A
Other languages
English (en)
Other versions
JPS54129943A (en
Inventor
裕 勝又
幸男 井関
晃一郎 繖
三郎 金田
充 佐薙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3792178A priority Critical patent/JPS6048781B2/ja
Publication of JPS54129943A publication Critical patent/JPS54129943A/ja
Publication of JPS6048781B2 publication Critical patent/JPS6048781B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 本発明は、サブシステム間、とくにホスト.サ3.ブシ
ステムとI/Oサブシステム間の通信方式に関するもの
である。
第1図は従来から多用されているチャネル制御方式の概
要を示すものであつて、1はプロセッサ、2はチャネル
、3はメモリ、4はI/0サブ4tシステムをそれぞれ
示している。
プロセッサ1、チャネル2およびメモリ3がホスト.サ
ブシステムを構成している。プロセッサ1からSIO命
令が発せられると、チャネルはCAWによつて指定され
たアドレスのCCWの内容を解読し、処理を実行する。
入出力動作が終了すると、チャネルは割込み信号をプロ
セッサ1に発し、チャネルの状態がCSWに書込まれる
。第1図に示したようなチャネル制御方式は、次のよう
な問題を有している。(1)チャネルはCPU主導型の
非対称なインタフェイスであつて、I/0側から自発的
にデータ転送を行いにくい、従つて高度な処理を行うサ
ブシステムをチャネルの先に結合するのは不適当である
具体的には、(i)チャネルはCCWで指定されたメモ
リ上の領域にしかデータ転送を行えない。
(Ii)チャネルは、I/0側からの要求を契機として
メモリにアクセスすることが出来ない。
上記のような制約の下であえて高級なI/0サブシステ
ムをサポートする場合には、I/0側からアテンション
割込を発行させ、これを契機としてCPUがI/0サブ
システムに対して適当なデータ転送コマンドを発行する
というオーバヘッドの大きいプロトコルを採用せざるを
得ない。(2)チャネル動作の終了は、常に割込みによ
つてプロセッサへ通知されるので、割込みによるオーバ
ヘッドが大きくなる。
(3) プロセッサは、I/0サブシステムに対して複
数の要求を同時に実行させようとすると、サブチャネル
を用いなければならないが、いずれのサブチャネルを使
用するかは、プロセッサからしか指定できず、自由度が
少ない。
4)I/0インタフェイスの制約で、数MB/Secを
越える高速転送が難しい。
第2図は、チャネル・アダプタを用いて2台の汁算機間
の通信を行うシステムを示すものであつ、5は、チャネ
ル・アダプタを示している。
第?図のシステムも、前記(1),(2),(3),(
4)で述べたヒうな問題点を有している。第3図は通信
キューを用いた従来のサブシステ゜、間通信方式を示す
ものであつて、7Aと7Bは追先順位指示レジスタ、8
は通信キュー、9Aと】Bは通知受信機構、10は通知
信号線、11は’1込信号線、Aはホストサブシステム
、BはI/)サブシステム、SSCBはキュー.エレメ
ントを(している。
ホスト・サブシステムAはI/0サブシステムに対して
要求を発するとき、その要求内容を示すキュー.エレメ
ントSSCBをキュー8にエンキューする。
I/0サブシステムBはキュー8からキュー・エレメン
トSSCBをデキユーし、その要求5に対応した処理を
実行する。1/0サブシステムは要求に対応した処理を
実行した後、その応答を示すキュー・エレメントをキュ
ー8にエンキューする。ホスト.サブシステムAは応答
のキュー・エレメントをデキユーして、要求に対する応
答を1ι知る。I/0サブシステムは、キュー8からキ
ュー・エレメントを次にような機会にデキユーする。
即ち、ホスト・サブシステムAがキュー8にキュー.エ
レメントSSCBをエンキューするとき、キLユー・エ
レメントに付髄した通知プライオリテイを通知信号線1
0を介して通知受信機構9Bへ通知する。通知受信機構
9Bは、2個の優先順位指示レジスタ7Bの値と通知プ
ライオリテイとを比較し、通知プライオリテイが優先順
位指示レジス2夕の最小値より大きい場合に、最小値を
示す優先順位指示レジスタ7BをもつプロセッサIBに
対して割込信号を発する。割込信号を受信したプロセッ
サIBがキュー8内のキュー.エレメントSSCBを一
括デキユーする。なお、優先順位指示2レジスタ7Bは
、対応するプロセッサの現在実行している処理のプライ
オリテイを保持するものである。ホスト・サブシステム
も同様な方法でキュー8からキュー・エレメントSSC
Bをデキユーする。第3図のサブシステム間通信方式の
詳細は、二特願昭51−9838吟に開示されている。
第3図のサブシステム間通信方式は、次のような問題点
を有している。即ち、通知先サブシステムの優先順位指
示レジスタの内容が実行タスクの切換によつて低くなり
、キュー内の通知プライオ.リテイ値が相対的に大きく
なつた場合には、プロセッサへの割込みは発生しない。
このためキュー.エレメントを受信する通知先サブシス
テムにおいて優先処理操作とデキユー操作を入念に行わ
ないと、優先処理が適正に実施されず、高いプライオリ
テイを持つ要求に対する応答が遅くなるという事態が起
り得る。つまり、論理が複数になり、オーバヘッドが多
くなる欠点が存在する。本発明は、上記の考察にもとづ
くものであつ□、本発明の基本となる目的はサブシステ
ム間でt理的に高いレベルの処理を分担し合つて行う情
艮処理システムにおいて、従来のチャネルに代る力率の
良い、オーバヘッドの少ないサブシステムη通信方式を
提供することにある。本発明はの目勾を具体的に述べる
と、その詳細目的は、1)キューを用いて通信すること
により、1 コマンド/応答の受信を割込み無しで行わ
せることが出来、これにより割込によるオーバヘッドを
低減させること、2 コマンド/応答の発信をビジー状
態を考慮することなく行わせることが出来、これによつ
てビジー状態を考慮することに伴なう論理の複雑化、オ
ーバヘッドを低減させること、.2)非特権命令でキュ
ーにキュー・エレメントをエンキューすることにより、
特権命令の実行に伴うオーバヘッドを除去すること、(
3)相手サブシステム・メモリに対して直接アクセスで
きる直接アクセス手段を設けることにより、1 チャネ
ルと相違して、サブシステムがアクセスしたい相手サブ
システムのメモリ領域を自由に指定して相手サブシステ
ム.メモリにアクセスすることを可能とさせ、サブシス
テムに高度な処理を分担させることを可能とすること、
2 データ転送速度をメモリ・バンド幅まで高めること
、(4) 一括デキユーを前提として優先割込機構を採
用することにより、1 割込を最小限に抑えてサブシス
テム間で優先処理を実施すること、2 サブシステムが
マルチプロセッサ構成である場合においても、優先処理
を正しく実施させること、3 サブシステム間の物理的
距離が大きい場合における効率低下をできるだけ防止す
ること、 (5)プロセッサがキュー・エレメント内に要求内容を
自由に書込むことによつて、相手サブシステムに対して
多種類の要求を同時に処理させること、などが可能なサ
ブシステム間通信方式を提供することにある。
そしてそのため、本発明のサブシステム間通信方式は、
通知元サブシステムが通信キューに通知プライオリテイ
を含むキュー・エレメントをエンキューし、上記通信キ
ューから通知先サブシステムがキュー・エレメントをデ
キユーすることにより、サブシステム間の通信を行うサ
ブシステム間通信方式において、通知先サブシステムの
プロセッサが現在実行している処理のプライオリテイを
指示する優先順位指示レジスタと、通知先サブシステム
に対応して設けられた割込信号送出回路と、上記通信キ
ュー内におけるキュー・エレメントの通知プライオリテ
イを上記優先順位指示レジスタの内容とを比較するプラ
イオリテイ比較回路とを備え上記通信キュー内における
キュー・エレメントの通知プライオリテイの最大値が上
記優先順位指示レジスタの内容より高いことを上記プラ
イオリテイ比較回路が検出したとき、上記割込信号送出
回路は、最小プライオリテイの処理を実行している通知
先サブシステム側プロセッサに対して割込信号を発する
ことが出来、割込信号を発せられた通知先プロセッサが
上記通信キューからキュー・エレメントをデキユーする
と共に、上記割込信号送出回路は、割込信号を送出した
後、割込不可能状態となり、通信キューが空になつた時
又は割込んだ通知先サブシステム側プロセッサの割込み
マスクが解除された時又は通信キ.ユーが空になつた時
もしくは割込マスクが解除された時に、割込信号送出可
能状態になることを特徴とするものてある。以下、本発
明を図面を参照しつつ説明する。第4図は本発明のサブ
システム間通信方式の概こ要を示す図、第5図はエンキ
ュー命令とキュー・エレメントの作成を説明する図であ
る。
第4図においてIIAとIIBはメモリを示している。
ホスト.サブシステムAは、要求をI/0サブシステム
Bへ通知するとき、キュー・エレメント?SSCBをキ
ュー8にエンキューする。このエンキューは、ホスト・
サブシステムAのプロセッサが工ンキユー命令を発行す
ることにより行われる。このエンキュー命令は、非特権
命令である。キュー8のキュー.エレメントSSCBは
、I/0サブ4システム側プロセッサがデキユー命令を
発行したとき、I/0サブシステムBに取込まれる。同
様にして、I/OサブシステムBは応答のキュー・エレ
メントSSCBをキュー8にエンキューすることが出来
、ホスト・サブシステムAはキュー8から応答のキュー
.エレメントSSCBをデキユーすることが出来る。I
/0サブシステムBは、直接転送命令を発行することに
より、ホスト・サブシステムAのメモリIIAを直接ア
クセスすることが出来る。同様に、ホスト・サブシステ
ムAは、直接転送命令を発行することにより、I/0サ
ブシステムBのメモリIIBを直接アクセスすることが
出来る。第5図はエンキュー命令とキュー・エレメント
の作成を説明するものである。
第5図において、7Aは優先順位指示レジスタ、12A
はPSWレジスタ、13Aは第0制御レジスタ、14A
は第1制御レジスタ、15Aはメモリ固定域、KEY,
はPSWキイー、Pビットはプログレム・モードかスー
パバイザであるかを示すビット、SSはセグメント・サ
イズ、PSはページ・サイズ、STAはセグメント.テ
ーブル・アドレス、STLはセグメント.テーブル.レ
ングス、PRiRは優先順位指示レジスタ7Aの内容、
プログラムIDはエンキュー命令を発行したプログラム
名、テキストは要求又は応答の内容を指定するものをそ
れぞれ示している。エンキュー命令は、第1オペランド
と第2オペランドとを有している。第1オペランドBl
,D,はテキストを指定し、第2オペランド■,D5は
相手側サブシステムのサブシステム.アドレス、テキス
ト長および通知プライオリテイを指定する。キュー・エ
レメントSSCBは、パラメータとして、キュー.エレ
メントSSCB長、通知プライオリテイ、PSWキイー
とPビット、セグメント.サイズSSとページ.サイズ
円、セグメント.テーブル・アドレスSTAとセグメン
ト・テーブル・レングスSTL)優先順位指示レジスタ
のプライオリテイ値、エンキュー命令を発行したプログ
ラムの名およびテキストを有している。第5図にホスト
・サブシステムA側の例を示しているが、I/0サブシ
ステムBにおけるエンキュー命令およびキュー・エレメ
ントSSCBの構成は、ホスト・サブシステム側と全く
同一である。第6図は本発明のサブシステム間通信方式
のハードウェア構成の一実施例を示すものであつて、I
AとIBはプロセッサ、7Aと7Bは優先順位指示レジ
スタ、8A−BはサブシステムAからサブシステムBへ
要求もしくは応答を通知するためのキュー・エレメント
SSCBを並べる通信キュー、8A−Bはサブシステム
BからサブシステムAへ要求もしくは応答を通知するた
めのキュー・エレメントSSCBを並べるための通信キ
ュー、16AとLl6Bはサブシステム間通信制御装置
、17Aと17Bはプライオリテイ制御回路、18Aと
18Bは割込制御回路、19Aと19Bはメモリ・アク
セス制御回路、20Aと20Bは直接アクセス制御回路
、21はキュー・アクセス制御回路、212Aと22B
は最大通知プライオリテイ指示レジスタ、23Aと23
Bは割込可能指示レジスタ、24Aと24Bは割込マス
ク、25はインタフェイス信号線をそれぞれ示している
優先順位指示レジスタ7Aは、対応するプロセッサIA
が現在実行しているタスクのプライオリテイを保持する
ものであり、優先順位指示レジスタ7Bは対応するプロ
セッサIBが現在実行しているタスクのプライオリテイ
を保持するものである。
最大通知プライオリテイ保持回路22Aは、−キュー8
B−A内におけるキュー・エレメントSSCBの通知プ
ライオリテイの最大値を保持するものであり。同様に、
最大通知プライオリテイ保持回路22Bは、キュー8A
−B内におけるキュー・エレメントSSCBの通知プラ
イオリテイの最大値を保持するものである。プライオリ
テイ制御回路17Aは、後述するように最大通知プライ
オリテイ保持回路22Aの内容を更新すると共に、割込
制御回路18Aに対して割込みの依頼を行うものである
。プライオリテイ制御回路17Aは、割込マスクのオフ
のプロセッサIAが現在実行しているタスクのプライオ
リテイを優先順位指示レジスタ7Aにより調べ、その最
小値と最大通知プライオリテイ保持回路22Aとを比較
する。そして、後者が前者よりも大きい場合、割込制御
回路18Aに割込信号の送出を依頼する。割込制御回路
18Aは、割込可能指示レジスタ23Aを有している。
割込可能指示レジスタ23Aは、割込信号を送出するこ
とが可能な状態にあるか否かを指示するものである。割
込制御回路18Aは、割込 (依頼を受けたこと及び割
込可能レジスタ23Aが割込可能を指示していることを
条件として、最小プライオリテイのタスクを実行してい
るプロセッサIAに対して割込信号を送出する。プライ
オリテイ制御回路17B)割込制御回路18Aおよび割
込可能指示レジスタ23Bは、それぞれプライオリテイ
制御回路17A)割込制御回路18Aおよび割込可能指
示レジスタ23Aと同一機能を有している。割込信号を
受信したプロセッサIAは、デキユー命令を発行し、こ
れによりキュー8B−A内のキュー・エレメントSSC
Bがデキユーされる。このデキユー命令は、キュー8B
−Aが空になるまで繰返して発行される。割込信号を受
信したプロセッサIBも同様にデキユー命令を発行し、
これにより、キュー8A−B内のキュー・エレメントS
SCBがデキユーされる。このデキユー命令もキュー8
A−Bが空になるまで繰返して発行される。なお、キュ
ー8A−B,8B−AはFIFOキューである。次に、
第6図の実施例の動作を説明する。
まず、サブシステムAがエンキュー命令を発行した場合
について説明する。プロセッサIAがエンキュー命令を
発行すると、第5図に示すようなキュー.エレメントS
SCBが作成され、このキュー.エレメントSSCBや
サブシステム間通信制御回路16Aに送られる。サブシ
ステム間通信制御回路16Aは、このキュー.エレメン
トSSCBをキュー8A−Bにエンキューし、これと同
時にキュー・一エレメントSSCBの通知プライオリテ
イをインタフェイス信号線25を介してサブシステム間
通信制御装置16Bへ転送する。通知プライオリテイを
サブシステム間通信制御装置16Bへ転送することによ
り、エンキュー命令は終了する。サブシフステムBのサ
ブシステム間通信制御装置16Bは、通知プライオリテ
イを受信すると、これをプライオリテイ制御回路17B
に渡す。プライオリテイ制御回路17Bは、通知プライ
オリテイが最大通知プライオリテイ保持回路22Bの内
容より5大きい場合、その通知プライオリテイを最大通
知プライオリテイ保持回路22Bにセットする。プライ
オリテイ制御回路17Bは、割込マスクのか)つていな
い全てのプロセッサIBの優先順位指示レジスタ7Bの
内容の最小値と最大通知プラθイオリテイ保持回路22
Bの内容とを比較し、後者が前者より大きい場合には、
割込依頼と割込先プロセッサIBの機番とを割込制御回
路18Bへ通知する。そうでない場合は、サブシステム
間通信制御装置16Bの動作は終了する。割込制御回路
18Bは、割込可能指示レジスタ23Bを調べ、割込可
能状態であるならば、最小プライオリテイのタスクを実
行しているプロセッサIBに対して割込要求を発行する
。割込不可能状態であるならば、サブシステム間通信制
御装置16Bの動作は終了する。割込制御回路18Bは
、割込要求がプロセッサIBに対して受付けられたなら
ば、割込可能指示レジスタ23Bを割込不可能状態にセ
ットする。これにより、サブシステム間通信制御回路1
6Bの動作は終了する。サブシステムAがデキユー命令
を発行した場合の動作について説明する。
プロセッサIAはデキユー命令を発行すると、これと同
時にサブシステム間通信制御装置16Aにデキユー命令
のパラメータを送る。サブシステム間通信制御装置16
Aは、キュー制御回路21およびメモリ、アクセス制御
回路19Aを駆動し、キュー8B−Aから所定数のキュ
ー・エレメントSSCBをデキユーする。デキユーされ
たキュー・エレメントSSCBはメモリ・アクセス制御
回路19Aを経由して、デキユー命令で指定されたメモ
リ領域に格納される。サブシステム間通信制御装置16
Aは、デキユー命令が実行される度に、キュー8B−A
の内におけるキュー・エレメントSSCBの通知プライ
オリテイの最大値を求め、これを最大通知プライオリテ
イ保持レジスタ22Aにセットする。サブシステム間通
信制御装置16Aは、キュー制御装置21を介してキュ
ー8B−Aが空になつたか否かを調べる。キュー8B−
Aが空になつたならば、サブシステム間通信制御回路1
6Aは、割込可能レジスタ!23Aを割込可能状態とし
、これと同時にデキユー命令を終了させる。サブシステ
ムBがエンキュー命令を発行した場合には、次のような
動作が行われる。
プロセッサIBがエンキュー命令を発行すると、第5図
に示3すようなキュー・エレメントSSCBが作成され
、このキュー.エレメントSSCBがサブシステム間通
信制御装置16Bに転送される。サブシステム間通信制
御装置16Bは、インタフェイス25を介してこのキュ
ー・エレメントSSCBをサブシス4テム間通信制御装
置16Aへ転送する。サブシステム間通信制御装置16
Aは、キュー・アクセス制御回路21を経由して、この
キュー・エレメントSSCBをキュー8B−Aにエンキ
ューし、その後、インタフェイス25を経由してエンキ
ューが終了したことをサブシステム間通信制御装置16
Bに通知する。サブシステム間通信制御装置16Bは、
上記の通知を受けると、プロセッサIBの.エンキュー
命令を終結させる。サブシステム間通信制御装置16A
は、キュー・エレメントSSCBの通知プライオリテイ
をプライオリテイ制御回路17Aに渡す。プライオリテ
イ制御回路17Aは、この通知プライオリテイと最大通
知プライオフリテイ保持回路22Aの内容とを比較し、
前者が後者より大きい場合、前者を最大通知プライオリ
テイ保持回路22Aにセットする。プライオリテイ制御
回路17Aは、サブシステムA内の割込マスクのかゝつ
ていないプロセッサIAの優先順位・指示レジスタ7A
の最小値を求め、この最小値と最大プライオリテイ保持
回路22Aの内容とを比較し、後者が前者より大きい場
合には、割込依頼と割込先プロセッサIAの機番とを割
込制御回路18Aに通知する。そうでない場合は、サブ
システム間通信制御装置16Aの動作は終了する。割込
制御回路18Aは、割込可能指示レジスタ23Aを調べ
、割込可能であるならば、プライオリテイ制御回路17
Aから通知された機番のプロセッサIAに割込信号を発
する。割込不可能状態であるならば、サブシステム間通
信制御装置の動作は終了する。割込制御回路18Aは、
割込要求がプロセッサIAに受付けられたならば、割込
可能指示レジスタ23Aを割込不可状態にする。これに
より、サブシステム間通信制御装置の動作は終了する。
サブシステムBがデキユー命令を発行した場合には次の
ような動作が行われる。
プロセッサIBがデキユー命令を発行すると、サブシス
テム間通信制御装置16Bにデキユー命令のパラメータ
を送る。サブシステム間通信制御装置16Bは、インタ
フェイス25を経由してパラメータをサブシステム間通
信制御装置16Aに送ると共に、メモリ・アクセス制御
回路19Bにもパラメータを送る。サブシステム間通信
制御装置16Aは、キュー・アクセス制御回路21を駆
動してキュー8A一8から所定数のキュー・エレメント
SSCBをデキユーし、デキユーされたキュー・エレメ
ント3SCBをインタフェイス25を介してサブシステ
ム間通信制御装置16Bへ送る。サブシステム間通信制
御装置16Bは、デキユーされたキュー・エレメントS
SCBをメモリ゜アクセス制御回路19Bへ送る。メモ
リ・アクセス制御回路19Bは、このキュー.エレメン
トをデキユー命令のパラメータで指定されたモメリII
Bの領域に転送Zする。サブシステム間通信制御装置1
6Aは、キュー・アクセス制御回路21を介してキュー
8A−B内の最大通知プライオリテイとキューが空にな
つたか否かの情報を読取り、これらの情報をインタフェ
イス25を介してサブシステム間通信制御J装置16B
へ送る。サブシステム間通信制御装置16Bは最大通知
プライオリテイを最大通知プライオリテイ保持レジスタ
22Bにセットする。また、キューが空になつたという
情報を受け取つた場合には割込可能指示レジスタ23B
を割込可能状態にする。これにより、サブシステム間通
信制御装置16Bはデキユー命令を終了させる。プロセ
ッサIA又はIBが優先順位指示レジスタ7A又は7B
の値を変更する命令を発行したときには、次のような動
作が行われる。なおサブシーステムAとサブシステムB
の動作は同じであるので、サブシステムAについて説明
する。プロセッサIAが優先順位指示レジスタ7Aの値
を変更する命令を発すると、優先順位レジスタ7Aの値
が更新されると共に、新しい値がサブシステム間通信制
御回路16Aに送られる。そして、上記の命令は終了す
る。プライオリテイ制御回路17Aは、割込マスクのか
、つていない全てのプロセッサIAの優先順位指示レジ
スタ7Aの最小値と最大通知プライオリテイ保持レジス
タ22Aの値を比較する。そして、前者が前者より大き
い場合には、割込制御回路18Aに割込依頼と割込先プ
ロセッサIA(7)機番とを通知する。これ以後、前述
と同様な動作が行われる。プロセッサIA又はIBが割
込マスク24A又は24Bを割込可にした場合の動作に
ついて説明する。
サブシステムAとサブシステムBの動作は同じであるの
で、サブシステムAについて説明する。プロセッサIA
が割込マスク24Aを割込可にセットする際には、サブ
システム間通信制御装 う置16Aにその旨を通知する
。サブシステム間通信制御装置16Aは割込制御装置1
8Bの中の割込可能指示レジスタ23Aを割込可能状態
にする。サブシステム間通信制御装置16Aはプライオ
リテイ制御回路17Aを駆動する。プライオリテイ制御
回路17Aは、優先順位レジスタ7Aの最小値と最大通
知プライオリテイ保持レジスタ22Aの値と比較し、前
者が後者より小さい場合には、割込制御回路18Aに割
込依頼と割込先プロセッサの機番を通知する。そうでな
い場合にはサブシステム間通信装置の動作は終了する。
これ以後、先に述べたと同様な動作が行われる。ホスト
・サブシステムAがI/0サブシステムBに要求を発す
るとき、さきに述べたようにPSWキイ・セグメント・
サイズ、ページ・サイズ、セグメント・アドレス及びセ
グメント.レングス等をキュー・エレメントに挿入して
いる。
I/0サブシステムが上記キュー・エレメントのテキス
ト部の指定に基づき、相手方サブシステムのメモリをア
クセスする場合がある。このような場合、I/0サブシ
ステムBは、キュー.エレメントに含まれている上記の
ようなメモリ・アクセス制御情報を利用して、ホスト・
サブシステムAのメモリ11を直接アクセスしてデータ
のリード/ライトを行う。直接転送命令は、このような
場合、発行されるものである。プロセッサが直接転送を
指定する命令を発行した場合には、次のような動作が行
われる。
サブシステムとサブシステムBの動作は同じであるので
、サブシステムBについて説明する。プロセッサIBが
直接転送命令を発行すると、プロセッサIBはそのパラ
メータをサブシステム間通信制御装置16Bへ送る。サ
ブシステム間通信制御装置16Bはそのパラメータを直
接アクセス制御回路20Bへ送ると共に、インタフェイ
ス25を介してサブシステム間通信制御装置16Aにも
送る。サブシステム間通信制御装置16Aはそのパラメ
ータを直接アクセス制御回路20Aに送る。これク以後
、サブシステム間通信制御装置16B)16Aは連携し
て動作し、サブシステムAのメモリ3Aのパラメータで
特定された領域とサブシステムBのメモリ3Bのパラメ
ータで特定された領域間で、直接アクセス制御回路20
A)インタフェイス25、直接アクセス制御回路20B
を介してデータ転送が行われる。データ転送が終了する
と、サブシステム間通信制御装置16BはプロセッサI
Bの直接転送命令を終了させる。第7図はデキユーの仕
方を説明するフローチヤートである。
これはホスト・サブシステムの例を示すものである。さ
きに述べたように、プロセッサIAは割込要求を受ける
と、デキユー命令を発行し、キュー8B−A内のキュー
・エレメントSSCBをデキユーする。このデキユー動
作は、キュー8B−Aが空になるまで行われる。即ち、
一括デキユーが行われる。ついで、デキユーされたキュ
ー・エレメントSSCBをみて各種の処理が行われる。
各種処理とは、キュー・エレメントSSCBに含まれて
いる応答情報により、持ちタスクをポ 」ストすること
、割り出し指定の場合に出口ルーチンをスケジュールす
ること、エラー処理ルーチン等をスケジュールすること
等の処理を行う。デキユー命令を割込によらず自発的に
発行することも出来る。1つのタスクが終了して、次の
タスクをディスバッチしようとする場合、次にディスバ
ッチしようとするタスクのプライオリテイ(X)が今ま
でのタスクのプライオリテイより小である場合には、プ
ロセッサIAは、最大通知プライオリテイ保持回路22
Aの内容(Y)を−RDQP命令(ReadQueue
PriOjty)を発行することによつて読取る。
そして、Y≧Xのとき、デキユー命令を発行し、キュー
8。−Aのキュー・エレメントSSCBを一括デキユー
する。次に、デキユーしたキュー.エレメントSSCB
をみて各種の2処理を行う。ついで、ディスバッチ・キ
ューより、次にディスバッチすべきタスクを起動する。
I/0サブシステム側のデキユーも同様に行われる。な
お、ホスト・サブシステムおよびI/0サブシステムに
は、それぞれディスバッチ.キュー3(図示せず)が設
けられていることは言うまでもない。これらのディスバ
ッチ・キューは優先キューである。キュー8B−A又は
キュー8A−Bからデキユーされたキュー.エレメント
SSCBは、対応するディスバッチ・キューにつながれ
る。この際、3.ディスバッチ・キューはプライオリテ
イに従つて並べ換えられる。並べ換えに際しては、デキ
ユーされたキュー・エレメントSSCBに関しては、通
知プライオリテイを採用することも可能であるが、パラ
メータとして挿入された優先順位レジス4ι夕の内容を
採用することもできる。応答のキュー・エレメントSS
CBの通知プライォリティは、次のようにして設定され
る。
以下はサブシステムAがポスト・サブシステム、サブシ
ステムBがI/0サブシステムであると仮定している。
サブシステムAがホスト・サブシステムであり、サブシ
ステムBがI/0サブシステムである場合には、一般に
はキュー8A−Bにエンキューされるキュー・エレメン
トSSCBは、ホスト・サブシステムのプログラムがI
/0サブシステムに対する要求内容を示しており、キュ
ー8B−Aにエンキューされるキュー.エレメントSS
CBはその応答である。この場合、ホスト.サブシステ
ムで働くプログラムがI/0サブシステムからの応答を
割出しで返しもらいたいとき、I/0サブシステムが要
求発行元のプログラム走行時のプライオリテイをそのま
ま応答の通知プライオリテイとしてキュー8B−Aへエ
ンキューすると、この応答を要求元プログラムへ割出し
では返すことが出来なくなる。
そこで、本発明の実施例では、要求発行元のプログラム
走行時の収容されている優先順位指示レジスタの内容を
エンキュー命令でキュー・エレメントSSCBに挿入し
、このプライオリテイをI/oサブシステムが認識でき
るようになつている。I/0サブシステムはこの値を基
準とした応答キュー・エレメントSSCBの通知プライ
オリテイを決定する。プログラムのプライオリテイの具
体的な使用例は次のとおりである。
周辺のサブシステムが、ホスト・サブシステムからの要
求処理完了後、ホスト・サブシステムに返す応答キュー
・エレメントのプライオリテイ値を、ホスト・サブシス
テムからの要求時のプライオリテイに対応した値に設定
する。
このとき、ホスト・サブシステムのプログラムが割り出
しによる応答を指定して要求を発行した場合には、I/
つサブシステムは、要求の中のプライオリテイ値こ+1
をした値を、その要求に対応する応答の通知プライオリ
テイ値とする。さきに述べたように、割込制御回路18
A又は18Bは割込信号を送出すると、キュー8B−A
又はキュー8A−Bが空になるまで若しくは割込んだプ
ロセッサIA又はIBの割込マスク24A又は!24B
がとれるまで、割込不可能状態となる。
このように構成した理由は、次のとおりである。第[図
はその理由を説明するための図である。いま、2台のプ
ロセッサIAがそれぞれプライオリテイ“’2’’,’
゛3’’の処理を実行していたとする。1このとき、通
知プライオリテイ’’3’’のキュー・エレメントSS
CBがキュー8B−Aにエンキューされたとすると、時
点1でプライオリテイ’“2’’の処理を実行している
プロセッサIAに対して割込信号が発せられる。
デキユー動作中である時点2で、他のプロセッサIAの
処理がプライオリテイ“’3’’から’“2’’へ切換
つたとする。もし、上述のように構成されていないと、
時点3で上記の他のプロセッサIAに対してさらに割込
みが行われる。このように割込んたプロセッサIAとは
別の−プロセッサIAに対して同一割込原因で多重に割
込が行われる可能性がある。上述の構成は、このような
現象を防止するものてある。上述の説明は、1対のサブ
システムA,Bを有する情報処理システムについて説明
したが、本発明は例えば1個のサブシステムAと複数の
サブシステムBを有する如き情報処理システムに対して
も適用できることは、当然である。
以上の説明から明らかなように、本発明によれば、通信
キュー内キュー・エレメントの通知プライオリテイの最
大値と、プロセッサの実行している処理プライオリテイ
の最小値とを常に比較し、前者が後者より大きい場合、
最小プライオリテイの処理を行つているプロセッサに対
して割込信号を発し、このプロセッサがデキユー動作を
行なう ′ので、プライオリテイで指定された順番で処
理が正しく行うことが出来る。
また本発明によれば、割込制御回路は割込信号を送出し
た後、所定の条件が成立するまで割込不可能状態となる
ので、同一割込原因で複数のプロセッサに対して割込信
号 ιを発するという事態を防止することが出来る。さ
らに、本発明によれば、通信キューはFIFOキューで
あり、しかも一括デキユーしているので、金物量を低減
できること、割込み回数を低減できること及びサブシス
テム間の物理的距離が大きい場合にも効率低下を可能な
限り防止できる等の効果を奏し得る。さらに、本発明に
よれば、次にディスバッチすべきタスクのプライオリテ
イが現在まで実行していたタスクのプライオリテイより
低い場合には、プロセッサが自発的に通信キューをデキ
ユーすることが出来るので、割込によるオーバヘッドを
減少することが出来る。さらに、通信キューにキュー.
エレメントをエンキューするとき、通知プライオリテイ
のみならず、エンキュー発行元プロセッサの優先順位レ
ジスタの内容が挿入されるので、通知先サブシステムは
、キュー・エレメントを発行したタスクがどのようなも
のであるかを正しく認識し、適切な処理を行うことが出
来る。一方のサブシステムが相手側サブシステムからの
要求を処理して応答をを返送するとき、要求のキュー・
エレメントに含まれるプライオリテイ値(優先順位指示
レジスタ値)より大きい値を応答キュー・エレメントの
通知プライオリテイとすることが出来るので、サブシス
テム間の通信をプライオリテイに従つて効率的に行うこ
とが出来る。さらに、本発明によれば、エンキュー命令
を非特権命令で発行できるので、特権命令に伴うオーバ
ヘッドを除去することが出来る。さらに、本発明によれ
ば、一方のサブシステムが相手側サブシステムのメモリ
を直接アクセスてきる直接アクセス手段が設けられてい
るので、チャネルと相違して、サブシステムがアクセス
したい相手側サブシステムのメモリ領域を自由に指定し
て相手側フサブシステム・メモリにアクセスすることを
可能とし、サブシステムに高度の処理の分担を可能とさ
せる。また、上述の直接アクセス手段を設けることによ
り、データ転送速度を理想的にはメモリバンド幅まで高
めることが出来る。?図面の簡単な説明 第1図はチャネルによるI/0サブシステムの結合を示
す図、第2図はチャネルによる対称なサブシステムの結
合を示す図、第3図はキューを用いた従来のサブシステ
ム間通信方式の概要を示すフ図、第4図は本発明による
サブシステム間通信方式の概要を示す図、第5図はエン
キュー命令およびキュー・エレメントの作成を示す図、
第6図は本発明のサブシステム間通信方式のハードウェ
ア構成の1実施例を示す図、第7図はデキユーの仕方を
説明するフローチャート、第8図は割込制御回路が割込
信号を送出すると所定の条件が成立するまで割込不可状
態を保つ理由を説明するための図である。
1Aと1B・・・プロセッサ、3Aと3B・・・メモl
八7Aと7B・・・優先順位指示レジスタ、8B−6と
8A?B・・・通信キュー、17Aと17B・・・プラ
イオリテイ制御回路、19Aと19B・・・メモリ・ア
クセス制御回路、20Aと20B・・・直接アクセス制
御回路、21・・・キュー・アクセス制御回路、22A
と22B・・・最大通知プライオリテイ指示レジスタ、
23Aと23B・・・割込可能指示レジスタ、24Aと
24B・・・割込マスク、25・・・インタフェイス信
号線。

Claims (1)

  1. 【特許請求の範囲】 1 通知元サブシステムが通信キューに通知プライオリ
    テイを含むキュー・エレメントをエンキューし、上記通
    信キューから通知先サブシステムがキュー・エレメント
    をデキユーすることにより、サブシステム間の通信を行
    うサブシステム間通信方式において、通知先サブシステ
    ムのプロセッサが現在実行している処理のプライオリテ
    イを指示する優先順位指示レジスタと、通知先サブシス
    テムに対応して設けられた割込信号送出回路と、上記通
    信キュー内におせるキュー・エレメントの通知プライオ
    リテイと上記優先順位指示レジスタの内容を比較するプ
    ライオリテイ比較回路とを備え、上記通信キュー内にお
    けるキュー・エレメントの通知プライオリテイの最大値
    が上記優先順位指示レジスタの内容より高いことを上記
    プライオリテイ比較回路が検出したとき、上記割込信号
    送出回路は、最小プライオリテイの処理を実行している
    通知先サブシステム側プロセッサに対して割込信号を発
    することが出来、割込信号を発せられた通知先プロセッ
    サが上記通信キューからキュー・エレメントをデキユー
    すると共に、上記割込信号送出回路は、割込信号を送出
    した後、割込不可能状態となり、通信キューが空になつ
    た時又は割込んだ通知先サブシステム側プロセッサの割
    込みマスクが解除された時又は通信キューが空になつた
    時もしくは割込みマスクが解除された時に、割込信号送
    出可能状態になることを特徴とするサブシステム間通信
    方式。 2 通信キューはFIFOキューであり、通知先サブシ
    ステムは上記FIFOキューをデキユーする場合、一括
    してデキユーすることを特徴とする特許請求の範囲第1
    項記載のサブシステム間通信方式。 3 通知先サブシステム側プロセッサは、割込要求を受
    信したとき、FIFOキューを一括デキユーすることを
    特徴とする特許請求の範囲第2項記載のサブシステム間
    通信方式。 4 通知先サブシステム側プロセッサは、割込信号を受
    信した場合の他に、次に実行すべき処理のプライオリテ
    イが現在まで実行していた処理のプライオリテイより低
    い場合にも、上記通信キューをデキユーすることを特徴
    とする特許請求の範囲第1項記載のサブシステム間通信
    方式。 5 通知先サブシステム側プロセッサは、次に実行すべ
    き処理のプライオリテイが現在まで実行していた処理の
    プライオリテイよりも低い場合には、通信キュー内のキ
    ュー・エレメントの最大通知プライオリテイを命令によ
    つて読み取り、該最大通知プライオリテイと次に実行す
    べき処理のプライオリテイとを比較し、その比較結果に
    依存して通信キューからのデキユー動作を行うことを特
    徴とする特許請求の範囲第4項記載のサブシステム間通
    信方式。 6 通知元サブシステム側プロセッサに対応して優先順
    位指示レジスタが設けられ、通知元サブシステム側プロ
    セッサが通信キューにエンキューする時、キュー・エレ
    メント内に自己の優先順位指示レジスタの内容を挿入す
    ることを特徴とする特許請求の範囲第1項記載のサブシ
    ステム間通信方式。 7 通知元サブシステムが、デキユーしたキュー・エレ
    メント内の優先順位指示レジスタの内容に依存して、当
    該キュー・エレメントの内容によつて指定される処理の
    実行優先度を決定することを特徴とする特許請求の範囲
    第6項記載のサブシステム間通信方式。 8 通信が行われるサブシステムAとサブシステムBと
    の間に往復の通信キューが設けられ、サブシステムB(
    又はA)は通信キューからデキユーしたキュー・エレメ
    ントに示された要求に応じた処理を完了して後、当該キ
    ュー・エレメントに含まれる優先順位指示レジスタ値の
    関数となる値を、サブシステムA(又はB)に対して応
    答としてエンキューするキュー・エレメント内の通知プ
    ライオリテイとすることを特徴とする特許請求の範囲第
    6項記載のサブシステム間通信方式。 9 通知先サブシステムは、非特権命令のエンキユー命
    令により、通信キューにキュー・エレメントをエンキュ
    ーすることを特徴とする特許請求の範囲第1項記載のサ
    ブシステム間通信方式。
JP3792178A 1978-03-31 1978-03-31 サブシステム間通信方式 Expired JPS6048781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3792178A JPS6048781B2 (ja) 1978-03-31 1978-03-31 サブシステム間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3792178A JPS6048781B2 (ja) 1978-03-31 1978-03-31 サブシステム間通信方式

Publications (2)

Publication Number Publication Date
JPS54129943A JPS54129943A (en) 1979-10-08
JPS6048781B2 true JPS6048781B2 (ja) 1985-10-29

Family

ID=12511002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3792178A Expired JPS6048781B2 (ja) 1978-03-31 1978-03-31 サブシステム間通信方式

Country Status (1)

Country Link
JP (1) JPS6048781B2 (ja)

Also Published As

Publication number Publication date
JPS54129943A (en) 1979-10-08

Similar Documents

Publication Publication Date Title
EP1046999B1 (en) Transfer controller with hub and ports architecture
US6938253B2 (en) Multiprocessor communication system and method
EP1645967B1 (en) Multi-channel DMA with shared FIFO buffer
US5247671A (en) Scalable schedules for serial communications controller in data processing systems
EP0543512B1 (en) Multiprocessor system
US6711643B2 (en) Method and apparatus for interrupt redirection for arm processors
US4803622A (en) Programmable I/O sequencer for use in an I/O processor
JP4034969B2 (ja) 共通メモリのメモリ管理システム
EP0207876A2 (en) Modular multiport data hub
JPS5833972B2 (ja) 計算機システム間通信方式
US11341087B2 (en) Single-chip multi-processor communication
KR20150067332A (ko) 코어 간 통신 장치 및 방법
US5507032A (en) Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table
JPH04312160A (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
JPS62284452A (ja) 情報転送方式
CN109062857B (zh) 一种能高速实现多处理器间通信的新型消息控制器及其通信方法
JPS6048781B2 (ja) サブシステム間通信方式
Ahuja et al. A multi-microprocessor architecture with hardware support for communication and scheduling
JP3115801B2 (ja) 並列計算機システム
JPH02213976A (ja) 多重処理コンピユータ及びプロセツサ間通信方法
EP1249757B1 (en) Interrupt throttling for inter-processor communications
JPS59146347A (ja) プロセス間通信方式
JPH0544696B2 (ja)
JPH056333A (ja) マルチプロセサシステム
JPS6091452A (ja) デ−タ処理装置のタスクスケジユ−リング方式