JPS6047622B2 - 動的アドレス変換制御方式 - Google Patents
動的アドレス変換制御方式Info
- Publication number
- JPS6047622B2 JPS6047622B2 JP56155648A JP15564881A JPS6047622B2 JP S6047622 B2 JPS6047622 B2 JP S6047622B2 JP 56155648 A JP56155648 A JP 56155648A JP 15564881 A JP15564881 A JP 15564881A JP S6047622 B2 JPS6047622 B2 JP S6047622B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- tlb
- hardware information
- contents
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は、動的アドレス変換制御方式、特に仮想記憶方
式が採用されているデータ処理システムにおいて、ＴＬ
Ｂフオルトが発生し引続いて例えばページ・フオルトが
発生した場合についてのページ、フオルト゜リターン時
に、先のＴＬＢフオルトが生じる原因となつた機械語命
令の実行先頭時点に戻るのではなく、当該機械語命令の
実行によつてＴＬＢフオルト割込みが生じた時点以後の
状態に戻るよう配慮して、ＴＬＢフオルトに引続いて生
じたページ・フオルトなどからの復帰を高速化するよう
にした動的アドレス変換制御方式に関するものである。
式が採用されているデータ処理システムにおいて、ＴＬ
Ｂフオルトが発生し引続いて例えばページ・フオルトが
発生した場合についてのページ、フオルト゜リターン時
に、先のＴＬＢフオルトが生じる原因となつた機械語命
令の実行先頭時点に戻るのではなく、当該機械語命令の
実行によつてＴＬＢフオルト割込みが生じた時点以後の
状態に戻るよう配慮して、ＴＬＢフオルトに引続いて生
じたページ・フオルトなどからの復帰を高速化するよう
にした動的アドレス変換制御方式に関するものである。
従来から仮想記憶方式が採用されているデータＡ処理シ
ステムにおけるＴＬＢフオルト発生時の処理は第１図に
示す如く行なわれる。即ち、（１） 論理アドレス１に
よつてＴＬＢ２アクセスされるとき、ＴＬＢ２上に所望
の論理ページ・実ページ対応が存在すれば、ＴＬＢ２か
ら読出された実ページ番号と論理アドレス１上のページ
内変位とによつて実アドレス３が得られる。
ステムにおけるＴＬＢフオルト発生時の処理は第１図に
示す如く行なわれる。即ち、（１） 論理アドレス１に
よつてＴＬＢ２アクセスされるとき、ＴＬＢ２上に所望
の論理ページ・実ページ対応が存在すれば、ＴＬＢ２か
ら読出された実ページ番号と論理アドレス１上のページ
内変位とによつて実アドレス３が得られる。
即ち通常の処理が行なわれる。（２）しかし、ＴＬＢ２
上に所望の上記対応が存在しないか、存在していてもそ
の対応が無効なもの（図中１で示す）である場合には、
ＴＬＢフオルト２が生じる。
上に所望の上記対応が存在しないか、存在していてもそ
の対応が無効なもの（図中１で示す）である場合には、
ＴＬＢフオルト２が生じる。
（３） この場合、図示３に示す如く、論理ページ番号
によつて、主記憶上に存在する変換テーブル４がアクセ
スされる。
によつて、主記憶上に存在する変換テーブル４がアクセ
スされる。
（４）変換テーブル４上に所望の論理ページ・実ページ
対応が存在すれば、図示９の如く、当該対応がＴＬＢ２
上に転送されると共に、図示１０，１１，１２，１３の
如く実アドレス３が得られる。
対応が存在すれば、図示９の如く、当該対応がＴＬＢ２
上に転送されると共に、図示１０，１１，１２，１３の
如く実アドレス３が得られる。
（５）しかし、上記処理（３）のときに、変換テーブル
４上にも所望の論理ページ・実ページ対応が存在しない
か、あるいは存在していても無効なものである場合には
、図示４の如く、ページ・フオルトが発生する。
４上にも所望の論理ページ・実ページ対応が存在しない
か、あるいは存在していても無効なものである場合には
、図示４の如く、ページ・フオルトが発生する。
（６）ページ●フオルトが生じると、第１図において図
示を省略しているが、公知の如くページング処理が行な
われて、変換テーブル４上に図示５の如く実ページ番号
５が書込まれる。
示を省略しているが、公知の如くページング処理が行な
われて、変換テーブル４上に図示５の如く実ページ番号
５が書込まれる。
そしてページ・フオルト・リターンが行なわれる。（７
）従来、ページ・フオルト・リターンが行なわれると、
上記処理（２）におけるＴＬＢフオルト２を生じる原因
となつた機械語命令を最初から実行し直すようにされて
いる。即ち、論理アドレス１にもとづいて図示６の如く
ＴＬＢ２を再度アクセスする。（８）このときＴＬＢ２
上には所望の論理ページ・実ページ対応が未だ存在して
いないことから、再び図示７の如くＴＬＢフオルトが発
生する。
）従来、ページ・フオルト・リターンが行なわれると、
上記処理（２）におけるＴＬＢフオルト２を生じる原因
となつた機械語命令を最初から実行し直すようにされて
いる。即ち、論理アドレス１にもとづいて図示６の如く
ＴＬＢ２を再度アクセスする。（８）このときＴＬＢ２
上には所望の論理ページ・実ページ対応が未だ存在して
いないことから、再び図示７の如くＴＬＢフオルトが発
生する。
（９）これによつて、図示８の如く変換テーブル４がア
クセスされる。（１０）このときには変換テーブル４上
に所望の論理ページ・実ページ対応が存在しており、図
示９の如く、当該対応がＴＬＢ２上に転送されると共に
、図示１０，１１，１２，１３の如く実アドレス３が得
られる。
クセスされる。（１０）このときには変換テーブル４上
に所望の論理ページ・実ページ対応が存在しており、図
示９の如く、当該対応がＴＬＢ２上に転送されると共に
、図示１０，１１，１２，１３の如く実アドレス３が得
られる。
第２図は、第１図を参照して説明した処理のうち、ＴＬ
Ｂフオルトに引続いてページ●フオルトが生じた場合の
処理をフローチャートの形で示し・た説明図を示してい
る。
Ｂフオルトに引続いてページ●フオルトが生じた場合の
処理をフローチャートの形で示し・た説明図を示してい
る。
なお図中の点線で囲つた処理は実行不可であつたことを
表わしている。そして、このときの処理は、上記処理（
２）、（３）、（５）、（６）、（７）、（８）、（９
）、（１０）に対応している。第３図は、第２図図示の
処理が行なわれる間におけるデータ処理システムにおけ
る動作を、情報退避の面に重点をおいて表わした構成図
を示している。図中の符号２，４は第１図に対応し、６
は命令デコード部、７は主記憶アドレス生成・ＴＬＢ制
御部、８は主記憶、９は主記憶上の所定領域、１０はレ
ジスタなどのハードウェアであつて本発明にいうハード
情報をもつているもの、１１はハード情報退避域、１２
はハード情報退避処ｊ理部、１３は再退避処理部、１４
，１５，１６はハード情報復元処理部を構成するものを
表わしている。上述の如くＴＬＢ２をアクセスしたとき
にＴＬＢフオルトが発生すると、このときＴＬＢフオル
ト・割込みが生じて図示の場合ハードウェア１０上のハ
ード情報が処理部１２を介してハード情報退避域１１に
退避される。
表わしている。そして、このときの処理は、上記処理（
２）、（３）、（５）、（６）、（７）、（８）、（９
）、（１０）に対応している。第３図は、第２図図示の
処理が行なわれる間におけるデータ処理システムにおけ
る動作を、情報退避の面に重点をおいて表わした構成図
を示している。図中の符号２，４は第１図に対応し、６
は命令デコード部、７は主記憶アドレス生成・ＴＬＢ制
御部、８は主記憶、９は主記憶上の所定領域、１０はレ
ジスタなどのハードウェアであつて本発明にいうハード
情報をもつているもの、１１はハード情報退避域、１２
はハード情報退避処ｊ理部、１３は再退避処理部、１４
，１５，１６はハード情報復元処理部を構成するものを
表わしている。上述の如くＴＬＢ２をアクセスしたとき
にＴＬＢフオルトが発生すると、このときＴＬＢフオル
ト・割込みが生じて図示の場合ハードウェア１０上のハ
ード情報が処理部１２を介してハード情報退避域１１に
退避される。
この状態即ちＴＬＢフオルトに引続いてページ・フオル
トが発生すると、ハード情報退避域１１の内容は再退避
処理部１３に”よつて主記憶８上の所定領域９に再退避
されてページ・フオルト・プログラム割込みが発生する
。これによつて公知のページング処理が行なわれ、所望
のページが主記憶８上に割付けられ、実ページ番号が変
換テーブル４にセットされるとページ・フオルトからの
復帰を指示するページ・フオルト・リターンによつて、
所定領域９に退避しておいたハード情報が八ードウエア
１０上に復元される。そして上述のＴＬＢフオルトを生
じる原因となつたマクロ命令がアクセスされることとな
る。しかし、この時点においては、ＴＬＢ２上には所望
の論理ページ・実ページ対応が書込まれてなく、第２図
図示の如く、再びＴＬＢフオルトが発生する。
トが発生すると、ハード情報退避域１１の内容は再退避
処理部１３に”よつて主記憶８上の所定領域９に再退避
されてページ・フオルト・プログラム割込みが発生する
。これによつて公知のページング処理が行なわれ、所望
のページが主記憶８上に割付けられ、実ページ番号が変
換テーブル４にセットされるとページ・フオルトからの
復帰を指示するページ・フオルト・リターンによつて、
所定領域９に退避しておいたハード情報が八ードウエア
１０上に復元される。そして上述のＴＬＢフオルトを生
じる原因となつたマクロ命令がアクセスされることとな
る。しかし、この時点においては、ＴＬＢ２上には所望
の論理ページ・実ページ対応が書込まれてなく、第２図
図示の如く、再びＴＬＢフオルトが発生する。
そしてハード情報がハード情報退避処理部１２をへてハ
ード情報退避域１１に退避される。このときには、変換
テーブル４上に所望の論理ページ・実ページ対応が存在
しており、ＴＬＢ２上に上記対応が書込まれ、かつＴＬ
Ｂフオルト●リターンによつてハード情報退避域１１の
内容がハードウェア１０上に復元される。そして通常の
処理に入る。従来上記の如くＴＬＢフオルトに引続いて
生じるページ・フオルトに関連した処理が行なわれてい
た。このために、上記ページ●フオルトが発生した場合
には、必らずＴＬＢフオルト割込みが２回生じることと
なる。そして、ＴＬＢフオルトが生じると、ハードウェ
ア１０上のハード情報の退避や解析が２回行なわれるこ
ととなつていた。本発明は、上記の如き問題点を改善す
ることを目的としており、ページ・フオルト・リターン
時などにおける主記憶上の所定領域のハード情報の復元
をハードウェア上に復元することなく、ハードウェア退
避域に戻すようにして、先のＴＬＢフオルトによるＴＬ
Ｂフオルト割込み発生時点以後Ｊの状態に戻るようにし
、処理を高速化することを目的としている。そしてその
ため、本発明の動的アドレス変換制御方式は、主記憶上
に存在しているページについての論理アドレス・実アド
レス対応情報を主記憶上の変換テーブルに格納しておく
と共に、所定個数の論理アドレス・実アドレス対応情報
を格納しプログラムからの論理アドレスによるアクセス
に対しては主記憶上の変換テーブルを参照せすに動的に
実アドレスを求める動的手段を有し、ＴＬＢに対するア
クセスに当つてＴＬＢフーオルトが発生した際に上記変
換テーブルをアクセスし該変換テーブルの内容を用いて
上記ＴＬＢ内容を更新し、上記変換テーブルに対するア
クセス時に変換例外フオルトが発生した際にページング
処理を行なつた上で上記変換テーブルの内容と上記ＴＬ
Ｂの内容とを更新する動的アドレス変換制御方式を採用
しているデータ処理システムにおいて、上記ＴＬＢフオ
ルト発生によるＴＬＢフオルト割込み時点におけるハー
ドウェア上のハード情報をハード情報退避域上に退避す
るハード情報退避処理部、上記ＴＬＢフオルトに続いて
上記変換例外フオルトが発生した際に上記ハード情報退
避域の内容を上記主記憶上の所定領域に再退避を行なう
再退避処理部、上記変換例外フオルトに対応する処理の
終了に伴なつて行なわれる変換例外フオルト・リターン
時に上記所定領域の内容を上記ハード情報退避域上に復
帰させるハード情報復帰処理部、および上記ハード情報
退避域の内容をハードウェアに復元するハード情報復元
処理部をもうけ、上記変換例外フオルト・リターン時に
上記ＴＬＢフオルト割込み発生以後の状態から処理を実
行せしめるようにしたことを特徴としている。以下図面
を参照しつつ説明する。第４図は本発明の一実施例構成
を示す。第４図において、符号２，４，６，７，８，９
，１０，１１，１２，１３は第３図に対応し、１７はオ
ア回路、１８は本発明にいうハード情報復帰処理部、１
９は本発明にいうハード情報復元処理部を表わしている
。
ード情報退避域１１に退避される。このときには、変換
テーブル４上に所望の論理ページ・実ページ対応が存在
しており、ＴＬＢ２上に上記対応が書込まれ、かつＴＬ
Ｂフオルト●リターンによつてハード情報退避域１１の
内容がハードウェア１０上に復元される。そして通常の
処理に入る。従来上記の如くＴＬＢフオルトに引続いて
生じるページ・フオルトに関連した処理が行なわれてい
た。このために、上記ページ●フオルトが発生した場合
には、必らずＴＬＢフオルト割込みが２回生じることと
なる。そして、ＴＬＢフオルトが生じると、ハードウェ
ア１０上のハード情報の退避や解析が２回行なわれるこ
ととなつていた。本発明は、上記の如き問題点を改善す
ることを目的としており、ページ・フオルト・リターン
時などにおける主記憶上の所定領域のハード情報の復元
をハードウェア上に復元することなく、ハードウェア退
避域に戻すようにして、先のＴＬＢフオルトによるＴＬ
Ｂフオルト割込み発生時点以後Ｊの状態に戻るようにし
、処理を高速化することを目的としている。そしてその
ため、本発明の動的アドレス変換制御方式は、主記憶上
に存在しているページについての論理アドレス・実アド
レス対応情報を主記憶上の変換テーブルに格納しておく
と共に、所定個数の論理アドレス・実アドレス対応情報
を格納しプログラムからの論理アドレスによるアクセス
に対しては主記憶上の変換テーブルを参照せすに動的に
実アドレスを求める動的手段を有し、ＴＬＢに対するア
クセスに当つてＴＬＢフーオルトが発生した際に上記変
換テーブルをアクセスし該変換テーブルの内容を用いて
上記ＴＬＢ内容を更新し、上記変換テーブルに対するア
クセス時に変換例外フオルトが発生した際にページング
処理を行なつた上で上記変換テーブルの内容と上記ＴＬ
Ｂの内容とを更新する動的アドレス変換制御方式を採用
しているデータ処理システムにおいて、上記ＴＬＢフオ
ルト発生によるＴＬＢフオルト割込み時点におけるハー
ドウェア上のハード情報をハード情報退避域上に退避す
るハード情報退避処理部、上記ＴＬＢフオルトに続いて
上記変換例外フオルトが発生した際に上記ハード情報退
避域の内容を上記主記憶上の所定領域に再退避を行なう
再退避処理部、上記変換例外フオルトに対応する処理の
終了に伴なつて行なわれる変換例外フオルト・リターン
時に上記所定領域の内容を上記ハード情報退避域上に復
帰させるハード情報復帰処理部、および上記ハード情報
退避域の内容をハードウェアに復元するハード情報復元
処理部をもうけ、上記変換例外フオルト・リターン時に
上記ＴＬＢフオルト割込み発生以後の状態から処理を実
行せしめるようにしたことを特徴としている。以下図面
を参照しつつ説明する。第４図は本発明の一実施例構成
を示す。第４図において、符号２，４，６，７，８，９
，１０，１１，１２，１３は第３図に対応し、１７はオ
ア回路、１８は本発明にいうハード情報復帰処理部、１
９は本発明にいうハード情報復元処理部を表わしている
。
本発明においては、ページ・フオルト・リターンに応じ
て、主記憶８上の所定領域９からのハード情報をハード
情報退避域１１に戻すようにしている点において、第３
図図示の構成と異なつている。
て、主記憶８上の所定領域９からのハード情報をハード
情報退避域１１に戻すようにしている点において、第３
図図示の構成と異なつている。
上述の如くＴＬＢ２をアクセスした結果においてＴＬＢ
フオルトが生じると、ハードウェア１０上のハード情報
はハード情報退避処理部１２によつてハード情報退避域
１１上に退避される。
フオルトが生じると、ハードウェア１０上のハード情報
はハード情報退避処理部１２によつてハード情報退避域
１１上に退避される。
この状態のもとで、上述の如くページ・フオルトが生じ
ると、ハード情報退避域１１の内容は再退避処理部１３
によつて主記憶８上の所定領域９に退避され、プログラ
ム割込みが発生する。これによつて上述と同様にページ
ング処理が行なわれてページ・フオルト・リターンが行
なわれる。
ると、ハード情報退避域１１の内容は再退避処理部１３
によつて主記憶８上の所定領域９に退避され、プログラ
ム割込みが発生する。これによつて上述と同様にページ
ング処理が行なわれてページ・フオルト・リターンが行
なわれる。
このとき、本発明においては、ハード情報復帰処理部１
８によつて、所定領域９上のハード情報がハード情報退
避域１１上に戻される。即ち、先のＴＬＢフオルト割込
みによつてハードウェア１０上のハード情報がハード情
報退避域１１上に退避された状態にされる。そして処理
は、変換テーブル４をアクセスしに行く段階から実行さ
れる。これによつて、変換テーブル４上に存在する論理
ページ・実ページ対応がＴＬＢ２に転送されノた状態で
、ＴＬＢフオルト リターンとなつてハード情報退避域
１１の内容がハードウェア１０上に復元される。上記の
説明においては、１つの論理アドレスに対して変換テー
ブルが１つのみ存在する場合につ夕いて説明してきた。
８によつて、所定領域９上のハード情報がハード情報退
避域１１上に戻される。即ち、先のＴＬＢフオルト割込
みによつてハードウェア１０上のハード情報がハード情
報退避域１１上に退避された状態にされる。そして処理
は、変換テーブル４をアクセスしに行く段階から実行さ
れる。これによつて、変換テーブル４上に存在する論理
ページ・実ページ対応がＴＬＢ２に転送されノた状態で
、ＴＬＢフオルト リターンとなつてハード情報退避域
１１の内容がハードウェア１０上に復元される。上記の
説明においては、１つの論理アドレスに対して変換テー
ブルが１つのみ存在する場合につ夕いて説明してきた。
しかし、本発明の方式は、１つの論理アドレスに対して
複数の変換テーブルをもつ場合にも適用できる。即ち例
えば第５図に示すように、セグメント・テーブル２０と
複数のページ・テーブル２１とによつてアドレス変換が
行θなわれる動的アドレス変換機構においても適用でき
る。このような動的アドレス変換機構においては、セグ
メント◆フオルトとページ・フオルトとが発生する。
複数の変換テーブルをもつ場合にも適用できる。即ち例
えば第５図に示すように、セグメント・テーブル２０と
複数のページ・テーブル２１とによつてアドレス変換が
行θなわれる動的アドレス変換機構においても適用でき
る。このような動的アドレス変換機構においては、セグ
メント◆フオルトとページ・フオルトとが発生する。
即ち、ページ・フオルト処理からのリターン時のみでな
く、セグメント・フオルト処理からのリターン時におい
ても、非所望にＴＬＢフオルトが生じる形となることか
ら本発明が適用される。第６図はセグメント・フオルト
処理時からのリターン時にページ◆フオルトが生じる楊
合について本発明が適用された結果の処理フローを示す
。第６図から判る如く、本発明の場合には、第２図に示
した下方のＴＬＢフオルトを発生させることなくＴＬＢ
エントリ作成を行なつて実行に入ることが可能となる。
く、セグメント・フオルト処理からのリターン時におい
ても、非所望にＴＬＢフオルトが生じる形となることか
ら本発明が適用される。第６図はセグメント・フオルト
処理時からのリターン時にページ◆フオルトが生じる楊
合について本発明が適用された結果の処理フローを示す
。第６図から判る如く、本発明の場合には、第２図に示
した下方のＴＬＢフオルトを発生させることなくＴＬＢ
エントリ作成を行なつて実行に入ることが可能となる。
そして、セグメント●フオルトが生じた場合には、従来
であれば第６図図示の中段に示すＴＬＢエントリ作成と
下段に示すＴＬＢエントリ作成とに先立つて夫々非所望
にＴＬＢフオルトが生じ合計３回のＴＬＢフオルトが生
じる形となつていたのに対し、第６図図示の如く１回の
ＴＬＢフオルトで足りることとなる。以上説明した如く
、本発明によれば、ＴＬＢフオルトに引続いて生じるペ
ージ●フオルトからの復帰時およびセグメント・フオル
トからの復帰時に、ＴＬＢフオルト割込みが一回で足り
ることとなり、処理が高速化される。
であれば第６図図示の中段に示すＴＬＢエントリ作成と
下段に示すＴＬＢエントリ作成とに先立つて夫々非所望
にＴＬＢフオルトが生じ合計３回のＴＬＢフオルトが生
じる形となつていたのに対し、第６図図示の如く１回の
ＴＬＢフオルトで足りることとなる。以上説明した如く
、本発明によれば、ＴＬＢフオルトに引続いて生じるペ
ージ●フオルトからの復帰時およびセグメント・フオル
トからの復帰時に、ＴＬＢフオルト割込みが一回で足り
ることとなり、処理が高速化される。
図面の簡単な説明第１図ないし第３図はＴＬＢフオルト
に引続いてページ・フオルトが生じた場合の従来の処理
と構成例とを示す。
に引続いてページ・フオルトが生じた場合の従来の処理
と構成例とを示す。
Claims (1)
- １ 主記憶上に存在しているページについての論理アド
レス・実アドレス対応情報を主記憶上の変換テーブルに
格納しておくと共に、所定個数の論理アドレス・実アド
レス対応情報を格納しプログラムからの論理アドレスに
よるアクセスに対しては主記憶上の変換テーブルを参照
せずに動的に実アドレスを求める動的手段を有し、ＴＬ
Ｂに対するアクセスに当つてＴＬＢフオルトが発生した
際に上記変換テーブルをアクセスし該変換テーブルの内
容を用いて上記ＴＬＢの内容を更新し、上記変換テーブ
ルに対するアクセス時に変換例外フオルトが発生した際
にページング処理を行つた上で上記変換テーブルの内容
と上記ＴＬＢの内容とを更新する動的アドレス変換制御
方式を採用しているデータ処理システムにおいて、上記
ＴＬＢフオルト発生によるＴＬＢフオルト割込み時点に
おけるハードウェア上のハード情報をハード情報退避域
上に退避するハード情報退避処理部、上記ＴＬＢフオル
トに続いて上記変換例外フオルトが発生した際に上記ハ
ード情報退避域の内容を上記主記憶上の所定領域に再退
避を行なう再退避処理部、上記変換例外フオルトに対応
する処理の終了に伴なつて行なわれる変換例外フオルト
・リターン時に上記所定領域の内容を上記ハード情報退
避域上に復帰させるハード情報復帰処理部、および上記
ＴＬＢフオルトに対応する処理の終了に伴なつて上記ハ
ード情報退避域の内容をハードウェアに復元するハード
情報復元処理部をもうけ、上記変換例外フオルト・リタ
ーン時に上記ＴＬＢフオルト割込み発生以後の状態から
処理を実行せしめるようにしたことを特徴とする動的ア
ドレス変換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155648A JPS6047622B2 (ja) | 1981-09-30 | 1981-09-30 | 動的アドレス変換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155648A JPS6047622B2 (ja) | 1981-09-30 | 1981-09-30 | 動的アドレス変換制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857688A JPS5857688A (ja) | 1983-04-05 |
| JPS6047622B2 true JPS6047622B2 (ja) | 1985-10-22 |
Family
ID=15610554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155648A Expired JPS6047622B2 (ja) | 1981-09-30 | 1981-09-30 | 動的アドレス変換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047622B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH083805B2 (ja) * | 1985-06-28 | 1996-01-17 | ヒューレット・パッカード・カンパニー | Ｔｌｂ制御方法 |
-
1981
- 1981-09-30 JP JP56155648A patent/JPS6047622B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857688A (ja) | 1983-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050012753A1 (en) | Systems and methods for compositing graphics overlays without altering the primary display image and presenting them to the display on-demand | |
| JPS6047622B2 (ja) | 動的アドレス変換制御方式 | |
| JP2585592B2 (ja) | 電子計算機調整方法 | |
| JPS58225443A (ja) | 高速デ−タ処理装置 | |
| JPS5831651A (ja) | 電子交換機の再開処理方式 | |
| JP2513060B2 (ja) | 故障回復型計算機 | |
| JPS5821304B2 (ja) | デ−タシヨリソウチ | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS5931148B2 (ja) | デ−タ処理装置 | |
| JP2715988B2 (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
| JPH01217635A (ja) | レジスタ退避方式 | |
| JPS55124847A (en) | Data processor | |
| JPH05165663A (ja) | データ処理装置 | |
| JPS5838815B2 (ja) | 情報処理装置 | |
| JP3260433B2 (ja) | 故障回復型計算機システム | |
| JPH02120937A (ja) | 情報処理装置 | |
| JP2509981B2 (ja) | 仮想記憶制御装置 | |
| JPS6275850A (ja) | マイクロ命令実行制御方式 | |
| JPS594044B2 (ja) | チャネル再配置機構 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH039449A (ja) | 電子ディスクサブシステム | |
| JPH02146631A (ja) | レジスタ復帰退避方式 | |
| JPS6136658B2 (ja) | ||
| JPS58215779A (ja) | デ−タ処理装置 |