JPH02146631A - レジスタ復帰退避方式 - Google Patents
レジスタ復帰退避方式Info
- Publication number
- JPH02146631A JPH02146631A JP30138088A JP30138088A JPH02146631A JP H02146631 A JPH02146631 A JP H02146631A JP 30138088 A JP30138088 A JP 30138088A JP 30138088 A JP30138088 A JP 30138088A JP H02146631 A JPH02146631 A JP H02146631A
- Authority
- JP
- Japan
- Prior art keywords
- register
- task
- registers
- contents
- saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はレジスタ復帰退避方式に関し、特にマルチタス
ク機能を有する電子計算機システムにおけるレジスタ復
帰退避方式に関する。
ク機能を有する電子計算機システムにおけるレジスタ復
帰退避方式に関する。
〈従来の技術）
従来、この種のレジスタ復帰退避方式は、タスク切り換
え時、ＣＰＵ割り当てが終了したタスクの全レジスタ内
容を主記憶にあるタスク固有のレジスタ退避領域に退避
し、ＣＰＵ割り当てが開始するタスクの全レジスタ内容
を主記憶にあるタスク固有のレジスタ退避領域から復帰
していた。
え時、ＣＰＵ割り当てが終了したタスクの全レジスタ内
容を主記憶にあるタスク固有のレジスタ退避領域に退避
し、ＣＰＵ割り当てが開始するタスクの全レジスタ内容
を主記憶にあるタスク固有のレジスタ退避領域から復帰
していた。
（発明が解決しようとする課題）
上述した従来のレジスタ復帰退避方式は、タスク切り換
え時、ＣＰＵ割り当てが終了したタスクの全レジスタ内
容を主記憶にあるタスク固有のしタスク退避領域に退避
し＋ ＣＰＵ割り当てが開始するタスクの全レジスタ内
容を主記憶にあるタスク固有のレジスタ３Ｊｕ避領域か
ら復帰しているので、タスク切り換えにおける全レジス
タ内容の退避復帰のオーバヘッドかレジスタ数に比例し
て大きくなるという欠点がある。
え時、ＣＰＵ割り当てが終了したタスクの全レジスタ内
容を主記憶にあるタスク固有のしタスク退避領域に退避
し＋ ＣＰＵ割り当てが開始するタスクの全レジスタ内
容を主記憶にあるタスク固有のレジスタ３Ｊｕ避領域か
ら復帰しているので、タスク切り換えにおける全レジス
タ内容の退避復帰のオーバヘッドかレジスタ数に比例し
て大きくなるという欠点がある。
（課題を解決するだめの手段）
本発明によるレジスタ復帰退避方式は、各レジスタに参
照ビットと変更ピッｌ〜とを設り、タスクに対するＣＰ
Ｕ割り当てが開始する簡に、全レジスタの参照ビットを
未参照状態に設定し、また前記変更ビットを変更状態に
設定する初期化手段と、タスクか前記レジスタを読み出
す前に、前記レジスタの参照ビットを参照済み状態に設
定し、以前参照ピッｌ〜か未参照状態であったならば、
主記憶にあるタスク固有のレジスタ退避領域からレジス
タ内容を前記レジスタに復帰する遅延復帰手段と、タス
クかレジスタに書き込む前に前記レジスタの参照しッ１
〜を参照済み状態に設定し、また、変更ピッｌ−を変更
済み状態に設定する復帰省略手段と、タスクに対するＣ
ＰＵ割り当てが終了したあと、変更ビットか変更済み状
態のレジスタのみレジスタ内容を前記主記憶にあるタス
ク固有のレジスタ退避領域に退避する退避手段とを有す
る。
照ビットと変更ピッｌ〜とを設り、タスクに対するＣＰ
Ｕ割り当てが開始する簡に、全レジスタの参照ビットを
未参照状態に設定し、また前記変更ビットを変更状態に
設定する初期化手段と、タスクか前記レジスタを読み出
す前に、前記レジスタの参照ビットを参照済み状態に設
定し、以前参照ピッｌ〜か未参照状態であったならば、
主記憶にあるタスク固有のレジスタ退避領域からレジス
タ内容を前記レジスタに復帰する遅延復帰手段と、タス
クかレジスタに書き込む前に前記レジスタの参照しッ１
〜を参照済み状態に設定し、また、変更ピッｌ−を変更
済み状態に設定する復帰省略手段と、タスクに対するＣ
ＰＵ割り当てが終了したあと、変更ビットか変更済み状
態のレジスタのみレジスタ内容を前記主記憶にあるタス
ク固有のレジスタ退避領域に退避する退避手段とを有す
る。
（実施例）
次に本発明の一実施例を、タスク切り換え処理の動作を
示す第１図、全レジスタに対する読み出し処理の動作を
示す第２図、全レジスタに対する書き込み処理の動作を
示す第３図を参照して説明する。
示す第１図、全レジスタに対する読み出し処理の動作を
示す第２図、全レジスタに対する書き込み処理の動作を
示す第３図を参照して説明する。
本実施例は、ｎ個のレジスタ３を有し、各レジスタに対
応する同数の参照ヒツト１および変更ビット２を有して
いる。また、ｎ個のレジスタ３の内容を退避するレジス
タ退避領域４が主記憶に各タスク毎に用意されている。
応する同数の参照ヒツト１および変更ビット２を有して
いる。また、ｎ個のレジスタ３の内容を退避するレジス
タ退避領域４が主記憶に各タスク毎に用意されている。
参照しット１は値０で未参照状態を示し、値１で参照状
態を示し、読み出しまたは書き込みにより参照済み状態
に設定される。変更ビット２は値０で未変更状態を、値
１で変更済み状態を示し、書き込みにより変更済み状態
に設定される。
態を示し、読み出しまたは書き込みにより参照済み状態
に設定される。変更ビット２は値０で未変更状態を、値
１で変更済み状態を示し、書き込みにより変更済み状態
に設定される。
第１図のタスク切り換え処理において、まず退避手段５
によって、ＣＰＵ割り当てが終了したタスクのレジスタ
３ａのうち変更ピッｌ−２ａ′ｈ’ ＫＬ］ずなわち変
更済み状態であるレジスタ、この場合レジスタ＃３のみ
該タスクのレジスタ３Ｊａ避領域４ａに退避される。こ
れによりレジスタ退避領域４ａのレジスタ内容は全て有
効となる。
によって、ＣＰＵ割り当てが終了したタスクのレジスタ
３ａのうち変更ピッｌ−２ａ′ｈ’ ＫＬ］ずなわち変
更済み状態であるレジスタ、この場合レジスタ＃３のみ
該タスクのレジスタ３Ｊａ避領域４ａに退避される。こ
れによりレジスタ退避領域４ａのレジスタ内容は全て有
効となる。
次に初期化手段６によって、ＣＰＵ割り当てが開始する
タスクのレジスタ内容の遅延後ＪＦ＋ｉのために参照ピ
ッ１−１ｂか全て値０すなわち、未参照状態に設定され
、また、変更しット２ｂか全て値Ｏすなわち、未変更状
態に設定される。これによりレジスタ３ｂのレジスタ内
容か全て無効となる。
タスクのレジスタ内容の遅延後ＪＦ＋ｉのために参照ピ
ッ１−１ｂか全て値０すなわち、未参照状態に設定され
、また、変更しット２ｂか全て値Ｏすなわち、未変更状
態に設定される。これによりレジスタ３ｂのレジスタ内
容か全て無効となる。
第２図の全レジスタに対する読み出し処理において、ま
ず、遅延復帰手段７によって、参照フラグ１ｃか値１、
ずなわち、参照済み状態に設定され、以前参照フラグＩ
Ｃか値０、すなわち、未参照状態であったレジスタ、こ
の場合レジスタ＃１およびｎにレジスタ退避領域４Ｃか
らレジスタ内容か復帰されるにれにより全てのレジスタ
３Ｃの内容か有効となる。その後、読み出し実処理８に
よってレジスタ３ｄから内容が読み出される。
ず、遅延復帰手段７によって、参照フラグ１ｃか値１、
ずなわち、参照済み状態に設定され、以前参照フラグＩ
Ｃか値０、すなわち、未参照状態であったレジスタ、こ
の場合レジスタ＃１およびｎにレジスタ退避領域４Ｃか
らレジスタ内容か復帰されるにれにより全てのレジスタ
３Ｃの内容か有効となる。その後、読み出し実処理８に
よってレジスタ３ｄから内容が読み出される。
第３図の全レジスタに対する書き込み処理において、ま
ず、復帰省略手段９によって、参照ビット１ｅか値１、
ずなわち参照済み状態に設定され、また、変更ピッｊ〜
２ｅか値１、すなわち変更済み状態に設定される。次に
書き込み実処理１０によって、レジスタ退避領域４ｆか
らレジスタ内容を復帰することなくレジスタ３ｆに書き
込まれる。
ず、復帰省略手段９によって、参照ビット１ｅか値１、
ずなわち参照済み状態に設定され、また、変更ピッｊ〜
２ｅか値１、すなわち変更済み状態に設定される。次に
書き込み実処理１０によって、レジスタ退避領域４ｆか
らレジスタ内容を復帰することなくレジスタ３ｆに書き
込まれる。
（発明の効果）
以上説明したように本発明は、ＣＰＵ割り当てが開始す
るタスクの全レジスタ内容の復帰を省略し、タスクかレ
ジスタを読み出す必要かあるまでレジスタ内容の復帰を
遅延する。また、タスクがレジスタに書き込む場合、レ
ジスタ内容の復帰を省略し、タスクに対するＣＰＵ割り
当てが終了した後書き込みかあったレジスタ退避するこ
とにより、タスク切り換えにおりるレジスタの退避復帰
のオーバヘッドを極小におさえることができる効果ある
。
るタスクの全レジスタ内容の復帰を省略し、タスクかレ
ジスタを読み出す必要かあるまでレジスタ内容の復帰を
遅延する。また、タスクがレジスタに書き込む場合、レ
ジスタ内容の復帰を省略し、タスクに対するＣＰＵ割り
当てが終了した後書き込みかあったレジスタ退避するこ
とにより、タスク切り換えにおりるレジスタの退避復帰
のオーバヘッドを極小におさえることができる効果ある
。
第１図はタスク切り換え処理の動作を示す図、第２図は
全レジスタに対する読み出し処理の動作を示す図、第３
図は全レジスタに対する書き込み処理の動作を示す図で
ある。 １・・・参照ピット、２・・・変更ビット、３・・・レ
ジスタ、４・・・レジスタ退避領域、５・・・退避手段
、６・・・初期化手段、７・・・遅延復す６１手段、８
・・・読み出し実処理、９・・・復帰省略手段、１０・
・・書き込み実処理。
全レジスタに対する読み出し処理の動作を示す図、第３
図は全レジスタに対する書き込み処理の動作を示す図で
ある。 １・・・参照ピット、２・・・変更ビット、３・・・レ
ジスタ、４・・・レジスタ退避領域、５・・・退避手段
、６・・・初期化手段、７・・・遅延復す６１手段、８
・・・読み出し実処理、９・・・復帰省略手段、１０・
・・書き込み実処理。
Claims (1)
- 各レジスタに参照ビットと変更ビットとを設け、タスク
に対するＣＰＵ割り当てが開始する前に、全レジスタの
参照ビットを未参照状態に設定し、また前記変更ビット
を変更状態に設定する初期化手段と、タスクが前記レジ
スタを読み出す前に、前記レジスタの参照ビットを参照
済み状態に設定し、以前参照ビットが未参照状態であっ
たならば、主記憶にあるタスク固有のレジスタ退避領域
からレジスタ内容を前記レジスタに復帰する遅延復帰手
段と、タスクがレジスタに書き込む前に前記レジスタの
参照ビットを参照済み状態に設定し、また、変更ビット
を変更済み状態に設定する復帰省略手段と、タスクに対
するＣＰＵ割り当てが終了したあと、変更ビットが変更
済み状態のレジスタのみレジスタ内容を前記主記憶にあ
るタスク固有のレジスタ退避領域に退避する退避手段と
を有することを特徴とするレジスタ復帰退避方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30138088A JPH02146631A (ja) | 1988-11-29 | 1988-11-29 | レジスタ復帰退避方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30138088A JPH02146631A (ja) | 1988-11-29 | 1988-11-29 | レジスタ復帰退避方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146631A true JPH02146631A (ja) | 1990-06-05 |
Family
ID=17896178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30138088A Pending JPH02146631A (ja) | 1988-11-29 | 1988-11-29 | レジスタ復帰退避方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2431867A2 (en) | 2010-09-17 | 2012-03-21 | Fujitsu Limited | Information processing apparatus and information processing apparatus control method |
| US8520284B2 (en) | 2010-08-17 | 2013-08-27 | JVC Kenwood Corporation | Diaphragm device for projector |
-
1988
- 1988-11-29 JP JP30138088A patent/JPH02146631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8520284B2 (en) | 2010-08-17 | 2013-08-27 | JVC Kenwood Corporation | Diaphragm device for projector |
| EP2431867A2 (en) | 2010-09-17 | 2012-03-21 | Fujitsu Limited | Information processing apparatus and information processing apparatus control method |
| US9032417B2 (en) | 2010-09-17 | 2015-05-12 | Fujitsu Limited | Information processing apparatus and information processing apparatus control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908443B2 (en) | Memory controller and method for optimized read/modify/write performance | |
| JPS62221732A (ja) | 情報処理装置 | |
| US20060168385A1 (en) | Interrupt controller for a microprocessor | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| CN111722800A (zh) | 一种分布式存储系统row快照实现方法及相关组件 | |
| JPH02146631A (ja) | レジスタ復帰退避方式 | |
| ES2005370A6 (es) | Un metodo y un aparato para ejecutar dos secuencias de instrucciones en un orden determinado anticipadamente. | |
| EP0380291A3 (en) | Pump bus to avoid indeterminacy in reading variable bit field | |
| CN100361105C (zh) | 中断处理中恢复访问环境设置的方法及装置 | |
| JPS60195661A (ja) | デ−タ処理システム | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ | |
| JPH0632051B2 (ja) | 情報処理装置 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPS6156816B2 (ja) | ||
| JPS60112140A (ja) | スタックのアクセス方式 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPH04264625A (ja) | レジスタ管理方式 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPH02165354A (ja) | 補助記憶装置 | |
| JPH02268348A (ja) | データ処理システム | |
| JPS63153650A (ja) | メモリダンプ方式 | |
| JPS62245436A (ja) | オペレ−テイングシステムの機能拡張制御方式 |