JPS6046827B2 - 配置決定装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、プリント回路基板上における集積回路ＩＣの
配置や大規模集積回路ＬＳＩチップ上における論理ゲー
トの配置などを極めて短時間に決定する配置決定装置に
関するものである。

ＩＣプリント回路基板の設計において、そのプリント基
板に搭載すべき複数個のＩＣを基板上のどこに配置する
か、あるいはＬＳＩチップの設計において、そのチップ
に搭載すべき複数個の論理ゲートをどのような相対関係
で配置するかを決定する設計過程を、それぞれプリント
回路基板における配置設計、ｕｌチップにおける配置設
計と呼んでいる。

この配置設計はそれに引続いて行われる配線設計（ある
与えられた信号端子間を、与えられた配線層内で結線す
る配線径路を求める設計過程）の成否に大きな影響を与
える。

すなわち、良い配置が与えられれば１００％の配線径路
が見つかる論理回路に対して、悪い配置に基いて配線設
計を行うと、如何に努力しても１００％の配線径路が見
つけられないこと力化ばしば起る。従つて配置設計はプ
リント回路基板やＬＳＩチップの設計において重要な設
計過程となつている。この配置設計は人手によつて行わ
れる場合も多いが、最近では設計時間の短縮、配置品質
の向上、設計エラーの低減等をねらつて、計算機を利用
してプログラムによつて行われることが多くなつてきた
。

配置処理を計算機を用いてソフトウェアで行う場合、種
々の配置手法に基いて処理されるが、品質の良い配置を
得るためには入れ換え改善法（あるいは逐次改善法）と
呼ばれる配置手法が用いられることが多い。この手法は
ある与えられた初期配置から出発して、部品（ＩＣ）論
理ゲート、など）をお互いに入れ換えることによつて配
置改善するものである。配置の良否を評価する基準とし
ては総配線長最小化と呼ばれる基準が一般に用いられる
。

これはある与えられた配置を評価する場合、その論理接
続関係にもとづいて仮に配線してみて、これらの配線の
長さの総和が短かければ良い配置、長ければ悪い配置と
みなす評価基準である。入れ換え改善法では、ある規則
によつて選んだ入れ換え部品のベアを仮に交換してみて
、例えば、上記の総配線長最小化の評価基準に照らして
、改善があれば実際にその部品ベアを入れ換え、改善が
なければ入れ換えを行わないという操作を次々と異なる
部品ベアについて繰返すことによつて配置改善を行うの
てある。第４図〜第６図を用いて前述の入れ換え改善法
による配置改善手順について説明する。第４図は初期配
置の一例である。ここでは４Ｘ４＝田個のノード（ノー
ドは例えばＩＣパッケージや論理ゲートを表わす）を４
×４のアレイ状に配置する場合を示している。ノード間
の枝は仮の配線を表わし、この配線長の総和で配置の良
否を評価する。配線長は例えばノード６と１０の間は４
゜１゛２、ノード１と２の間はＸ方向に゜“１−Ｙ方向
に“２゛で併わせて“３゛の距離（これをマンハッタン
距離と呼ぶ）と考える。このような計算の仕方で第４図
の総配線長を計算すると、“゜５４゛となる。この値を
減少させるように配置換えをすることが配置改善とみな
すのてある。例えば、第４図でノード６と１０を入れ換
えると第５図の配置が得られるが、このどき総配線長は
゜゜４９゛となり配置改善が行われたことになる。この
ような操作を異なるノードのベアについて繰返．してい
くと、例えは第６図のような配置が得られ、総配線長は
“２５゛である。この配置においては如何なるベアを入
換えても配置改善が行われないのでこれが最終配置とな
る。上記のような手法においては、入れ換え候補の．部
品ベアをなるべく多く選んて改善を試みることが最終配
置の品質を高めることになる。

しかし、このベアの組合せの数は部品数の３乗以上程度
に比例するので、部品数が数１００以上のものに対して
は処理時間が極めて厖大となり、このような手一法の適
用が禁止的となつている。あるいは、例え適用しても極
めて不十分な配置結果しか得られないのが現状である。
本発明は、上記のような配置処理の機能を計算機を用い
てソフトウェアで行う代わりに、その大半の処理機能を
ハードウェア化して処理時間を短縮することを目的とし
たもので、以下実施例について詳細に説明する。

第１図は本発明の実施例の要部ブロック線図であつて、
１はセル、２はアドレスデコード回路、３はアドレスデ
ータ線、４はセル選択線、５はセル間データバス、６は
データバス、７は制御ユニット、８はデータ入出力線、
９，１０，１１，１２はクロック線である。

セル１は、複数個のレジスタと、演算ユニットと、制御
回路と、制御ストレージ等からなつており、レジスタ間
のデータ転送、加減算、比較等の処理機能を有し、図に
示すようにアレイ状に配置する。

アドレスデコード回路２はアドレスデータ線３より与え
られたアドレスデータをデコードし、特定のセル選択線
４を駆動して特定のセル１を選択する。選択されたセル
１に於いては、入力する２本のセル選択線４の両方共が
゜゜１゛状態となり、選択されなかつたセル１に入力す
る２本のセル選択線４は少なくとも何れか一方が゛０゛
状態となるもので、これによつてどのセル１が選択され
たかを識別できる。セル間データバス５は上下あるいは
左右に隣り合うセル１間の専用のデータバスであり、隣
り合うセル１内のレジスタのデータを転送するために使
用される。

データバス６は双方向性のデータバスであり、任意のセ
ル１内のレジスタのデータを制御ユニット７に転送した
り、逆に制御ユニット７内のデータを任意のセル１に転
送したりするために用いられる。制御ユニット７はレジ
スタ、演算回路、制御回路、制御ストレージ、クロック
発生回路等からなつており、装置全体の制御を行う。デ
ータ入出力線８は本装置と外部との間でデータを授受す
るためのものである。クロック線９，１０，１１，１２
は４相からなつており、特定のセル行あるいはセル列に
特定のクロック相信号を供給するように配線されている
。第２図は、セル１の実施例のブロック線図であり、１
０１はＡＮＤゲート、１０２〜１０５はバッファレジス
タ、１０６はレジスタ間バス、１０７，１０８はレジス
タ群、１０９は加減算回路、１１０，１１１は演算バス
、１１２はデ゜一タバス、１１３は順序制御回路、１１
４は制御ストレージ、１１５はマイクロ命令レジスタ、
１１６は命令デコード回路、１１７は制御信号線である
。

ＡＮＤゲート１０１は２本のセル選択線４から入力信号
を受けて、両方のセル選択線４共゜“１゛のとき゜“１
゛を出力し、これを順序制御回路１１３５に供給する。
バツフアレジヌタ１０２〜１０５はセル間データバス５
から受けたデータを一旦蓄え、あるいはレジスタ群１０
７からレジスタ間バス１０６を通して与えられたデータ
を一旦蓄える機能をもつ。パンファレジスタ１０３と１
０４（ま五データバス６とも接続されている。レジスタ
間バス１０６はバッファレジスタ１０２〜１０５および
レジスタ群１０７の相互を接続していて、それらの間の
データ転送に用いられる。

レジスタ群１０７，１０８はデータを格納し１ておくた
めの複数個のレジスタからなつており、データバス１１
２からデータを受け、レジスタ群１０７は演算バス１１
０にデータを出力し、レジスタ群１０８は演算バス１１
１にデータを出力する。また、レジスタ群１０７のうち
の１つのレジ２スタはレジスタ間バス１０６に接続され
ていてデータの授受を行う。加減算回路１０９は、演算
バス１１０，１１１からデータをうけて、両者の加減算
を行つてその結果をデータバス１１２に出力する。

順序制御回２路１１３は制御ストレージ１１５からマイ
クロ命令を取り出す順序を指定する。制御ストレージ１
１４はセル１内の動作を制御する一連のマイクロ命令を
格納しており、順序制御回路１１３の指定する順序に従
つてマイクロ命令を出力する。マイクロ命令レジスタ１
１５は制御ストレージ１１４から出力されたマイクロ命
令を一旦格納しておき、これを命令デコード回路１１６
に与える。命令デコード回路１１６はマイクロ命令レジ
スタ１１５から与えられたマイクロ命令をデコー．ドし
て制御信号線１１７に制御信号を出力する。この制御信
号によつてセル１内の各部の動作を制御する。第３図は
各クロック線９，１０，１１，１２の接続状態を詳細に
示したブロック線図である。

クロック線９，１０はセル列間に交互にくし状に配線す
る。また、クロック線１１，１２も同様にセル行間に交
互にくし状に配線する。セル１内に示した数字の組は後
で動作の説明のためにつけた各２ル１の番地である。以
下、第１図〜第３図にもとづいて本装置の動トを詳細に
説明する。

本装置の動作は大きく分けて次の３つのフエイぐに分か
れる。

初期配置セットフェイズ、配線長曽減値算出フェイズ、
入れ換えフェイズである。獄下順に説明する。ｊ）初期
配置セットフェイズ このフェイズでは第１図の各セル１に初期配置の状態を
セットする。

各セル１に与えるべき情報はそのセル１に割当られたノ
ードの番号と、該ノードが接続されているノードの番号
と位置である。これらの全ての情報はデータ入力線８を
通して、制御ユニット７に外部より与えられ、制御ユニ
ット７に一旦蓄えられたのち、各セル１に与えられる。
このとき、全セル１の中から情報を書き込むべき特定の
セル１を選ぶためにアドレスデータ線３を通してセルア
ドレスを指定し、これをアドレスデコード回路２でデコ
ードして、その特定のセル１に入力する２本のセル選択
線４を両方とも゜゜１゛の状態にする。一方、その特定
のセル１に書き込むべき情報はデータバス６を通して転
送される。このような処理を全セル１に対して行うこと
により、全セル１にそれぞれ初期配置として割当てられ
たノードの番号と、該ノードと接続されている全てのノ
ードの番号と位置を格納することができる。これらの情
報は全てレジスタ群１０７に格納されるものとする。（
２）配線長増減値算出フェイズ 初期配置セットフェイズで与えられた情報にもとずいて
隣り合うセル内のノードと交換したときに配線長がどれ
だけ長くなるか、あるいは短かくなるかをあらかじめ算
出しておくフェイズである。

実際に入れ換えるベアが指定されたときに、ここで計算
した値を用いて改善されるかどうかを判定することにな
る。これらの計算は、ある着目したセル内のノード自身
の位置とそのノードが接続されている全てのノードの位
置が与えられているので、そのノードを上下左右の隣り
の位置に移動したと仮定することによつて容易に実行さ
れる。

この結果、各セルともそれぞれ上下左右のノードと入れ
換えたと仮定したときの配線長の増減の値を新たな情報
として格納する。（３）入れ換えフェイズ このフェイズでは（１）の初期配置セットフェイズで
セットされた配置をスタートポイントにして上下左右に
隣合うセル１内のノードの入れ換えを試みて配置改善が
あれば入換え、改善がなければ入れ換えないという処理
を繰り返す。

この処理をいかなる隣り同士のセル１のノードの入れ換
えを行つても改善がみられなくなるまで続ける。まず入
れ換えの対象となるノードのベアを指定する必要がある
が、このために４相のクロック信号を用いている。

ノードのベアを指定する方法について第３図を用いて説
明する。例えばク咄ンク線９が“゜１゛になつたときに
はセル１のベアの組合せは（（１，１），（２，１））
，（（１，２），（２，２）），（（１，３），（２，
３）） ・（（１，６），（２，６）），（（３，１
），（４，１）），（（３，２），（４，２）），
・（（３，６），（４，６）），（（５，１），（６，
１）） （（５，６）（６，６））が指定されたこ
とになる。また、例えばクロック線１１が６′ｒ゛とな
つたときには、セル１のベアの組合せとして（（１，５
），（１，４）），（（２，５），（２，４））・ ・
（（６，５），（６，４）），（（１，３），（１，２
）），（（２，３），（２，２））， ・・・（（６，
３），（６，２））が指定されたことになる。このよう
にしてクロック線９，１０，１１，１２がフェイズをず
らして１回ずつ゜゜１゛の状態とれば、全てのセル１の
隣り同士の組合せが指定されることになる。すなわち全
てのノードの隣り同士の組合せが指定されたことになる
。次に上記のような方式で順番に指定されたセル１内の
ノードベアに対して、入れ換えによる配線改善があるか
ないかを判定する。

以下クロック線９が“゜１゛の状態をとつたときを仮定
して説明を行う。

このとき（（１，１），（２，１）），（（１，２），
（２，２））・・・・・等がベアとして指定されたこと
になるが、このうち、（（１，１），（２，１））のベ
アに着目する。セル・１，１、セル２，１とも（２）の
配線長増減値算出フェイズでそれぞれ隣りのセル内のノ
ードと入れ換えたと仮定したときの配線長の増減の値を
もつている。従つて、ここではセル１，１については右
隣りのセルすなわちセル２，１、セル２，１については
左隣りのセルすなわち１，１と入れ換えたと仮定したと
きの配線長の増減の値を加え合わせることによつて両者
のセル内のノードを入れ換えたときに配置全体として改
善があるかどうか判定できる（但し、配線長が増える場
合と、減る場合て正負逆符号がとられているとする）。
この計算はセル１，１あるいはセル２，１内に有する機
能で容易に実行されるものである。

従つ）てどちらか一方から他方のセルへ配線長増減値算
出フェイズであらかじめ算出されているデータを転送す
れば、そのデータを受けた側のセルでそのセル自身のも
つデータと併わせて上記の判定を行うことができるもの
である。このような左右どちらのセルでこの判定機能を
行うかはあらかじめ制御ストレージ１１４にマイクロ命
令としてセットしておけばよいことになる。両セル間の
データ転送はセル間データバス５を通して行われ、全セ
ルのベアについて以上の処理を終えた段階で、各セｌル
ペアで入れ換えによる改善があるかどうかを調べる。こ
れは制御ユニット７によつてセルアドレスを順次指定し
てそのセルからの判定結果をデータバス６を通して制御
ユニット７に送ることによつて行う。制御ユニット７で
は一旦このデータを格納しておき、このデータにもとづ
いてノードの入れ換えに関与するセル内のデータの変更
を行う。これを第４図、第５図を例にとつて説明すると
、ノード６と１０が入れ換えになつた場合にノード１０
に接続関係のあるノード５，７，９，１３でもつている
ノード１０の位置情報を第４図での１，４から第５図で
の１，３というデータに書き変えることに相当する。こ
れを行うためには初期配置セットフェイズで行つたのと
はほぼ同様な方法で指定されたセル内に変更すべきデー
タを書き込む。

すなわち、セル選択線４で特定のセルを指定してデータ
バス６を通してデータを転送しそのセルにデータを書き
込む。このようにして、入れ換えによつて生じたノード
位置データの変更を全て終了すると、初期配置セットフ
ェイズ後の状態と同じになる（但し、ノード位置は第４
図から第５図へというような変化をしている）。引続い
てクロック線１０が゜゜１゛になり、クロック線１１が
゜“１゛になるという経過に従つて、次々に異なるセル
すなわちノードのベアが指定され上記と同様の処理が繰
返される。

この操作を繰返してクロック線９，１０，１１，１２が
１周期経過しても如何なるノードベアにも入れ換えによ
る改善がなくなつたとき、これを制御ユニット７で監視
して、入れ換えフェイズを完了する。この時点の各セル
に格納されているノード位置データが最終配置である。
従つて、これを制御ユニット７からデータ入出力線８を
通して外部に読み出せばよい。以上説明したように、本
発明は、レジスタ群１０７，１０８、加減算回路１０９
等からなる演算回路、順序制御回路１１３や制御ストレ
ージ１１４等からなる制御回路を含むセル１をアレイ状
に構成し、セル間データバス５により隣接セル間を接続
し、制御ユニット７とセル１とをデータバス６により接
続し、又複数相のクロック信号を供給するクロック線９
，１０，１１，１２を接続し、セル１には予め初期配置
データを格納して、クロック信号に従つて順次一対のセ
ル内のノード交換による配線改善の可否を総配線最小化
等の所定の評価基準に基いて演算回路により判定し、改
善判定の場合にはノードの入れ換えを行い、非改善判定
の場合はノードの入れ換えを行わない処理を繰返し、そ
れによつて最終配置データを得るものであり、従来はソ
フトウェアによつて求めていた配置決定が、本発明によ
れば、ハードウェアで直接求めることができ、配線決定
を短時間で処理することができる。

なお従来のソフトウェアにより配置決定を行う場合に、
汎用計算機と云うハードウェアを用いることになるが、
その場合の演算回路は単一で、配置決定を逐次的に処理
しなければならないことになる。

一方本発明によれば、各セルの演算回路により並列処理
が可能となることによつて、従来例に比較して処理時間
を大幅に短縮することができるものである。

又セルの個数は、配置を決定すべきＩＣの個数又は？■
チップ上の論理ゲートの個数と同一以上設ければ良いこ
とになる。又本発明は前述の実施例にのみ限定されるも
のではなく、種々付加変更し得ることは勿論である。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロック線図、第２図は
第１図のセル１の部分の一実施例のブロック線図、第３
図は第１図のクロック線の供給の実施例を示すブロック
線図、第４図、第５図、第６図は配置改善処理手順につ
いての説明図である。 １・・・・・・セル、２・・・・・アドレスデコード回
路、３ノ・・・・・アドレスデータ線、４・・・・・・
セル選択線、５・・・・・・セル間データバス、６・・
・・・・データバス、７・・・制御ユニット、８・・・
・・・データ入出力線、９，１０，１１，１２・・・・
・・クロック線、１０１・・・ＡＮＤゲート、１０２〜
１０５・・・・・・バッファレジ７スタ、１０６・・・
・・・レジスタ間バス、１０７，１０８・・・・・ルジ
スタ群、１０９・・・・・・加減算回路、１１０，１１
１・・・・・演算バス、１１２・・・・・・データバス
、１１３・・・・・・順序制御回路、１１４・・・・・
制御ストレージ、１１５・・・・・・マイクロ命令レジ
スタ、１ク１６・・・・命令デコード回路、１１７・・
・・・・制御信号線。

Claims (1)

【特許請求の範囲】
1. １ レジスタ群と、演算回路と該レジスタ群及び演算回
   路を制御する回路を含むセル、該セルをアレイ状に構成
   し隣接するセル間を接続して該セル間のデータの転送を
   行うセル間データパス、前記セルを選択する為のアドレ
   スデコード回路、前記セルに複数相のクロック信号を供
   給するクロック線、制御ユニット及び該制御ユニットと
   前記セルとの間のデータ転送を行うデータパスを有し、
   前記セルは、予め初期配置データとして、ノードの番号
   と該ノードと接続関係にあるノードの番号と位置とを格
   納し、前記クロック信号に同期して順次選択された一対
   のセル内のノードを交換したとき、配置が改善されるか
   否かを所定の評価基準に基いて前記演算回路により判定
   し、改善判定によりノードの入れ換えを行い、非改善判
   定によりノードの入れ換えを行わない処理を繰返して最
   終配置データを得る構成としたことを特徴とする配置決
   定装置。