JPS5842621B2 - 配線径路決定装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、配線径路決定装置、特に汎用計算機と接続し
て用いることによって配線径路を極めて短時間に決定し
得るようにした装置に関するものである。

ＩＣプリント基板上のＩＣ間の信号配線、計算機ノバン
クパネル上でのプリント基板間の配線やＬＳＩチップ上
の論理ゲート間の配線などの径路を決定する配線設計過
程は、これらの回路や装置の設計全体の中でも大きな時
間と労力を要するところである。

現在ではこれらの配線設計は通常計算機を利用してプロ
グラムによって行われている。

計算機によるプリント基板上の配線設計を例にとって説
明すると、プリント基板上にたて、よこに基盤目の如き
格子を仮定して、この格子上のみを信号配線が通りうる
という規則のもとにＩＣピン間の配線径路を求めるとい
う方法が通常とられている。

この配線格子に沿って径路を求める一つの配線手法とし
て、配線格子の各点が空いているか、すでに他の信号配
線によって占有されているか、電源やアース配線で塞が
れているかなどに対応しテソの状態を１交点当り数ビッ
トのメモリに記憶しておき、接続すべきあるＩＣピン（
始点）から他のＩＣピン（終点）までの途中の交点の空
き塞がりを順次調べて空いている交点を通って終点まで
到達できる径路が存在するかどうかを調べ、径路が存在
する場合には終点から始点に向ってすでに調べた径路に
沿って最短径路をたどることによって始点、終点間の径
路を求める方法が利用されている。

上記のような配線手法を汎用計算機を利用してプログラ
ムで実現すると、計算機上では配線格子の状態をメモリ
から読み出し、その状態を調べてその結果に応じである
状態を再びメモリに書き込むという処理の繰返しがきわ
めて多数回行われることになり、配線の対象となる基板
の規模が大きくなると配線格子数もそれに比例して増大
し、プログラムによる処理時間はその何乗かに比例して
増大するのでこのような手法の適用が禁止的となってく
る。

本発明は上記の配線径路決定の機能をソフトウェアで行
うかわりにその大半の処理をハードウェア化して処理時
間の短縮を目的にしたもので以下図面について詳細に説
明する。

第１図は本発明の実施例であって、１はセル、２はＸア
ドレスデコード回路、３はＹアドレステコ−１回路、４
は入力状態判定回路、５はシーケンス制御回路、６．γ
は出力ＯＲ回路、８は出力状態判定回路、９，１０はク
ロック信号制御回路、１１．１２．１３はフェイズ切換
え回路である。

セル１は、複数個の状態を保持しておくためのフリップ
フロップ回路と、これらのフリップフロップ回路を任意
の状態にセントするための論理回路と、これらのフリッ
プフロップ回路の状態を読出すための論理回路と、隣接
セルからの信号を判定してその信号の内容に対応した状
態をこれらのフリップフロップ回路にセットするための
論理回路を含んでいる。

Ｘアドレスデコード回路２は、Ｘアドレス入力端子Ｘ１
ないしＸｎと入出力選択端子ＳＬ１．ＳＬ２とから入力
情報を受けてＸアドレスをデコードし、さらに入力側か
出力側かを選択する機能を有しており、その結果Ｘ入力
選択線Ｘ１１．ＸＩ２．ＸＩ、、・・・ＸＩ、６とＸ出
力選択線ＸＯ１，ＸＯ２，ＸＯ３，・・・ＸＯＩとのい
ずれか１本の選択線のみが論理レベル１′Ｉ ＩＩに設
定され、それ以外の全ての選択線は論理レベル″□ Ｉ
Ｉに設定されるように構成されている。

Ｙアドレステコ−１回路３は、Ｙアドレス入力端子Ｙ１
ないしＹＩＴｌと入出力選択端子ＳＬ１．ＳＬ２とから
入力情報を受けてＹ入力選択線Ｙ ＩＩ ｔ Ｙ Ｉ２
ｔ Ｙ Ｉ３ ｔ・・・ＹＩｋとＹ出力選択線Ｙ０１
．ＹＯ２，ＹＯ３゜・・・ＹＯｋとのうち１本の選択線
を選択する。

従ってＹアドレステコ−１回路３はＸアドレスデコード
回路２と全く同様の機能を果す。

ただＸアドレスデコード回路２がセル縦列を選択するの
に対してＹアドレステコ−１回路３はセル横行を選択す
るところが異なるだけである。

データ入力端子Ｄ■１．Ｄ■２を通してデータが入力さ
れ、これは全てのセルフに接続されているのでデータの
内容に応じた状態にセル１の内部のフリップフロップ回
路をセットすることができる。

入力状態判定回路４はデータ入力端子Ｄ１１．Ｄ■２に
入力された状態がある特定の状態かどうかを判定し、そ
の結果をコントロール線ＣＴ、を通してシーケンス制御
回路５に入力する。

出力ＯＲ回路６，７は、セル横行第１出力線Ｗ 、Ｗ
、−Ｗｋとセル横行第２ 出力Ｍｖ１．Ｖ２゜２ ・・・Ｖｋとについて夫々オアをとる回路であり、それ
ぞれの出力はデータ出力端子ＤＯ１，ＤＯ２に出力され
るとともに出力状態判定回路８に入力される。

出力状態判定回路８はデータ出力端子ＤＯ１゜ＤＯ□に
出力される状態が、ある特定の状態かどうかを判定し、
その結果をコントロール線ＣＴ２を通してシーケンス制
御回路５に入力する。

クロック信号制御回路９，１０は第１相クロツク信号入
力端子φ１と第２相クロツク信号入力端子φ２とから入
力された第１相および第２相クロツク信号とシーケンス
制御回路５から出力されているコントロール線ＣＴ３の
制御信号とのアンドをとる回路である。

その出力は内部クロック信号線ＣＬ１゜ＣＬ２を通して
全セルに供給されている。

フェイズ切換回路１１．１２．１３はクロック信号制御
回路９，１０からの出力信号とシーケンス制御回路５か
ら出ているコントロール線ＣＴ４．ＣＴ、のコントロー
ル信号とが入力され、第１相クロツク信号が第２相クロ
ツク信号かのいずれかを選択して出力する回路である。

その出力信号はフェイズ信号線ＰＨを通して全セルに供
給される。

シーケンス制御回路５は、本装置の動作順序を制御する
回路であり、上記のようにコントロール＠ＳＬ、。

ＳＬ２．ＣＴ３．ＣＴ４．ＣＴ、に出力し、コントロー
ル線ＣＴ１．ＣＴ２から入力を受ける外、外部制御信号
入力端子Ｃ１ｔ Ｃ２ｔ Ｃ３から入力を受け、さらに
コントロール線ＣＴ６．ＣＴ７．ＣＴ８に出力している
。

第２図はセル１の実施例である。

セル１は、第１７リツプフロフブ回路１０１．１０２，
１０３゜１０４、第２フリップフロップ回路１０５゜１
０６．１０７，１０８、第１フリツプフロフプセツト側
入力回路１０９，１１０，１１１ 。

１１２、第１フリップフロップリセット側入力回路１１
３，１１４，１１５、第２フリップフロップセット側入
力回路１１６，１１７，１１８゜１１９１．第２フリッ
プフロップリセット側入力回路１２０，１２１，１２３
、フリップフロップ出力ゲート回路１２４，１２５、隣
接セル信号入力回路１２６，１２７、セル状態出力回路
１２８゜１２９とから成る。

第１フリップフロップ回路１０１ないし１０４と第２フ
リップフロップ回路１０５ないし１０８とはともに、内
部クロック信号線ＣＬ１を通して第１相クロツク信号が
与えられており、上記フリップフロップ回路へのセット
、リセット動作はこのクロック信号に同期して行われる
。

これらのフリップフロップ回路の動作モードは次の４つ
に分けられる。

すなわち、ａ）リセット動作、ｂ）状態セット動作、Ｃ
）隣接セル信号による状態遷移動作、ｄ）クリア動作の
４つのモードである。

以下、それぞれの動作モードについて説明する。

ａ）リセット動作モード コントロールＭＣＴ６を通してリセット信号を与えるこ
とにより、第１フリップフロップリセット側入力回路１
１５と第２フリップフロップリセット側入力回路１２３
を介して第１フリップフロップ回路１０１ないし１０４
と第２フリップフロップ回路１０５ないし１０８とがと
もにリセットサれて出力はともに′（０＃の状態になる
。

ｂ）状態セット動作モード これはフリップフロップ回路を任意の状態にセットする
モードである。

Ｘ入力選択線ＸＩｉとＹ入力選択線ＹＩｊとをともにｌ
ｊ １ ／／にしておき且つデータ入力線ＤＩＬ１．Ｄ
ＩＬ２を通して信号を与えることにより、第１フリップ
フロップセット側入力回路１０９，１１２を介して第１
フリップフロップ回路１０１ないし１０４をある特定の
状態にセットし、また第２フリップフロップセット側入
力回路１１６，１１９を介して第２フリップフロップ回
路１０５ないし１０８をある特定の状態にセットするこ
とができる。

Ｃ）隣接セル信号による状態遷移動作モードこれは上下
左右の隣接セルから上隣接セル入力線Ｕ１１ ｉ 、Ｕ
Ｉ２ｉ、下隣接セル入力線Ｄ１１ ｉ 、ＤＩ２ｉ、左
隣接セル入力線ＬＩＩ ｊ 、ＬＩ２ｊ、右隣接セル入
力線Ｒ１１ｊ、ＲＩ２ｊを通して与えられた信号によっ
てフリップフロップ回路の状態を変化させるモードであ
る。

上下左右の隣接セルから与えられた信号は隣接セル信号
入力回路１２６゜１２７を介して、第１フリップフロッ
プセット側入力回路１０９ないし１１２と第１フリップ
フロップセット側入力回路１１３ないし１１５とに入力
されて、第１フリップフロップ回路１０１ないし１０４
の状態を変化させ、また第２フリップフロップセット側
入力回路１１６ないし１１９と第２フリップフロンプリ
セット側入力回路１２０ないし１２３とに入力されて第
２フリップフロップ回路１０５ないし１０８の状態を変
化させる。

ｄ）クリア動作モード コントロール線ＣＴ７を通してクリア信号を与えること
により、第１フリップフロップリセット側入力回路１１
３，１１５を介して第１フリップフロップ回路１０１な
いし１０４をリセットし、また第２フリップフロップリ
セット側入力回路１２０ 、１２３を介して第２フリッ
プフロップ回路１０５ないし１０８をリセットする。

このとき、第１フリップフロップリセット側入力回路１
１３には第１フリップフロップ回路１０１ないし１０４
の出力も入力されているので、その出力状態のある特定
の状態のときリセット動作が行われることになる。

第２フリップフロップ回路１０５ないし１０８について
□も同様にその出力状態の、ある特定の状態のときにか
ぎってリセット動作が行われる。

以上が４つの動作モードの説明である。

フリップフロップ出力ゲート回路１２４，１２５は、コ
ントロール線ＣＴ８を通して与えられるフッツブフロッ
プ出力イネーブル信号によって、第１フリップフロップ
回路１０１ないし１０４と第２フリツプフロツプ回路１
０５．ないし１０８の出力とを上下左右の隣接セノ□し
に伝搬するための回路である。

上下左右の隣接セルへは、それぞれ上隣接セル出力線Ｕ
Ｏ１ｉ、ＵＯ２ｉ、下隣接セル出力線ＤＯＩ ｉ 、Ｄ
Ｏ２ｉ、左隣接セル出力線ＬＯＩ ｊ 、ＬＯ２ｊ、右
隣接セル出力線Ｒ０１Ｊ ＃ＲＯ２ｊを通して信号を伝
搬される。

セル状態出力回路１２８ 、１２９は、Ｘ出力選択線Ｘ
ＯｉとＹ出力選択線ＹＯｊとがともに１１１ ／／の状
態のとき、第１フリップフロップ回路１０１ないし１０
４と第２フリップフロップ回路１０５ないし１０８との
出力状態を出力する回路である。

ただし、そのときフリップフロップ出力ゲート回路１２
４ 、１２５は開いているものとする。

出力信号はセル横行第１出力ａＷｊとセル横行第２出力
線Ｖｊに出力される。

第２図に示すセルの例ではフリップフロップ回路が内部
クロック信号線ＣＬ１の方に接続されているが、本装置
内のセルの位置によって異なるようにされる。

すなわち、これは、第２図の実施例においてフリップフ
ロップ回路の形式としてＲＳタイプのフリップフロップ
を用いているため、フＪツブフロップ回路間の信号伝搬
を行うためには相隣り合うフリップフロップ回路は異な
る相のクロック信号で駆動されなくてはならないという
理由による。

従って、本装置全体としては上下左右に相隣り合うセル
はお互いに異なるクロック相（第１相クロツクか第２相
クロツク）が供給されるように内部クロック信号線ＣＬ
１．ＣＬ２が各セル内で選択的に接続されている。

第３図はＹアドレステコ−１回路３の実施例である。

図を簡単にするためＹアドレス入力端子Ｙ１ ｔ Ｙ２
、ＹＢが３個の場合について示す。

Ｙアドレステコ−１回路３はデコード回路３０１゜３０
２．３０３，３０４，３０５，３０６゜３０７．３０８
、デコード出力選択回路３０９゜３１０、・・・３１６
、デコード出力入出力切換回路３１７．３１８，３１９
．・・・３３２から戒る。

デコード回路３０１ないし３０８はＹアドレス入力端子
Ｙ１．Ｙ２．Ｙ３からＹアドレス入力を受けてデコード
出力を出力する回路である。

デコード出力選択回路３０９ないし３１６はデコード出
力信号とコントロール線ＳＬ１からのデコード出力選択
信号とのＡＮＤをとる回路である。

デコード出力入出力切換回路３１７ないし３３２はデコ
ード出力選択回路３０９ないし３１６からのデコード出
力信号をコントロール線ＳＬ２からの入出力切換え信号
によって、Ｙ入力選択線Ｙ１１＃Ｙ工２．・・・Ｙ■８
かＹ出力選択線ＹＯ１，ＹＯ２，・・・ＹＯ８かのいず
れかを選択する機能を有する。

Ｘアドレスデコード回路２（第１図）は第３図に示した
Ｙアドレステコ−１回路３の実施例から容易に類推しつ
る回路であるので、特に実施例として詳細図は示さない
。

また、シーケンス制御回路５（第１図）についても以下
に本装置全体の動作説明で述べるような動作順序を制御
できる回路であればよく、これは各部分回路の動作内容
と動作順序が定義されれば容易に構成しうる回路なので
特に実施例として詳細図は示さない。

以下に、第１図ないし第４図を参照しながら本装置の動
作例について詳述する。

装置全体の動作は大きく分けてリセットフェイズ、閉塞
状態セットフェイズ、バスサーチフェイズ、トレースバ
ックフェイズ、クリアフェイズの５つに分れるので以下
これらのフェイズ毎に順をおって説明する。

本装置は汎用の計算機と適当なインターフェイス回路を
介して接続されているものとする。

（１）リセットフェイズ 本装置内の全てのフリップフロップ回路をリセットする
ために外部制御信号入力端子Ｃ３からリセット信号を入
力すると、コントロール線ＣＴ３．ＣＴ６が１ゝ１″に
なり全セル内のフリップフロップ回路がリセットされる
。

各セル内のフリップフロップ回路により取りうる状態数
はフリップフロップ回路が本実施例では２個であるから
２２＝４で、これらの状態をＳ。

、Ｓｌ。５２ｔＳ３と呼ぶことにする。

第１表は各セル状態とセル内の第１フリップフロップ回
路１０１ないし１０４および第２フリップフロップ回路
１０５ないし１０８の各出力状態との対応関係を示す。

こ＼で各セルは配線格子に対応していると考えると、セ
ノシ状態は配線によって占められていない空き状態と既
配線によってすでに占められているか電源やアースなど
によって占められている閉塞状態とがある。

空き状態をＳ。に、閉塞状態を８３に対応づけて考える
。

（２）閉塞状態セットフェイズ 次に閉塞状態をもつ配線格子に対応するセルを状態Ｓ３
にセットする。

このためにはセルアドレスをＸアドレス入力端子Ｘ１な
いしＸｎとＹアドレス入力端子￥１ないしＹｍとを通し
て□与え、データ入力端子Ｄ■１．Ｄ■２を通してＳ′
Ｉ ＩＩ 、 Ｉ ＩＩのデータ信号を与え、コント
ロール線Ｃ１にアドレスとデータのイネーブル信号とを
与えると、コントロール線ＳＬ１．ＳＬ２゜ＣＴ３が１
′１１７になり、該セルのＸ入力選択線ＸＩｉとＹ入力
選択線ＹＩｊとが選択され、内部クロック信号線ＣＬ１
．ＣＬ２を通してクロック信号が与えられて、データ入
力端子Ｄ■１の値がデータ入力線Ｄ Ｉ Ｌｌを通して
第１フリップフロップ回路１０１ないし１０４にセット
され、データ入力端子Ｄ■２の値がデータ入力線ＤＩＬ
２を通して第２フリップフロップ回路１０５ないし１０
８にセットされる。

すなわち、該セル状態は状態Ｓ３にセットされる。

以上の操作を閉塞状態をセットすべきセル全てに対して
行うと所要のセルが状態Ｓ３で、その他のセルが状態Ｓ
。

をとることになる。（３）バスサーチフェイズ 次に配線格子上で始点に相当するセルに対して状態Ｓ２
をセットする。

これは状態Ｓ３をセットした場合と全く同様に行われる
。

ただ異なるところはデータ入力端子Ｄ■１．Ｄ■２のデ
ータが′Ｓ、Ｉ Ｎ 、 １′□ ＩＩとなる点だ
けである。

このとき入力状態判定回路４によってデータが′１１
／７ゝゝ□ＩＩであることが判別されてコントロール線
ＣＴ１が１′Ｉ Ｎとなりこの値がシーケンス制御回路
５に与えられる。

シーケンス制御回路５は、コントロール線ＣＴ１が１１
１″である信号を受けて、セル１に始点セルを意味する
状態Ｓ２が与えられたことを判定してコントロール線Ｃ
Ｔ８をＳ′Ｉ ＩＩにする。

コントロール線ＣＴ８が１′１１′になるとフリップフ
ロップ出力ゲート回路１２４，１２５が開いて、第１フ
リップフロップ回路１０１ないし１０４と第２フリップ
フロップ回路１０５ないし１０８との出力信号が隣接セ
ルへ伝搬可能となる。

セルの状態は、空き状態すなわち状態Ｓ。

にかぎり、隣接セルからの信号によって状態Ｓ１か状態
Ｓ２に遷移できるように第１フリップフロップセット側
入力回路１０９ないし１１２、第２フリップフロップセ
ット側入力回路１１６ないし１１９ともに論理が構成さ
れている。

この遷移のコントロールをフェイズ信号線ＰＨの信号に
よって行っている。

出力側セルの出力状態と入力側セルの遷移後の状態の対
応関係を第２表に示す。

フェイズ信号線ＰＨの値は第１相クロツク信号と第２相
クロツク信号に同期して変わるので、第２表の関係から
セルの状態はクロックが進む毎にＳ２→Ｓ１→Ｓ１→Ｓ
２→Ｓ２→Ｓ１→・・・という順序でセルの状態がセッ
トされていく。

第４図に始点がＸ＝３．Ｙｍ６の位置にセットされて、
第２相クロツクが４クロック分経過したのちのセル状態
を示す。

始点のセルの状態は Ｏで表している。

こ＼でセル（４，４）、（５゜４）、（６，４）、（７
，４）、（７，５，）。

（８，５）、（８，６）、（８，７）は閉塞状態セット
フェイズにおいて、状態Ｓ３にセットされているものと
する。

その状態を図中では町 で表わし、Ｓｌ、Ｓ２と区別し
やすいようにしである。

セルへのクロック信号を打ち切る操作は外部制御信号入
力端子Ｃ２を１１１ ＩＩにすることによって行われる
。

外部制御信号入力端子Ｃ２が１１１″になると、シーケ
ンス制御回路５のコントロール線ＣＴ３がＳＳ Ｏ，Ｉ
Ｉになりセル１へのクロック信号の供給が止まり、セル
間の信号の伝搬が停止する。

このバスサーチフェイズの打ち切り時点は計算機側で判
断してきめる。

打ち切り時点は例えば始点セルと終点セル間の距離を計
算して、この距離のセル間を信号が十分伝搬しうるクロ
ック数をカウントしたのち打ち切りなどで容易に設定す
ることができる。

トレースバックフェイズ 本フェイズではまず最初に終点に当るセルの状態を読み
出して該セル状態が状態Ｓ。

から状態Ｓ１かあるいは状態Ｓ２に変化しているかどう
かを調べる必要がある。

もし状態が８１かＳ２であれば始点セルから終点セルへ
の配線径路が存在したことになるので、つづいて終点か
ら始点へ向って径路をたどりながら戻り、径路を決定す
る。

もし状態がＳ。のまＳであれば径路が存在しなかったこ
とになるので次のクリアフェイズに入る。

まずセルの状態の読み出し動作について説明する。

バスサーチフェイズの打ち切りと終点セル状態の読み出
しとのために外部制御信号入力端子Ｃ１，Ｃ２を１′Ｉ
ＩＩにすると、これによりシーケンス制御回路５でコ
ントロール線ＳＬ１゜ＣＴ８を１ゝ１″にし、コントロ
ール線ＳＬ２゜ＣＴ３を１１０ ＩＩにする。

コントロール線ＳＬ１が１１Ｐ′、コントロール線ＳＬ
２が′Ｓ ＯＩＩになると、Ｘアドレスデコード回路２
のＸ出力選択線ＸＯｉが１１１″になり、Ｙアドレステ
コ−１回路３のＹ出力選択線ＹＯｊが′Ｓ Ｉ ＩＩに
なる。

従って、セル状態出力回路１２８，１２９が開き、第１
フリップフロップ回路１０１ないし１０４と第２フリッ
プフロップ回路１０５ないし１０８の出力状態がセル横
行第１出力線Ｗｊとセル横行第２出力線Ｖｊとを通して
セル１外へ読み出され、出力ＯＲ回路６，７を介してデ
ータ出力端子ＤＯ１，ＤＯ２へ出力される。

この出力信号を調べることにより終点セルの状態が状態
Ｓ。

のまへであるか、状態Ｓ１あるいは状態Ｓ２に変化した
かを判定することができる。

状態Ｓ１か状態Ｓ２であった場合、始点終点間に径路が
存在したことになるので、終点から始点に向ってトレー
スバック処理に入る。

まず、終点セルに隣接するセルのうちで第３表に示す状
態を有するセルをみつける操作から行う。

（４） （なお上記距離とは始点セルと終点セルとの間に存在す
るセルの数で表わす） 終点セルに隣接するセルのうち複数個のセルが第３表に
示す状態を有する場合があるので、優先順をつけて捜す
ことになる。

この操作はセルアドレスを隣接セルの優先順に従って与
えて読み出し動作をすることであり、これは終点セルの
状態を読み出した動作と全く同様に行われる。

ただセルアドレスが異なるだけである。この操作によっ
て終点セルに隣接するセルのうち配線径路上に存在する
セルがみつかることになる。

第４図で、Ｍを終点セルとすると、この操作ではＬＳ、
＝ｊが第３表の関係を満たすセルとしてみつかる。

続いて新らたにみつかったセルの隣接セルに則して上記
と同様の操作を繰返すことにより、次々と径路上のセル
がみつけられて最後に始点セルに到達すればこのトレー
スバックフェイズが終ることになる。

このとき。みつけるべきセルの状態は径路上のセルの状
態が８２ ｙ ８１ ｙ Ｓｌ ｔ Ｓ２ ｅ Ｓ２
ｔ Ｓｌ ｔ Ｓｌ ｙ・・・という順序に並んでいる
ことから容易に決定することができる。

第４図の例でいうと、これらの操作結果、終点セル（８
，３）、（７，３）。

（６，３）、（５，３）、（４，３）、（３゜３）、（
３，４）、（３，５）、始点セル（３゜６）という径路
がみつかる。

トレースバック処理で求まった径路上のセルは、始点セ
ル、終点セルを含めてこれから後は新しい配線径路上の
セルとはなりえないので全て閉塞状態にセットしておく
必要がある。

これは（２）閉塞状態セットフェイズで述べたのと全く
同様の動作によって行うことができる。

（５） クリアフェイズ このフェイズでは次のことを行なう。

即ち（３）バスサーチフェイズで状態Ｓ。

から状態Ｓ１あるいはＳ２に変化したが配線径路上のセ
ルには該当しなかったセルについては、状態Ｓ。

に戻して新らたな始点・終点セル間のパス（径路）を求
めるときに再び状態Ｓ１あるいは状態Ｓ２に変化しつる
ようにしておかなければならない。

状態Ｓ１あるいは状態Ｓ２を状態Ｓ。

に戻す処理をクリアと呼んでいる。

このクリア処理は以下のように行われる。

外部制御信号入力端子Ｃ１，Ｃ２に信号１ゞ１″を与え
ることによってシーケンス制御回路５を介してコントロ
ール線ＣＴ７をＳＳ Ｉ ＩＩに設定する。

コントロール線ＣＴ７が１′Ｉ ＩＩになると第１フリ
ップフロップリセット側入力回路１１３ないし１１５と
第２７す゛７プフグ゛７ブリパ７Ｆ側大入力路１２０な
いし１２３とを介して状態Ｓ１．Ｓ２が状態Ｓ。

に変化するように第１フリップフロップ回路１０１ない
し１０４と第２フＪツブフロツプ回路１０５ないし１０
８が状態遷移する。

上記のようにしてクリアフェイズを終えた後再び新らた
な始点・終点セル間の配線径路を求めるバスサーチフェ
イズＩ（入る。

以下（３） 、 （４） 、 （５）のフェイズを求、
める配線径路の数だけ繰返せばよい。

以上説明したように本装置は汎用計算機と接続して用い
ることにより従来ソフトウェアによって求めていた配線
径路決定問題をその大半の部分をハードウェアで解くこ
とによって、極めて短時間に処理する効果をもたらす。

以下に全てソフトウェアで解、く場合と本装置を利用し
て解く場合に処理時間が大きく短縮される個所を具体的
に指摘しておく。

まず、バスサーチフェイズにおいて、本装置では隣接セ
ル間が配線によって直接接続されているためセルの状態
を隣接セル間で次々と伝搬し、状態変化させる動作を極
めて繰返し周期の短かいクロック信号に同期して行うこ
とが可能であるのに対し、これをソフトウェアで行う場
合にはメモリに記憶されているセルの状態を読み出して
きて、演算回路で判定し、必要な演算を施して、再びメ
モリに書き込んで・・・という処理が各セルの状態変化
毎に行われなければならず、しかもこれらの処理のサイ
クル時間は上記のクロック信号の周期に比べるとはるか
に長い時間を要する。

次に、クリアフェイズにおいては、これをソフトウェア
で行う場合には同様に全てのセルの状態を逐−読み出し
てきて、その状態を判定し、状態変化が必要なセルは再
び適当な状態を書き込み、必要でないセルはそのま＼に
しておくという処理が必要となる。

一方、本装置においてはクリアのための信号を１回与え
るだけでクリア動作が必要となるセルだけが選ばれてい
っせいにクリア処理が行われるので極めて短時間で済む
。

上記バスサーチフェイズとクリアフェイズは、ソフトウ
ェアで解く場合にも本装置を利用して解く場合にも、全
処理時間の大半を占める部分であり、この部分で上記の
ように大幅に処理時間を短縮することは極めて効果が大
きい。

なお、本実施例では記憶素子としてＲＳタイプのフリッ
プフロップ回路を用いた例を示したが、これは他のタイ
プのフリップフロップ回路でも可能であるし、またクロ
ック信号に同期して動作する記憶素子なら任意のものを
用いることができる。

また、１セル内の記憶素子の数は２個以上であってもよ
い。

また、第２図に示したセルおよび第３図に示したアドレ
スデコード回路は一例であり、同様な機能を達成する他
のハードウェアでも可能である。

さらに、クロック信号は本実施例では外部から与えてい
るが本装置内部にクロック信号発生回路をもたせること
も可能である。

即ち記憶素子の種類や個数（たゾし２以上）、セルやア
ドレスデコード回路の実現法、クロック信号の供給法な
どは本発明による配線径路決定装置の範囲を限定するも
のではない。

【図面の簡単な説明】

第１図は本発明装置の一実施例の回路図、第２図は第１
図のセル１の部分の一実施例を示す回路図、第３図は第
１図のＹアドレスデコード回路３の部分の一実施例を示
す回路図、第４図は本発明装置の動作態様を説明するセ
ル状態図である。 図中１はセル、２はＸアドレスデコード回路、３はＹア
ドレスデコード回路、４は入力状態判定回路、５はシー
ケンス制御回路、６，７は出力ＯＲ回路、８は出力状態
判定回路、９，１０はクロック信号制御回路、１１．１
２．１３はフェイズ切換回路１０１ないし１０４は第１
フリップフロップ回路、１０５ないし１０８は第２フリ
ップフロップ回路、１０９ないし１１２は第１フリップ
フロップセット側入力回路、１１３ないし１１５は第１
フリップフロップリセット側入力回路、１１６ないし１
１９は第２フリップフロップセット側入力回路、１２０
ないし１２３は第２フリップフロップリセット側入力回
路、１２４゜１２５はフリップフロップ出力ゲート回路
、１２６．１２７は隣接セル信号入力回路、１２８゜１
２９はセル状態出力回路、３０１ないし３０８はデコー
ド回路、３０９ないし３１６はデコード出力選択回路、
３１７ないし３３２はデコード出力入出力切換回路を表
わす。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の記憶素子とこれらの記憶素子を任意の状態
   にセントするための回路とこれらの記憶素子の出力を選
   択的に読み出すための回路と隣接セルから受けた信号状
   態に応じてこれらの記憶素子の状態をセットするための
   回路とから成るセル、該セルをアーイ状に構成して隣接
   するセル間を直接結線した回路、これらのセルの任意の
   一つを選択スるための回路、各セルにクロック信号を供
   給するための回路、およびそれら回路全体のシーケンス
   を制御するための回路から成り、セルにクロック信号が
   与えられるごとに１つのセルかう当該セル内の記憶素子
   のもつ状態に応じた状態信号を当該セルに隣接するセル
   に対１して伝搬することによって、隣接するセルのうち
   予め定めた状態を有するセルは上記状態信号に応じた状
   態に変化され上記予め定めた状態以外の状態を有するセ
   ルは状態を変化させないようにして、隣接するセル間で
   選択的に上記状態信号を伝搬させるよう構成したことを
   号機と、する配線径路決定装置。 ２ 上記伝搬されたセルの状態を外部から与えられる信
   号により選択的にセルを指定して読出し得るよう構成し
   たことを特徴とする特許請求の範囲第１項記載の配線径
   路決定装置。 ３ 上記セルの状態を外部から与えられる信号により選
   択的にセルを指定して書込み得るように構成したことを
   特徴とする特許請求の範囲第１項または第２項記載の配
   線径路決定装置。