JPS6046676A - Ｃｃｄイメ−ジセンサ及び非同期読み出し方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、固体イメージセンサに係り、ことに電荷結
合装置（ＣＯＤ）イメージセンサであってそのＣＣＤイ
メージセンサの読み出しが、電Ｍバケットの非同期転送
によって行われるイメージセンサ及び方法に関する。

ＣＣＤイメージセンサば数年にわたって使用されてきて
おりそして１シーンの全てまたは一層１へのいずれかの
電気的“イメージ゛を提供するために。

商用の用途においてより一層多く用いられてきている。

典型的なＣＣＤリニアイメージセンサはシリコンチップ
上のリニアなひと続きの感光素子（光素子）からなり、
ＣＣＶ）領域イメージセンサは水平行と垂直列とのパタ
ーンにおいてシリコンチップ」二に配設された感光素子
のアレイからなる。

各感光素子は、それをうつ光の量と数においであるいは
より正確には入射、照射強度及び集積期間（露出の期間
）と比例する自由電子の“電荷パパゲソ［、を生じる。

各電荷のパケソ１、ば連続するトランスボートシフトレ
ジスタ 積素子において選択的に蓄積され，そのシーンのイメー
ジを再生するため，及びそのシーンの視覚的な特徴を解
析するために出力装置べとシフトされる。

一つの特定のＣＣＤ領域イメージはＣＣＤ２２２として
知られ，この発明の譲受人によって生産されているもの
であって，４８８個の水平ラインあるいは行と３８０ｔ
ｌｌｉｌの垂直列の，電荷結合光素子（４８８Ｘ３８０
素子Ｃ　Ｇ’Ｄイメージセンザ）の７１−リソクスアレ
イとして構成される。フェアチャイルドＣＣＤ　２　２
　２は各コラムの光素子に対して垂直１ランスポートシ
フトレジスタが与えられる。垂直１・゛ランスポートシ
フＩ・レジスタはずべ“ζ電荷パケットの水平行あるい
は線を動かすように同期してクロ・７りを取られ，ひと
続きのビデオ情＋Ｕを表しており，水平ｌ・ランスポー
トシフトレジスタに対して垂直方向である。水平トラン
スボートレジスタは電荷パケットの各全ラインを受け取
るので，その水平ラインを出力素子へと連続的にシフｌ
−する。

垂直シフトレジスタの構造は水平垂直トランスポー；−
ランスボールレジスタの一つのＣＣＤステージが各光素
子と対応し各連続するＣＣＤＣＣステージ直トランスポ
ートレジスタを形成するように直接的に相互接続されて
いる。電荷パケソ１−は直後に連続しているＣＣＤステ
ージに記憶されて。

適当なりロック信号を使うことによって記１．１された
ビデオの４８８Ｘ３８０素子フレ一ム全体を生ずるよう
になされている。しかしながら同期態様においてステー
ジからステージへと電荷パケットを転送すること即ち，
ずべての電荷パケットが垂直方向に同時的に一つのステ
ージから次のステージへとシフトされることによって各
組の電荷パケｙｌ・を統合及びその組み合せを生ずとい
う結果に成る。ビデオ出力信号の垂直方向の解像度した
がって２４４ラインーあるいは可能な解像度の半分へと
減少される。

従ってＣＣＤ領域イメージセンサはＣＣＤ２２２のよう
に構成され，今後インターライン電（；：Ｊ転送領域イ
メージセンサとして述べられるものであって、フィール
ド′イメージ装置として一般的に用いられ、２個の別々
のしかし、垂直にインターレースされたフィードのビデ
オ情報を生ずる。

すべての奇数の行あるいは水平ラインの光素子によって
生しる電荷パケットは先ず第１のフィール１を生ずるた
めに水平トランスボートレジスクへと垂直に、記憶され
そして同期して転送される。

電４Ｅｆパケットの偶数の水平ラインはその後蓄積され
、同期して水平トランスポートレジスタへと垂直方向に
転送され第２のフィールド′を生ずる。２（固のインタ
ーレースされたフィールドはビデオ情報のフレームから
成る。

各フィールドがザンプルされた時にひとつおきの水平ラ
インだりを蓄積し、垂直方向に転送することによって、
電荷パケノ１−を含む垂直１−ランスボートレジスタの
各ステージ間に−っの空のＣＣＤステージが存在する。

かくしてそのクロックパルスが電荷を垂直方向に水平ト
ランスボー１−レジスタへと転送するとき電荷パケット
の組が結合されてしまうことが回避されそしてその・イ
ンターレースされたフレームの垂直方向の解像度は４８
８ラインとなる。

典型的なＣＣＤリニアイメージセンサは領域イメージセ
ンサの垂直列に対して構成的に同一であるがしかし光素
子のそのラインと関係した２個のＣＣＤ　Ｉ・ランスボ
ー１−シフトレジスタを有する。

その光素子の一側面上の一つのＣＣＤ　ｌ−ランスボー
トレジスタは各光素子に対してＣＣＤ記憶装置を有し、
ひとつおきの光素子だけが関係する記憶素子に接続され
る。光素子の他の側面上におりる他のＣＣＤＩランスボ
ートレジスクは各光素子に対して同様にＣＣＤ記憶素子
を有し、しかし第１のＣＣＤ　）ランスポートレジスタ
に接続されていないひとつおきの光素子だけが関係した
記１．ａ素子−１と接続される。

２個のＣＣＤ　Ｉ−ランスポートレジスタの各一つは光
素子に刻して数値的な長さにおいて等しく。

交互にかわるパターンでそれらに接続されているので、
荷電パケットを最初に受り取り記１．１する各素子間に
ＣＣＤ素子が存在するので光素子の全ラインによって形
成された荷電パケットが同時に記ＩＱされそして出力装
置へとシフトして出力される。

勿論適当な順序でビデオ情（・技の全ラインを出力する
ために記ＩＱされた荷電パケットの２個の別々のひとつ
づきを結合し−インターレースするような手段が提供さ
れなければならない。上述されたタイプのその典型的な
ＣＣＤイメージセンサはＣＣＤの１１１才あり、２５６
ライン走査イメージセンク・はその発明の譲受人より入
手可能である。

インターレースされたフィールド“読の出しよりもむし
ろ全フレーム読め出しを有するＣＣＤ領域イメージセン
サを用いることが望ましいことがある。ＣＣＤ２２２の
ように構成されたイメージセンサは、現在入手可能なＣ
ＣＤインターライン電荷転送を有する技術を用いており
、これば垂直分解能の半分を犠牲にすることによっての
み可能である。同一の垂直う〕解能であって全体的なフ
レーム読み出しを得るためには光素子とＣＣＤステージ
の垂直ラインの２倍を必要とする。

現在入手可能なＣＣＤリニアイメージセンサは分解能を
’ｔｉｅｓ牲にすることなしに全体的なライン記憶読め
出しと同期をとるために準＜１’＋ｎされるものである
が、光素子の数の少なくとも２倍の数を有するＣＣＤ記
憶素子のコスト増と複雑さとが必要とされる。そのチッ
プの大きさはより少ないＣＣＤ記憶素子を必要とするも
のよりも必ずより大きな事が必要てあり、ザ・ｒズが増
加しそして複雑さが増加している事によって主として価
格の点から望ましくないのである。

本発明の目的は、同様の記１意及び転送特性を有する公
知のセンサよりもより少ないＣＣＤ記１．σ素子を有す
る新規なＣＣＤイメージセンサを提供する事である。

この発明の他の目的は、入手可能な垂直分解能のいずれ
をも犠牲にすることなしに、ＣＣＤ□（ンターライン電
荷転送領域イメージセンザのフレーム読め出しを提供す
る新規な方法とＣＣＤ領域イメージセンサ読み出し機構
とを提供することである。

この発明のさらに他の目的は、隣接するＣＣＤステージ
において数組の電荷パケソ１〜を組み合せることを避番
ノるために、ＣＣＤインターライン電荷転送を非同期で
読み出すための新しい方法と装置とを提供することであ
る。

本発明のさらに他の目的は、それらがステージからステ
ージへと転送されるにしたがって電荷パケットの組を結
合することを避Ｌｊるため、ことにフレーム記１だと読
み出しモートで動作するＣＯＤインターライン電荷転送
領域イメージセンザにおいて垂直う″ｉ解能を犠牲にす
ることをさりるために。

ＣＣＤインターライン電荷転送装置の連続ステージに記
憶されている電荷パケットを非同期に転送するための新
規な方法と装置を提供することである。

この発明に従うと、これらのそして他の目的と利点とは
、一つのＣＣＤステージから他のものへと記１．１され
た電荷パケットの非同期の転送を介して達成されるもの
であって、第１のＣＣＤのステージに記憶された電イγ
ｊパケットの転送が開始され。

電荷バゲ、１−を含む各ステージ間に空のステージが存
在するまで非同期に進行する。

より具体的にいうならば、電荷パケットの垂直方向の転
送を制御するスイッチの組は、順次駆動され、またＯＮ
され、その結果、各垂直のトランスボートレジスタ されている電荷パケノ１−は，第１のステージから第１
のステージと垂直トランスボー１−レジスタとの間にあ
るＣ　Ｃ　ｌ）記憶素子へと２位相クロック信号の第１
の位相によって転送される。次に，第２のｃｃＤ７積ス
テージに記憶されている電荷バヶノ１ば，２位相クロッ
ク信号の第２の位相によって．第２のステージから第１
のステージへと電送され，中間ステージにお番ノる電荷
パケットはに水平トランスボートレジスタへと同時に転
送される。

このプロセスは゛リップル効果゛と非常によく似たよう
に続行し．ＣＣＤレジスタにおける各連続するステージ
において電荷パケットが，直列ステージにおりる電荷パ
ケットがシフトされたあとはしめてシフＩ・されその後
各クロックシフ１−期間においてシフ１されるようにな
る。クロックシフト期間（２分の１）が発生したとき，
各ＣＯＤ記憶ステージは電荷パケソＩ・を含み，空のＣ
ＣＤステージによってすべての他のものから分離されて
おり，すべての転送制御スイッチはＯＮとなりその転送
は通常の態様で進行する。

この発明の好ましい実施例においては，電荷パケットの
垂直方向の転送を制御するための垂直転送制御の組は垂
直走査レジスタからの出力信号によって選択的に駆動さ
れ，そしてそれは順次第１のス・イソヂ組と第２のスイ
ッチ組等をすべてのスイッチが駆動されるまで順次駆動
する。これらのスイッチに加えられたクロックパルスは
駆動されない場合は電荷転送を生ずるために非有効なも
のとする。垂直走査レジスタは望ましくは２進シフ１−
レジスタであり，それはすべてのバイナリＯを最初に含
みバイナリ１がロードされるものであってＣＯＤ転送転
送アイの第１の組を制御する第１のステージから開始し
，２進シフトレジスタのすべ゛このステージは°“１”
を含みそしてすべての垂直トランスポートスイッチは駆
動される。

第１図は光素子を有する公知のＣＣＤリニアイメージセ
ンザを示す。光素子ＰＢＩ乃至ＰＥ２５６はインライン
として配列され拡散されたチャネルストップによって順
次隣合ったものが分離されそしてシリコン光ゲートによ
っーで被覆される。イメージフォトンば透明光ゲートを
介して通過し。

単一のシリコン結晶に吸収されて正孔電子対を形成する
。イメージからフォトンによって生じる自由電子は各光
素子によって蓄積され，電荷の総量は入射する照射強度
と期間の積分とのリニア関数である。各光素子に蓄積さ
れた電荷はアナログ的に，零照躬において熱的に発生し
た背景レヘルがら，明るい照射のもとにおける飽和にお
ける最大値まで変化する。

１−ランスボー１−レジスタＡおよびＢは光素子の線の
一側面に設けられている。各１−ランスボー１〜レジス
タは連続的に接続されているＣＣＤ素子からなりその数
は光素子ＰＥの数に等しい。かくしてトランスボートレ
ジスタＡは２５６個のＣ　Ｃ　Ｄ素子、ＣＣＤＩ−ＣＣ
Ｉ）２５６からなる。トランスポー１−レジスタＢは同
様に２５６個の素子。

ＣＣＤ　Ｉ　−ＣＣＩ）　２５６を有する。］・ランス
ポーｉ・ゲート（図示せず）光素子と各トランスポーＩ
・レジスタＡおよび８間のゲート動作を、電荷パケット
を光素子からトランスポーｌ−レジスタまで転送するこ
との制御するために行う。これに関連して、一つおきの
光素子はたとえば偶数の光素子は電荷パケットをトラン
スポートレジスタＡの対応するＣ　Ｃｌ）素子へと供給
するために接続される。

残りの交互の光素子３例えば奇数の素子ばその電荷パケ
ノｉ・をトランスポー１−レジスタＢの対応するＣ　Ｃ
］）素子へと供給するために接続される。かくしオ１ラ
ンスボートレジスクの各々における各一つおきのＣＣＤ
素子は、電荷パケットが光素子から最初に転送されたと
きそしてｌ・ランスポートレジスタの長さ方向に沿って
蓄積された電荷の転送の間おいている。

適当な位相を有するφｌａおよびφ２ａば１Ｍ積された
電（ｌ？ｊパヶ／１−を適当な出力装置へとシフトする
ために、トランスボートレジスタ る。同様に適当に位相をつげられたクロック信冒φ１ｂ
とψ２ｂは蓄積された電荷のパケットをこのレジスタか
ら出力装置−・と連続的にシフトするために，供給され
る。

第１図の図示されたＣＯＤリニアイメージセンザは従来
の方法で半導体チップ上に形成され，図示されていない
他の回路を含んでなる。たとえばそのチップは，光素子
によって生成されたビデオ情報の当初の−続きのライン
を適当に再生するために，２個のトランスポートレジス
タ出力信号を適当に再結合することを保証する回路と増
幅回路とを有する。したがって、第１図の機能ブロック
図は例示のだめのものであり，より詳細な説明は商用装
置におりる入手可能な文献から得られるということが理
解されるべきである。

動作についてみると，光ゲート信月は電荷が光素子ＰＥ
すなわち積分期間において蓄積される時間量を制御する
。積分期間の終りにおいて，光素子とＣＯＤＩ−ランス
ポートレジスタ（図示せず）との間の転送ゲー１−は．
光素子におりる蓄積された電荷パケットをＣＣＤＩ−ラ
ンスポートレジスタタの対応するステージあるいは素子
へと転送するようにクロック信号によって制御される。

交互の電荷パケットは図示されたようにトランスポーＩ
ーシフトレジスクへ転送される。

１ランスボー１−レジスタのクロック信号はトランスポ
ーＩ・レジスタに記憶された電荷パケットを出力装置ｌ
へと同期をとってシフ１する。その第１のクロック期間
において，たとえば、［ランスポートレジスタ八に蓄え
られている電荷パケットはすべて同時に以前には空であ
った，隣接し接続されたＣＣＤ素子へと同時にすべてシ
フトされる。

トランスボートレジスタＢの電荷パケソＩは同様にシフ
１−される。かくして空のＣＣＤ素子は常に記憶された
荷電バケソｌを含む２個のＣＣＤ素子との間においても
常に保持される。電荷パケットが統合されることがかく
して避りられる。

最終的にはすべての２５６の電荷パケットは全ラインの
ビデオ情報を与えるためにインターレースされた出力装
置へと運搬される。はぼ電荷パケットの半分かトランス
ポーＩ・レジスタＡによって運搬されそして他の半分が
トランスポー１−レジスタＢによって運搬される。電荷
パケットを出力装置に送るために同期アプローチはそれ
らが光素子である場合の少なくとも２倍のＣＣＤ記１窟
素子を必要とすることとなる。

第２図はｆｆｌ　Ｘ　ｎの光素子の７トリックスと対応
するＣＣＤ記憶素子とからなる公知のＣＣＤ領域イメー
ジセンザを図示する。光素子Ｐ　ＩＥはｎ個の水平行と
ｍ個の垂直列に配設される。第２図における光素子はそ
の列と行との数によってその順に特定される。かくして
第１の列と第１の行におりる光素子はＩ）Ｅ（１．１）
であり、第１の列の最後の光素子およびｎ行の素子はＰ
Ｅ（１．ｎ）である。同様に，第２の列および第３の行
における光素子はＰＥ（２．３）である。透明光ゲート
（図示せず）は、各列あ光素子と重なっており。

光素子の積分期間を制御するために光ゲートクロックに
よって制御される。

光素子ｌからｒｎまでの各列は２０−１から２０−ｎ【
までの対応する垂直トランスボー１〜シフトレジスタを
有し、それぞれは直列に接続されたＣＣＤ蓄積素子から
なっている。ＣＣＤ蓄積素子は第２図に示すようなもの
であり、光素子ＰＥと関係して用いられる同一の行と列
の番号（＝Ｊリシステムを用いている。

各光素子は隣接する垂直１−ランスポートレジスタにお
りる対応するＣＯＤ記憶素子へ接続される。

例示されたＣＣＤ領域イメージセンサにおいて。

ＣＣＤ素子の余分の行すなわちＣＣＤ　（１，Ｏ）乃至
ＣＣＩ）　（ｍ　、０　）は各垂直トランスポートシフ
１−レジスタと水平トランスボートシフトレジスタ２２
との間に１つのステージバッファ記憶手段を与えるもの
である。２位相水平クロック駆動信号φ１１１およびφ
１１２は電荷パケットを水平トランスボートシフトレジ
スク２２を介して出力回路２４ヘシフトする。２位相ク
ロック駆動信号φｖ１およびφｖ２は垂直トランスボー
トレジスタ電荷パケットの読み出しく垂直シフティング
）を制御する。

動作について述べると，１シーンのイメージは。

ＣＣＤ領域イメージセンサの発生領域に焦点を結ぶ。光
ゲートクロックによって所定時間の開光ゲー１−が駆動
され，光素子は入射照射と駆動時間（積分期間）のリニ
アな関数として電荷を蓄積する。

光ゲート電圧が低下された積分期間の最後にあって，φ
ｖ１クロンク信号ばハイとなり奇数行の光素子によって
蓄積された電荷がり・ｊ応する　ＣＣＤ蓄積素子へ転送
され，奇数フィールド読み出しを開始する。このとき、
ＣＣＤ蓄積素子の奇数番−℃の水平行のみが，光素子に
よって生した電荷パケットを含む。これらの電荷バケソ
１−は・同期的に．水平トランスポートシフトレジスタ シフ１−される。すなわぢすべての電荷パケットは同時
に各垂直シフトクロックが生じるごとにＰＡｉ　ｆ妾す
る空のＣＣＤ蓄積素子へと縦方向に一列シフトされる。

その結果電荷パケットの各行は一ラインのビデオを表し
ているのであるが，その行を出力２４へと水平方向にシ
フトする水平トランスポートレジスタ２２へとシフトさ
れる。このようにして、各一つおきのビデオラインは第
１の奇数フィールドの読メ出しの間に読み出される。

偶数フィールド読め出しは，奇数の読め出しと。

光素子の偶数番口の行が奇数ｍ日の行を除外して読め出
されるという点を除いて同一である。光デー１−信号は
再び所定の積分期間の間電荷バケットの蓄積を制御し，
その期間の最後に．φｖ２クロック信弯倍電イとなり，
光素子の偶数行のものによって蓄積された電荷パケット
を対応するＣＣＤ蓄積素子へと転送する。再び，一つお
きの行の光素子倍電だりが垂直Ｉランスポーｌーレジス
タへと転送されるので，交互のＣＣＤ蓄積素子は空であ
り。

同期垂直転送は奇数フィールド読み出しに対しても用い
ることができる。

その結果として生ずるビデオ信号は全フレームを生ずる
ためにインターレースされたラインを有する２フィール
ド信号である。しかしながら連続フィールＦ　読み出し
よりもむしろ全フレーム読み出しが望ましいような応用
例もある。

第２図の領域イメージセンサはクロック駆動信号φｖ１
とφｖ２を変形するとによって係る全フレーム読み出し
の応用のために用いることもできるので，それらは低し
ヘル光ゲー１ーパルスの間ともにハイであり，すべての
光素子電荷パケットは垂直トランスボートレジスタ よって垂直トランスボートレジスタタの各連続するＣＣ
ＤΔｌ積ステージが記憶された電荷パケットを含む条件
を形成する。電荷パケノ１−は同期して垂直方向に転送
される時，電荷バケット組はその半分以上が，低クロツ
ク位相ＣＯＤ素子からその隣接するハイクロック位相素
子−、と上方に移動し。

そこにすでに蓄積されている電荷パケ，１−と結びつく
。これ以上の組は，その特番一つおきのＣＣＤステージ
は空であるので，この最初のクロック期間の後には生じ
ない。しかしながらセンサの垂直解像度のうぢの半分は
最初の組成いは電荷パケットの集合のために失われてし
まう。この発明はＣＣＩ）蓄積素子を追加することによ
って電荷バゲソ１−の組を阻止し、その追加ＣＣＤステ
ージが与えられてないならば１番７．像度の損失を非同
期クロック配列によって阻止するだめの必要性を除去す
る。第３図においてこの発明に従うＣＣＤ領域イメージ
センナの一実施例が図示される。光素子とその対応する
ＣＣＤ蓄積素子の各垂直列が本質的にはリニアイメージ
センナであるということは当業者にとって理解されるで
あろう。従って第３図に関係してここに述べられた原理
はＣＣＤリニアイメージセンサへ応用でき、この発明に
従ってなされる係るセンナは別々には説明されないであ
ろう。

第３図において、同様の数値による表示は、第２図にお
いてずでに述べられた素子を示すために使われる。明ら
かなように、第３図のＣＣＤ領域イメージセンサば光素
子とＣＯＤのアレイに関して第２図に示したものと同一
である。光素子と対応するＣＣＤ蓄積素子の水平行と垂
直列とは第２図において（Ｌ　１）〜（ｍ、ｎ）で数値
的に示されている。

第２図の従来の領域・イメージセンサと第３図のもの吉
の基本的な差は電荷パケットを光素子から対応するＣＣ
Ｄ蓄積素子へと転送し、垂直（・ランスボートシフトレ
ジスタを読み出す（垂直方向にシフトする）ために使わ
れるクロ／り回路方法にある。　またここに見られるよ
うに、暗電流基準回路もまたオ′ｎ度を最大にするため
に設りられている。

垂直トランスボー［シフトレジスタ２ｏ−１がら２０−
　ｍにそって垂直方向に電荷パケットをシフトするクロ
ック回路が非同期シフティングのために設りられており
１　これによってセンナアレイの中にほぼ等しい数の光
素子とＣＣＤ蓄積素子とを任する全フレーム読み出しを
可能とするものである。スイ・ノチＳＯがらＳ　ｎは２
Ｇに示すように。

垂直１ヘランスポートレジスタ２ｏの対応するステージ
に設けられた垂直転送の（Ｔｉ電パヶソ（・を制御する
ものである。スイッチｓｏがらＳｎは垂直走査レジスタ
２８から出力信号によって組において制御されその垂直
走査レジスタは（％ｎ）−ｌ−１ステージを有する２進
シフトレジスタであることが望ましい。

特にスイッチＳＯからの信号ばＣＣＤ蓄積素子ＣＣＩ）
（１，０）−ＣＣＤ　（ｒｒ＋、０）の水平列へ加えら
れた電圧を制御するものである。同様にスイッチＳｌか
らの信号はＣＯＤ、（１，１）−ＣＣＩ）（ｍ、１）で
示されているＣＣＤ素子の１行上の電位を制御しさらに
スイッチＳ　ｎからの借覧は０行上の電位を制御する。

スイッチはスイッチＳＯおよびＳｌ、Ｓ２及びＳ３のゲ
ート電極を接続することによって組とされる。４８８行
を有するフェアーチャイドＣＣＤ２２２と水平列の偶数
行を有するものとすれば、最終スイッチＳｎのゲート電
極は他のゲート電極へと接続されるものではない。

垂直走査レジスタの０１からＱＵ４ｎ）＋１までの出力
信号は駆動クロック信号に応答してスイッチ３Ｏ−３ｎ
の結合されたゲート電極のそれぞれの組のゲートを動作
を制御する。かくして例えば信ｄＱｌはスイッチＳＱと
ｓｌの共通電極へ加えられ、信号Ｑ２はスイッチｓ２と
ｓ３の共通ゲート電極へと加えられる。２相垂直りロッ
ク信号φν１とφＶ２はスイッチ５Ｏ３ｒ＋の各々の一
つの側へ接続されるので、一つの位相（φＶｌ）はスイ
ッチＳＯに接続され、すべての（＋”Ｐｉ数スイッチＳ
２゜Ｓ４．Ｓ６・・・Ｓｎ及び他の位相（φＶ２）は奇
数スイッチＳＬ、３３．３５　・・　・５ｎ−１（７）
すべてへと接続される。

動作についてみると、光素子は一つのシーンのイメージ
へとさらされそれらは積分期間の間に電荷を蓄積する。

垂直走査レジスタ２８はセットされ（全ステージを２進
”　ｌ　”へと七ソ１−する前のザイクルあるいは七７
１−信号とのどちらが一方によって）むソトされる。そ
してレジスタ２８からのＱＩ　Ｑ　（！４ｒ＋）　＋１
のすべてばハイである。

かくしてすべてのスイッチ５Ｏ−３ｎばゲー１−される
かあるいは駆動される。

垂直クロック信号φｖ１及びφＶ２の両方の位相は光ゲ
ー１〜（？、　ｙｐがローとなったあとにハイとなり。

そして光素子における蓄積された電荷パケットはそれら
のり・１応するｃｃＤｉ７積素子へと転送される。

かくして全フレームの電荷バケソ１−は垂直１−ランス
ボートシフトレジスタ ランスボーＩ・シフトレジスタにおいては中間室ＣＣＤ
蓄積素子はない。電荷蓄積の最初のステージは第５図に
おいて一つの垂直トランスボートレジスクの一部として
示され，１ランスポートゲ−１−ＧＯからＧｉ６は垂直
１−ランスボー１〜シフトレジスタの最初の６個のｃｃ
Ｄｉ積素子に対するものであって，これらの第１の６個
の蓄積素子に蓄積されたＱｌからＱ６の蓄積パケソＩと
ともに示される。

垂直走査レジスタ２８はり七ソ１され．その結果ずべ゛
この出力信号はローとなる。最初のクロック信号はＬｌ
のタイミングで垂直走査レジスタへ加えられそしてこの
レジスタの第１のステージＱ１は第４図に示されたよう
に２進の１によって七ノドされまたは本質的にロードさ
れる。前述したように．垂直走査レジスタはシフｌ−レ
ジスタであることが望ましく．駆動クロック信号はシフ
トレジスタの各ステージを順次ロー１′する一連の“′
１”であり、その結果，　（ｎ／２）　＋１駆動ぐロッ
クの後に，全てのステージそして１−Ｑ（ｎ／２）ＩＪ
のすべての出方信号はハイである。

かくしてＬｌの時点でそしてその後で全クレームが垂直
トシンスポートシフルジスクからシフトされるまで，Ｑ
ｌ信号はハイであり，そしてスイッチＳＯと８１はゲー
１−されその結果垂直クロック信号φｖ１とφＶ２が垂
直トランスボートシフトレジスタ ｔｌＡの時，■直トランスファークロ・ツクφｖ１はハ
イであり，一方クロックφｖ２ばローであるので，素子
ＣＣＤ　（１．１）　〜ＣＣＤ　（ｍ，１）　素子にお
ける電荷パケットＱｉを生じ（最初の水平行）、それば
低ゲー１ーポテンシャルを有するゲートＧ１かＣＣＤ　
（１．　０）　−ＣＯＤ　Ｃｍ．　０）　（７）素子へ
と転送させ，ゲートＧｏが高電位（第５図参照）を有す
るようにする。ｔｌＢのタイミングで，垂直クロックφ
ｖ１はローであり，垂直クロ。

りφＶ２はハ・イである。素子ＣＣＤ　（１．２）〜（
ｍ，２）までの素子におし３る電ｔ；ｊパケットＱ　２
（第２の水平行）は水平行１におりる空のＣＯＤ蓄積素
子へと転送され．蓄積素子ＣＣＤ　（１，Ｏ）〜ＣＣＤ
　（■１ｔ，　０）の電荷バゲノ１−は水平トランスボ
ー１−レジスタ　へ送られる。他のいかなる電荷パケッ
トもｔ４ΔとｔｌＢの時には転送されない。なぜならば
すべての他のスイッチがオフであるからである。

２個の位相クロックψｖ１，φｖ２の第１の七ノドの終
りにおいて．ＣＣＤＱ直１−ランスボー１〜レジスクの
第１のステージＣＣＤ　（１．１）におりる電（ｉｉパ
ケノｌ−Ｑｌが２ステ一ジ分だルノシフトされごごで１
ステージは各１クロツクパルスに対応するものである。

そしてそれは各ＣＣＤ　（１，Ｏ）から水平ｌ・ランス
ポートシフ１−レジスタまで転送される。電荷パケノ（
・Ｑ２は電荷パケソＩ−　Ｑ　１がＣＣＤ　（１．１）
からシフトされた後で，第２の位相垂直クロックφｖ２
が生した時に１ステージだリシフトされる。いいかえれ
ば、第１の記憶された電荷パケットは第１のクロックパ
ルスによってシフトされて，第１のシフトレジスク素子
あるいはステージを空にする。次のクロックパルスは第
２のｍａ；ｊパケットを第１の電荷パゲソ１−によっ′
て空になったステージへとシフトシ同時に第１電（ｉｉ
７パゲソＩ−をもう一つのステージだりシフ［−する。

力・＜シて第１の２１固のクロックパルスの終りにおい
て，第１の電荷パケットは１ステージだけシフトされ，
その結果それと第２の電荷パケ／１・との間に空のシフ
１−レジスタステージか存在しそして両方の電荷パケノ
］．が一緒にシフ］−される。その結果第２と第３の記
ＩＱされた電荷パケット（第５図の波形も２）間に空の
シフ１−レジスタステージもあるようにする。− ｔ２のタイミングにおいて，第２の駆動り１」ツクパル
スは垂直走査レジスタ２８ヘシフトされぞの出力１３号
Ｑ２ばハイとなる。かくしてスイッチＳ２と＄３は以前
に駆動されたスイッチＳＯとｓｌにしたがって駆動され
る。ｔ２への時間においてクロックφｖ１はハイであり
φＶ２ばローである。

電荷パルスＱ２と０３はそれぞれ１ステージだけシフト
され、空ステージＣＣＩ）（１，１）とＣＣＤ　（１，
３）とを残すこととなる。次のクロックφν２にはｔ２
Ｄのとき、電荷パケソ１−Ｑ２．Ｑ３及びＱ４をシフト
する。

シフ１−レジスタステージの連続する組のクロ・。

り動作を行わせるプロセスによって」二連したように出
力ステージＣＯＤ　（１，０）ともっとも近い第１の組
から始まり、全てのスイッチ５ｏ−３ｎが駆動されそし
て各シフトレジスタステージがクロック動作されるまで
おこなわれる。この時、電荷パケットを含む各１つの間
には空のステージが存在し、そのシフト動作はすべての
電荷パケットが同時にクロック信可に応答してシフトさ
せられるという意味において同期して進行する。電荷パ
ケノ１−の組合せば、直後に連続するステージが電荷バ
ケノ１を含んでいる時には非同期シフトが行われるから
３発生しない。

以」二１本発明の具体的実施の態様について詳細に説明
したが３本発明はこれら具体例にのみ限定されるべきも
のではなく１本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は２個のＣＯＤ　）ランスボー１シフトレジスタ
を使ったフルライン電荷転送のために形成された公知の
ＣＣＤリニアイメージセンサの機能ブロック図５第２図
は垂直方向にインターライン重両転送を行うために配設
された公知のＣＣＤ領域イメージセンサを図示する図、
第３図は読み出し及びまたは転送ｉ１ｉ制御部を詳細に
示しているこの発明に従うＣＣＤ領域イメージセンサの
望ましい実施例を図示する機能ブロック図、第４図は第
３図の領域イメージセンサにお＆、Ｉる電荷パケットの
非同期転送を生ずるために各種のクロック信司のタイミ
ングを支持する信号図、第５図はこの発明の原理に従っ
てＣＣＤ垂直トランスボートレジスタの一部分にそって
電荷バヶ・ノドの非同期転送を図示する図である。 ２０・・・垂直トランスポートレジスタ。 ２２・・・水平トランスボートシフルジスク。 ２４・・・出力回路、　２６・・・スイッチ。 ２８・・・垂直走査レジスタ。 ！１１３　赦　取入　つ【７千で仙−＆”１メ：）　了
りト′ ベ−／λ＆ｌしｌ＞＆ コー耐し一′−）− 手続補正書 昭和５９年８月２４日 特許庁長官　志　賀　学　殿 １、事件の表示　昭和５９年　特　許　願　第１２６５
５０号２、発明の名称　ＣＣＤイメージセンサ及び非同
期読み出し方法３、補正をする者 事件との関係　特許出願人 ４９、代理人 ５、補正命令の日付　自　発

Claims (1)

1. 【特許請求の範囲】 （１）入射する先の強度に大きさにおいて関係した電荷
   のバケ・７トをそれぞれ生ずる複数の光素子と； 対応する光素子によって生した電荷を電荷バケノＩ・と
   じて受け取りかつ蓄積するようにそれぞれ接続されノこ
   複数の連続的に接続されたＣＣＤ蓄積素子と； いかなる他のｃｃＤＷ積素子からの転送にも影響するこ
   となしに、第１の蓄積素子を空にするため第１の期間連
   続的に接続されたＣＣＤ蓄積素子において最初のものか
   ら電（ｉバケ・ノドを選択的に転送し、ＣＣＤ蓄積素子
   の連続構成において電荷パケットを空のＣＣＤ蓄積素子
   にのみ転送する手段とからなるＣＣＤイメージセンサ。 （２）前記光素子はＣＯＤリニアイメージセンサを形成
   するために直線的に配設されてなる特許請求の範囲第１
   項記載のＣＣＤイメージセンサ。 （３）前記光素子は複数の水平行と垂直列におシ）で配
   列され、光素子の各列と関係した複数の連続的に接続さ
   れたＣ　ＣＤｉ積素子を含みそして関係する列に刻する
   垂直トランスボートシフトレジスタを形成し、これによ
   ってＣＯＤ領域領域イメージセン形成してなる特許請求
   の範囲第１項記載のＣＣＤイメージセンサ。 （４）ＣＣＤ蓄積素子の数は光素子の数とほぼ等しい特
   許請求の範囲第１項記載のＣＣＤイメージセンサ。 （５）ＣＣＤ蓄積素子の数は光素子の数よりも大きく、
   光素子の数の２倍よりも小さい特許請求の範囲第１項記
   載のＣＣＤイメージセンサ。 （６）前記選択転送手段は各ＣＣＤ蓄積素子からの電荷
   パケットの転送を制御するための転送制御手段と連続す
   る転送する期間内に各転送制御を選択的に駆動する手段
   とからなる特許請求の範囲第１項記載のＣＣＤイメージ
   センサ。 （７）前記連続的駆動手段は前記転送制御手段に接続さ
   れたマルチステージ２進シフトレジスタと所定の２逓信
   号レベルを各連続転送期間の間シフｊ・レジスタの各ス
   テージへと連続的にロー１゛する手段とからなる特許請
   求の範囲第６項記載のＣＣＩ〕ＣＣＤイメージセ ンサ）前記光素子はＣＣＤリニアイメージセンサを形成
   するために直線的に配列される特許請求の範囲第７項記
   載のＣＣＤイメージセンサ。 （９）前記光素子は複数の水平行と垂直列に配列され、
   各列の光素子と関係して複数の連続的に接続されたｃｃ
   ｃ＋ｇ積素子を含み、対応する列に対する垂直１−ラン
   スボートシフトレジスタを形成しこれによってＣＣＩ）
   領域イメージセンサを形成する特許請求の範囲第７項記
   載のＣＯＤ−（メージセンザ。 （１０）ＣＣＤ蓄積素子の数は光素子の数にほぼ等しい
   特許請求の範囲第２項記載のＣＣＤイメージセンサ。 （１１）ｃｃＤＭ積素子の数は光素子の数にほぼ等しい
   特許請求の範囲第３項記載のＣＣＤイメージセンサ。 （＋２）ＣＣＤ蓄積素子の数は光素子の数よりも大きく
   光素子の数の２倍より小さい特許請求の範囲第２項記載
   のＣＣＤイメージセンサ。 （１３）ＣＣＤ蓄積素子の数は光素子の数よりも大きく
   光素子の数の２倍よりもと小さい特許請求の範囲第３項
   記載のＣＣＤイメージセンサ。 （１４）ＣＣＩ）蓄積素子の数は光素子の数よりも大き
   く光素子の数の２倍よりも小さい特許請求の範囲第６項
   記載のＣＣＤイメージセンサ。 （１５）前記光素子はＣＣＤリニアイメージセンサを形
   成するために直列的に配列される特許請求の範囲第１４
   項記載のＣＣＩ）イメージセンナ。 （１Ｇ）前記光素子は複数の水平行と垂直列に配列され
   、各列の光素子と関係して複数の連続的に接続されたＣ
   ＣＤ蓄積素子を含み、対応するコラムに幻する垂直１−
   ランスポートシフ１−レジスタを形成し、これによって
   ＣＯＤ領域イメージセンザを形成してなる特許請求の範
   囲第１４項記載のＣＣＤイメージセンサ。 （１７）ＣＣＤシフトレジスタを介して複数の電荷パゲ
   ノ１〜を出力へ転送する方法であってニ一連の隣接ＣＯ
   Ｄシフトレジスタステージのおのおのに荷電パケットで
   ロードすること；ロードされた一連の隣接ＣＯＤシフト
   レジスタステージを非同期的にクロック動作させ、電荷
   パう一ノ１−を電荷パケットと結合することなしに出力
   へシフトすることからなる方法。 （１Ｂ）ＣＣＤ直列シフ１−レジスタに蓄積された複数
   の電向パゲノ１を連続シフトレジスタの出力ヘシフトし
   、電荷バケツｌ−は中間の空のステージなしに複数の連
   続するシフトレジスタのステージに初期において蓄積さ
   れる方法であって：シフトレジスタの出力に最も近くで
   シフトレジスタステージにおいて電荷パケットにおいて
   開始し、複数の直列シフトレジスタステージのおのおの
   において電荷パケットをその最初の蓄積ステージからそ
   の直後の蓄積ステージへと、その直後の蓄積ステージに
   おける電荷パケットがシフトされたときのめシフトする
   ステップと： 電荷パゲソトがその初期の蓄積ステージから直後の蓄積
   ステージへとシフ１−された後で、他のいかなる電１；
   ；■パヶノ１−も各蓄積された電荷パケットが連続する
   シフ）・レジスタの出力−・とシフ１されるまでシフト
   される度ごとに前記以前にシフトされた電荷パケソ１全
   シフトするステップとからなる方法。 （１９）電荷パケノ１−ばその初期のｍ禎ステージから
   シフトレジスタのその直後のステージへと、ンフトレジ
   スクのステージのクロック動作を連続的に行うことによ
   って非同期にシフＩ−され、その結果電荷パケットは直
   後のステージのシフト動作が駆動された後でその直後の
   連続する蓄積ステージへとシフトされるだけでよい特許
   請求の範囲第１８項記載の方法。 （２０）シフトステージのクロック動作は２位相クロッ
   ク動作号によってともなわれ、シフトレジスタステージ
   の連続組のクロック動作は駆動されてなる特許請求の範
   囲第１９項記載の方法。 （２１）ＣＣＤ連続シフ１ヘレジスタに蓄えられた複数
   の電荷パケットをシフ１し、その電荷パケ・ノドが中間
   の空のステージなしに複数の連続するシフトレジスタの
   ステージに初期において蓄積されてなる方法であって； （ａｌ　出力に最も近い第１の組のシフ１−レジスタス
   テージのクロック動作を駆動すること；（ｂ）２位相ク
   ロック信号を駆動された組のシフトレジスタステージへ
   供給し電荷パケットをまず第２のステージから出力に最
   も近いステージの組の第１のステージへとシフ１−シ、
   隣接組のステージの第１のステージからの電荷パケノ１
   を前記第２のステージが空になった後で前記第２のステ
   ージへとシフトするごとと； （Ｃ１シフト−レジスタステージの第１の組を駆動する
   ことと； （ｄｌ　シフトレジスタステージの各組に対してステッ
   プから（Ｃ）ステップまでをすべてのシフトがクロック
   動作されるように駆動されるまで繰り返すこと； との各ステップからなる方法。