JPS6046645B2 - 変位変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、差圧、圧力、液位などの被測定量に比例した
荷重変化に比例する機械的変位を静電容量の変化として
検出し、この静電容量の変化を対応する電気信号に変換
して受信装置に伝送する変位変換装置に関し、特に機械
的変位に応じて容量値が変化する固定−移動電極間およ
び固定−固定電極間の静電容量より容量値の差を得て、
その静電容量変化の割合として（容量差）／（固定−移
動電極間の容量）を取り出し、この割合をそれに比例し
た電気信号に変換する変位変換装置に関するものである
。

一般に、静電容量式変位検出器（いわゆるΔＣセル）で
は、例えば差圧ΔＰに比例した荷重変化分を検知するダ
イヤフラムすなわち移動電極を固定電極間の中央に介挿
し、かかる固定電極とダイヤフラムとの間の容量Ｃｌお
よびＣ２を、６Ａ Ｃ１■ ｄ−Δｄ Ｃ２＝− ｄ＋Δｄ 但し、ε：誘電率 Ａ：電極面積 ｄ：固定電極とダイヤフラムとの間隔 Δｄ：ダイヤフラムの変位置 として取り出している。

ここで、２つの容量の和および差はとなり、従つて、 となり、（Ｃ１−Ｃ２）／（Ｃ１＋Ｃ２）に比例する電
気信号を取り出すことにより差圧ΔＰを検出することが
できる。

従来は、一対の静電容量Ｃ１およびＣ２の差に比例した
直流電圧■，と和に比例した直流電圧■とを検出し、■
／■なる割算を行なつて（Ｃ１−Ｃ２）／（Ｃ１＋Ｃ２
）を得るために、差電圧■をこれに比例したデューティ
比のパルスに変換し、その変換における負帰還回路に和
電圧■を乗算する容量式変位変換器が知られているが、
この場合には、静電容量変化をもたらす移動電極板に大
きな荷重を負担させることができず、フロート式液面計
のデイスプレーサやロードセルへ適用することができな
かつた。

そこで、本発明の目的は、上述した大きな荷重に対する
変位置を測定することができるように、固定電極および
移動電極を適切に配置し、一定の静電容量Ｃ１と変位置
に応じて変化する静電容量Ｃ２とを形成し、変位置を（
Ｃ１−Ｃ２）／Ｃ２または（Ｃ２−Ｃ１）／Ｃ２に比例
する電気信号に変換する変位変換装置を提供することに
ある。

本発明は、一定容量値をもつ第１静電容量素子、機械的
変位に応動して容量値が変化する第２静電容量素子、お
よび該第１および第２静電容量素子に所定の交流信号を
供給する発振源を有し、前記交流信号に応動して、第２
静電容量素子の容量値に比例例する第１信号および前記
第１および第２静電容量素子の容量差に比例する差信号
を取り出す変位検出手段と、該変位検出手段からの前記
第１信号を供給され、該第１信号を前記第２静電容量素
子容量値に対応するデューティ比をもつパルス信号に変
換する第１変換回路と、前記変位検出手段からの前記差
信号を供給され、該差信号を前記容量差に対応する差電
圧に変換する第２変換回路と、前記パルス信号および差
電圧を供給され、前記デューティ比の逆数と前記差電圧
とを乗算し、（容量差）／（第２静電容量素子の容量値
）に対応する出力を取り出す第３変換回路とを具備した
ことを特徴とするものである。

以下に図面を参照して本発明の詳細な説明する。

本発明変位変換装置における固定および移動両電極の機
械的配置の２例を第１図Ａおよび第２図Ａに示し、各対
応の電気的等価回路をそれぞれ第１図Ｂおよび第２図Ｂ
に示す。

本発明では、第１図Ａおよび第２図Ａに示すように、２
つの固定電極ＦＥｌとＦＥ２とを相対向して配置し、固
定電極ＦＥ２をはさんで固定電極ＦＥｌと反対側に移動
電極、すなわちダイヤフラムＭＥｌ（第１図Ａの場合）
またはＭＥ２（第２図Ａの場合）を配置する。

移動電極ＭＥｌは固定電極ＦＥ２に対して離隔方向に移
動可能であり、移動電極ＭＥ２は固定電極ＦＥ２に対し
て接近方向に移動可能とする。これら電極間の電気的等
価回路はそれぞれ第１図Ｂおよび第２図Ｂに示すように
なり、ここで容量Ｃ１は電極ＦＥｌとＦＥ２との間の容
量、容量Ｃ２は電極ＦＥ２とＭＥｌまたはＭＥ２との間
の容量を示し、移動電極ＭＥｌまたはＭＥ２の変位置Δ
ｄとの間に次のような関係をもつ。第１図Ｂの場合にお
いては、 但し、ε：誘電率 Ａ：電極面積 ｄ：電極間隔 Δｄ：移動電極の変位置 より、両容量の差として、 が得られ、従つて、 が得られ、変位置Δｄが（Ｃ１−Ｃ２）／Ｃ２に比例す
ることがわかる。

次に第２図Ｂの場合には、 より、容量差（Ｃ２−Ｃ１）として、 が得られ、従つて、 となり、この式から が得られ、変位置Δｄが（Ｃ２−Ｃ１）／Ｃ２に比例す
ることがわかる。

次に本発明の第１番目の実施例を第３図ないし第８図を
用いて説明する。

本発明では上述したような構成の電極配置を用いて静電
容量式変位検出器を形成し、この検出器を第３図に一例
として示すような容量差電圧変換回路に組み込み、容量
差（Ｃｌ−Ｃ２）または（Ｃ２−Ｃ１）を電圧に変換す
る。

第３図において、発振源（図示省略）に結合された変圧
器巻線Ｗ１およびＷ２の各々から周波数ｆてピーク間電
圧■の交流電圧■を取り出し、この電圧をダイオードＤ
１およびＤ２を介して静電式変位検出器の容量Ｃ１およ
びＣ２に印加し、電流１Ｃ１およびＩＣ２をそれぞれ取
り出す。ここで、これら電流１Ｃ１および１０２は、と
なる。

巻線Ｗ１およびＷ２の各他端をそれぞれ抵抗値ＲＯの抵
抗ＲＯｌおよびＲＯ２を介して共通電位０■に接続する
。従つて、抵抗Ｒ１１とＲＯ２との間の電位差Ｖｄは、
となる。

抵抗ＲＯｌおよびＲＯ２の各端子点ＡおよびＢの出力を
差動増幅器Ｑ２およびＱ３のそれぞれ正側入力端子に供
給する。差動増幅器Ｑ２の出力端子Ｃを抵抗Ｒ７を通し
て差動増幅器Ｑ３の負側入力端子Ｄに接続すると共に、
抵抗Ｒ６を介して差動増幅器Ｑ２の負側入力端子Ｘにも
帰還接続する。差動増幅器Ｑ３の出力端子Ｆを抵抗Ｒ８
を介して差動増幅器Ｑ３の負側入力端子Ｄに帰還接続す
る。差動増幅器Ｑ２の負荷入力端子Ｘを抵抗Ｒ５を通し
て抵抗Ｒｌ４とＲｌ４との接続点Ｇに接続し、更に抵抗
Ｒｌ４の他端を直流電圧Ｅに接続し、抵抗Ｒｌ５の他端
を接地点０■に接続する。このような回路構成において
、点Ｆ．ｌ５Ｇとの間より容量差（Ｃ１−Ｃ２）に比例
する電圧■６″が取り出される。その理由を次に述べる
。差動増幅器Ｑ２において、出力点ＣはＸ点が常にＡ点
と等しくなるように変動して帰還電流１１が流れる。

従つて、 となり、 となる。

出力点Ｃは、 五〜０ となる。

差動増幅器Ｑ３においては、出力点ＦはＤ点が常にＢ点
と等しくなるように変動して帰還・電流１２が流れ、こ
こでこの電流１２はＣ点とＢ点との電位差を抵抗Ｒ７で
割つた値となるから、となる。更に、Ｆ点はＤ点、すな
わちＢ点よりも１２・Ｒ８だけ電位差をもつので、出力
電圧Ｖｄ′は、となる。ここで、となるように抵抗Ｒ５
〜Ｒ８の各抵抗値を定めると、となり、結局 となり、出力電圧■６″が容量差（Ｃ１−Ｃ２）に比例
することがわかる。

次に、第３図に示した可変容量Ｃ２の検出電圧に基いて
容量Ｃ２に比例するデューティ比Ｄをもっパルスを取り
出すパルス変換回路の一例を第４図に示す。

ここで、第３図につき上述した抵抗ＲＯ２には電流１０
２が流入し、その電圧Ｖ，を抵抗Ｒ２を介して差動増幅
器Ｑ１の正側入力端子Ｈに加える。電源電圧Ｅと接地点
０■との間に直列接続された抵抗Ｒ２Ｏとゼナーダイオ
ードＺＤとの接続点の電圧ＥＯをコンデンサＣｐを介し
て差動増幅器Ｑ１の負側入力端子１に加える。差動増幅
器Ｑ１の出力点Ｊを抵抗Ｒ３を経て正側入力端子Ｈに帰
還接続する。負側入力端子１を抵抗Ｒ４を介してスイッ
チＳＷｌ（例えばＣ−ＭＯＳ形アナログスイッチ）の共
通端子に接続し、その切替端子Ａを電圧ＥＯの点に接続
し、切替端子Ｂを接地点０Ｖに接続する。このスイッチ
ＳＷｌは差動増幅器Ｑ１の出力パルスにより切替動作を
制御され、かかる差動増幅器Ｑ１から高レベルの出力が
生じるときにはスイッチＳＷｌはＡ側に切り替わり、逆
に低レベル出力に対してはＢ側に切り替わる。上述の差
動増幅器Ｑ１の出力点Ｊから得られる出力パルスのデュ
ーティ比Ｄは容量Ｃ２に比例するが、以下にその理由を
述べる。まず、電流Ｅが投入された時刻をＴＯとすると
、第５図Ａに示すように、この時点ＴＯｌにおいてＩ点
の電圧はＥＯとなり、Ｈ点より高電位にある（ＥＯ〉■
，）。

従つて、差動増幅器Ｑ１の出力点Ｊの電位は第５図Ｂに
示すようにＯであり、スイツーチＳＷｌはＢ側にある。
Ｈ点の電位は、となる。

しかして、コンデンサＣｐは抵抗Ｒ４を介して電圧ＥＯ
により充電される。それと共にＩ点の電圧は、第５図Ａ
に示すように、電圧ＥＯから接地点０Ｖの零電位に向つ
て時定数Ｃ，．Ｒ４の速さで下降する。時刻ｔ１におい
てＨ点およびＩ点の電圧が等しくなつたとすると（厳密
にはＩ点電圧がＨ点電圧よ”りも僅かに低くなつた時点
）、Ｊ点の電圧は第５図Ｂに示すようにＯからＥに急変
する。

それによりスイッチＳＷｌはＡ側に切り替わり、Ｈ点電
圧は、となる。

スイッチＳＷｌがＡ側に切り替わつたことにより、コン
デンサＣｐ内の電荷は抵抗Ｒ４を介して放電し、Ｉ点電
位は第５図Ａに示すように電圧ＥＯに向けて時定数Ｃｐ
Ｒ４の速さで上昇する。更に、時刻Ｔ２においてＨ点電
圧とＩ点電圧とが等しくなつたとすると（厳密にはＩ点
電圧がＨ点電圧よりも僅かに大きくなつた時点）、出力
点Ｊの電圧はＯに急落し、スイッチＳＷｌはＢ側に切り
替わり、Ｈ点電圧は■−ΔＶ２となり、コンデンサＣ，
は抵抗Ｒ４を介して電肚上０により充電され、従つてＩ
点電圧はＯに向けて時定数Ｃ，Ｒ４の速さで下降する。

更に時刻Ｔ３において、時刻ｔ１と同様の状態が得られ
、以後、上述した時刻ｔ１とＴ２との間およびＴ２と絽
との間の各動作が順次に繰り返される。

時刻ｔ１とＴ２との間のＩ点電位は次式で表わされる。
出力点Ｊの電圧がＥとなつている期間（Ｔ２−ｔ１）を
Ｔ。

ｎとすると、この期間Ｔ。ｎはＩ点電圧が（■，＋ΔＶ
１）になるまての時間であり、次式により求められる。
上式を変形して、 となり、Ｈ点電圧のヒステリシス幅、すなわちΔ■１＋
ΔＶ２をＥＯおよび■，に比べて充分に小さく定めれば
（Ｊ生）の２乗項以下の項は無視する ＣｐＲ４こと
ができ、従つて、上式より、 が得られ、この式より、 が求められる。

更に、時刻Ｔ２とＴ３との間のＩ点電圧は次式で表わさ
れる。

出力ＪがＯレベルとなつている期間（Ｔ３−Ｔ２）をＴ
。

ｆｆとすると、この期間Ｔ。ｆｆはＩ点電圧が（■，−
Δ■２）になるまての時間であり、次式に料−
ＥＯ−■ｓ νＲｌｌとなる。

ここ工、 一ーーであるから、（３）式は次のように書
き換えられる。

すなわち、出力点Ｊの出力パルスのデューティ比Ｄは容
量Ｃ２に比例することがわかる。更に、上述した第３図
および第４図示の回路で求めた容量差（Ｃ１−Ｃ２）に
比例する電圧および容量Ｃ２に比例するデューティ比を
もつパルス信号に基いて、（Ｃ１−Ｃ２）／Ｃ２の演算
を行ない、その演算結果を電流の形態で取り出す割算お
よび（６より求められる。

−この式を変形すると、となり、ここで、 Δ■１＋Δ■２く■Ｓ ＴＯｒｆ とすることにより、（一）の２乗項以下の項を
Ｃ，Ｒ４無視することができるので、上式より、 が得られ、この式より、 が求められる。

更に、出力点Ｊの出力パルスのデューティ比Ｄは、で与
えられる。

ここで、上式に（１）式および（２）式を代人すると、
Ωｂ−ーーーー」０１ 電流変換回路の一例を第６図に示す。

ここで、第３図に示した回路で得た容量差（Ｃ１−Ｃ２
）に比例する電圧■ｄ″を抵抗Ｒ９と、抵抗Ｒｌ４とＲ
ｌ５との接続点との間に印加する。この接続点を差動増
幅器Ｑ４の正側入力端子Ｋに接続し、抵抗Ｒ９の他端を
差動増幅器Ｑ４の負側入力端子Ｌに接続する。差動増幅
器Ｑ４の出力点ＭをＣ−ＭＯＳ）アナログスイッチ等に
よるスイッチＳＷ２を介し、更に抵抗ＲｌＯを経て差動
増幅器Ｑ４の負側入力端子Ｌに帰還接続する。このスイ
ッチＳＷ２は差動増幅器Ｑ１ （第４図）の出力パルス
により制御され、かかる出力パルスが第７図Ａに示すよ
うに高レベルのときに、第７図Ｂに示すようにオンとな
り、逆に上記出力パルスが低レベルのときにオフとなる
。差動増幅器Ｑ４の出力点Ｍを抵抗Ｒｌｌを通して差動
増幅器Ｑ５の正側入力端子Ｎに接続する。

この端子Ｎと電源電圧Ｅとの間に抵抗Ｒｌ６を接続し、
同じく端子Ｎと接地点０■との間には抵抗Ｒｌ２とＲｌ
３とを直列接続する。更に電源電圧Ｅと接地点との間に
抵抗Ｒｌ７とＲｌ８とを直列に接続し、両抵抗Ｒｌ７と
Ｒｌ８との接続点を差動増幅器Ｑ５の負側入力端子Ｐに
接続する。差動増幅器Ｑ５の出力を出力トランジスタＴ
２のベースに供給する。トランジスタＴ２のエミッタを
接地し、同コレクタと、抵抗Ｒｌ２とＲｌ３との接続点
Ｓとの間に電源Ｕと負荷Ｒしとを直列に接続する。この
ような構成の割算回路および電流変換回路により、抵抗
Ｒｌ３には（Ｃ１−Ｃ２）／Ｃ２に比例する電流１。ｕ
０が流れる。以下にその理由について述べる。まず、差
動増幅器Ｑ４において、Ｋ点電圧は固定されており、Ｌ
点電圧はＫ点電圧と常に等しくなるように出力点Ｍの電
圧が変動し、帰還電流１３が流れる。

ここで、であり、この電流Ｊ３はＭ点より抵抗ＲｌＯを
経て流れる電流Ｊ４の平均値である。電流１４はスイッ
チＳＷ２がオンの期間Ｔ。Ｏの間だけ流れるから、１周
期（ＴＯｎ＋ＴＯｆｆ）にわたる平均電流は、となる。
ここで、であるから、となり、この式より、 となる。

ここで、Ｖｄ″＝Ｋ１（Ｃ１−Ｃ２） ＶＳ−１鴇− υ乙 但し、Ｋｌ，Ｋ２は定数 となるから、（３）式を用いると、上式は次のように変
形される。

但し、Ｋ３は定数 更に、差動増幅器Ｑ５において、Ｐ点の電圧は固定され
ており、Ｎ点電圧は常にＰ点電圧と等しくなるように電
流１。

０，が制御される。

すなわち、となり、ここで、電流１５は、 であるから、上式は、 となり、従つて、 但し、Ｋ４は定数 となり、抵抗Ｒｌ３を流れる電流１。

。，は（Ｃ１−Ｃ２）／Ｃ２に比例する。以上の第３図
に示した容量差・電圧変換回路、第４図に示したパルス
変換回路、第６図に示した割算回路および電流変換回路
を組み合わせた本発明変位変換装置の一例を第８図に示
す。

第８図において、符号１は発振回路、２は容量検出回路
、３は容量差電圧変換回路（第３図）、４はパルス変換
回路（第４図）、５は割算回路（第６図）、６は電流変
換回路（第６図）、および７は基準電圧回路を示すブロ
ックである。ここで、第３図、第４図および第６図と対
応する個所には同一符号を付してその説明を省略する。
第８図において、発振回路１では、変圧器Ｔｒとコンデ
ンサＣ３とトランジスタＴ１と抵抗Ｒｌ９とでハートレ
ー形発振器を構成し、その発振出力を上述した変圧器巻
線Ｗ１およびＷ２と更に他の巻線Ｗ３より取り出す。

巻線Ｗ３の出力をダイオードＤ３およびＤ４を介してそ
れぞれ静電容量Ｃ１およびＣ２に加える。なお、ダイオ
ードＤ３およびＤ４はダイオードＤ１およびＤ２と逆極
性．に接続するものとする。巻線Ｗ３と接地点との間に
、コンデンサＣ４とダイオードＤ５との直列回路および
コンデンサＣ５とダイオードＤ７との直列回路を並列に
接続し、各コンデンサＣ４，Ｃ５とダイオードＤ５，Ｄ
７との接続点と抵抗ＲＯｌおよびＲＯ２との間にそれぞ
れダイオードＤ６およびＤ８を接続し、静電容量Ｃ１お
よびＣ２の端子間に存在する浮遊容量の補償を行なう。
次に本発明の第２番目の実施例を第９図ないし第１４図
を用いて説明する。

本発明では上述したように、静電容量式変位検出器を第
９図に一例として示すような容量差電圧変換回路に組み
込み、容量差（Ｃ１−Ｃ２）または（Ｃ２−Ｃ１）を電
圧に変換する。

第９図において、発振源（図示省略）に結合された変圧
器巻線Ｗ１およびＷ２の各々から周波数ｆでピーク間電
圧Ｖの交流電圧ｖを取り出し、この電圧をダイオードＤ
１およびＤ２を介して静電式変位検出器の容量Ｃ１およ
びＣ２に印加し、電流１Ｃ１およびＩＣ２をそれぞれ取
り出す。ここで、これら電流１０１およびＩＣ，２は、
となる。

巻線Ｗ１およびＷ２の各他端をそれぞれ抵抗値ＲＯの抵
抗ＲＯｌおよびＲＯ２を介して抵抗Ｒ１に共通に接続す
る。抵抗ＲＯｌおよびＲＯ２の各端子点ＡおよびＢの出
力を差動増幅器Ｑ６の正側および負側入力端子にそれぞ
れ供給し、ならびに端子点Ｂの出力を差動増幅器Ｑ２の
正側入力端子にも供給する。差動増幅器Ｑ６の出力点Ｃ
の出力を帰還抵抗Ｒ２ｌを介してその負側入力端子に帰
還する。更に出力点Ｃの出力を差動増幅器Ｑ３の正側入
力端子に供給する。差動増幅器Ｑ２の出力端子Ｆを抵抗
Ｒ７を通して差動増幅器Ｑ３の負側入力端子Ｇに接続す
ると共に、抵抗Ｒ６を介して差動増幅器Ｑ２の負側入力
端子Ｄにも帰還接続する。差動増幅器Ｑ３の出力端子Ｈ
を抵抗Ｒ８を介して差動増幅器Ｑ３の負側入力端子Ｇに
帰還接続する。差動増幅器Ｑ２の負荷入力端子Ｄを抵抗
Ｒ５を通して抵抗Ｒｌ４とＲｌ５との接続点Ｋに接続し
、更に抵抗Ｒｌ４の他端を直流電源電圧Ｅに接続し、抵
抗Ｒｌ５の他端を接地点０■に接続する。このような回
路構成において、点ＨとＫとの間より容量差（Ｃ１−Ｃ
２）に比例する電圧Ｖｄ″が取り出される。その理由を
次に述べる。差動増幅器Ｑ６の出力端子Ｃは、端子点Ａ
の電位が端子点Ｂの電位と等しくなるように制御される
ので、抵抗ＲＯｌの両端電圧と抵抗ＲＯ２の両端電圧と
は等しくなる。ここで、これら抵抗ＲＯｌおよびＲＯ２
の抵抗値は等しくＲＯであるから、抵抗ＲＯｌを流れる
電流１Ｃ２に等しくなる。従つて、抵抗Ｒ１には抵抗Ｒ
ＯｌおよびＲＯ２をそれぞれ流れてきた電流１Ｃ２およ
びＩＯ２の和、すなわち２ｉｃ２が流入し、その端子間
電圧■は、となる。この電圧■は後述するようにパルス
に変換される。なお、差動増幅器Ｑ６の帰還抵抗Ｒ２ｌ
には、電流（ＩＯｌ−１０２）が流れる。一方、測定静
電容量Ｃ２の変化（減少）によつて電流１Ｃ２が変化（
減少）すると、各点の電位は次のように変化する。従つ
て、Ａ点とＣ点との差電圧■ｄは、 となる。

差動増幅器Ｑ２において、出力点ＦはＤ点が常にＡ点と
等しくなるように変化し、Ｄ点の電位は一ＩＯ２ＲＯと
なり、固定点Ｋから抵抗Ｒ５，Ｒ６に流れる電流１１は
、となる。

出力点Ｆは、となる。

差動増幅器Ｑ３においては、出力点ＨはＧ点が常にＢ点
と等しくなるように変動する。次に抵抗Ｒ７の端子間電
圧はＦ点とＧ点（すなわちＣ点）との電位差に等しいの
で、次式で求められる。従つて、抵抗Ｒ７を流れる電流
１２は、 となり、この電流１２はそのまま抵抗Ｒ８を流れ−る。

従つて、Ｈ点の電位は、Ｇ点、すなわちＣ点の電位よソ
ー１２Ｒ８だけ低下するので、Ｈ点とＫ点との電位差で
表わされる出力電圧■６″は、となる。ここで、となる
ように抵抗Ｒ５〜Ｒ８の各抵抗値を定めると、となる。

ここで、電圧■ｄはＣ点とＢ点、すなわちＡ点との電位
差であり、と表わされるのて、出力電圧■６″は、 となり、出力電圧■６″が容量差（Ｃ１−Ｃ２）に比例
することがわかる。

次に、第９図に示した可変容量Ｃ２の検出電圧に基いて
容量Ｃ２に比例するデューティ比Ｄをもつパルスを取り
出すパルス変換回路の一例を第１０図に示す。

ここで、第９図につき上述した抵抗Ｒ１には抵抗ＲＯｌ
およびＲＯ２から電流１０２＋ＩＣ２＝２ｉＣ２が流入
し、その電圧■を抵抗Ｒ２を介して差動増幅器Ｑ１の正
側入力端子Ｌに加える。電源電圧Ｅと接地点０Ｖとの間
に直列接続された抵抗Ｒ２Ｏとゼナーダイオード小との
接続点の電圧ＥＯをコンデンサＣｐを介して差動増幅器
Ｑ１の負側入力端子Ｍに加える。差動増幅器Ｑ１の出力
点Ｎを抵抗Ｒ３を経て正側入力端子Ｌに帰還接続する。
負側入力端子ＤＭを抵抗Ｒ４を介してスイッチＳＷｌの
共通端子に接続し、その切替端子Ａを電圧ＥＯの点に接
続し、切替端子Ｂを接地フ点０■に接続する。このスイ
ッチＳＷｌは差動増幅器Ｑ１の出力パルスにより切替動
作を制御され、かかる差動増幅器Ｑ１から高レベルの出
力が生じるときにはスイッチＳＷｌはＡ側に切り替わり
、逆に低レベル出力に対してはＢ側に切り替わ夕る。上
述の差動増幅器Ｑ１の出力点Ｎから得られる出力パルス
のデューティ比Ｄは容量Ｃ２に比例するが、以下にその
理由を述べる。まず、電源Ｅが投入された時刻をＴＯと
すると、第５図Ａに示すように、この時点ＴＯにおいて
Ｍ点の電圧はＥＯとなり、Ｌ点より高電位にある（ＥＯ
〉■）。

従つて、差動増幅器Ｑ１の出力点Ｎの電位は第１１図Ｂ
に示すように０であり、スイッチＳＷｌはＢ側にある。
Ｌ点の電位は、但し、ΔＶ２＝＾■ｓ となる。

しかして、コンデンサＣｐは抵抗Ｒ４を゜介して電几上
０により充電される。それと共にＭ点の電圧は、第１１
図Ａに示すように、電圧ＥＯから零電位（接地点）に向
つて時定数Ｃｐ−Ｒ４の速さで下降する。時刻ｔ１にお
いてＬ点およびＭ点の電圧が等しくなつたとすると（厳
密にはＭ点電圧がＬ点電圧よりも僅かに低くなつた時点
）、Ｎ点の電圧は第１１図Ｂに示すように０からＥに急
変する。

それによりスイッチＳＷｌはＡ側に切り替わり、Ｌ点電
圧は、が得られ、この式より、 が求められる。

更に、時刻Ｔ２とＴ３との間のＭ点電圧は次式で表わさ
れる。

出力点ＮがＯレベルとなつている期間（Ｔ３一Ｔ２）を
Ｔ。

ｆｆとすると、この期間Ｔ。ｆ，はＭ点電圧が（■−Δ
Ｖ２）になるまでの時間であり、次式により求められる
。 Ｔ−、、この式を変形すると、 となり、ここで、 ＴＯｆｆ とすることにより、（？）の２乗項以下の項を
ＣｐＲ４無視することができるので、上式より
、 ノが得られ、この式より、 ７が求められる。

更に、出力点Ｎの出力パルスのデューティ比Ｄは、）で
与えられる。

ここで、上式に（１″）式および（２″）式を代人する
と、となる。

こ♂で、であるｉ・ら、６″）式は次のように書き換え
られる。

すなわち、出力点Ｎの出力パルスのデューティ比Ｄは容
量Ｃ２に比例することがわかる。更に、上述！た第９図
および第１０図示の回路で求めた容量差（Ｃ１−Ｃ２）
に比例する電圧および容量Ｃ２に比例するデューティ比
をもつパルス信号に基いて、（Ｃ１−Ｃ２）／Ｃ２の演
算を行ない、その演算結果を電流の形態で取り出す割算
および電流変換回路の一例を第１２図に示す。

ここで、第９図に示した回路で得た容量差（Ｃ１一Ｃ２
）に比例する電圧Ｖｄ″を抵抗Ｒ９と、抵抗Ｒｌ４とＲ
ｌ５との接続点との間に印加する。この接続点を差動増
幅器Ｑ４の正側入力端子Ｐに接続し、抵抗Ｒ９の他端を
差動増幅器Ｑ４の負側入力端子Ｓに接続する。差動増幅
器Ｑ４の出力点Ｔを−Ｃ−ＭＯＳアナログスイッチ等に
よるスイッチＳＷ２を介し、更に抵抗ＲｌＯを経て差動
増幅器Ｑ４の負側入力端子Ｓに帰還接続する。このスイ
ッチＳＷ２は差動増幅器Ｑ１（第１０図）の出力パルス
により制御され、かかる出力パルスが第１３図．Ａに示
すように高レベルのときに、第１３図Ｂに示すようにオ
ンとなり、逆に上記出力パルスが低レベルのときにオフ
となる。差動増幅器Ｑ４の出力点Ｔを抵抗Ｒｌｌを通し
て差動増幅器Ｑ５の正側入力端子Ｗに接続する。

この端子Ｗと電源電圧Ｅとの間に抵抗Ｒｌ６を接続し、
同じく端子Ｗと接地点０Ｖとの間には抵抗Ｒｌ２とＲｌ
３とを直列接続する。更に電源電圧Ｅと接地点との間に
抵抗Ｒｌ７とＲｌ８とを直列に接続し、両抵抗Ｒｌ７と
Ｒｌ８との接続点を差・動増幅器Ｑ５の負側入力端子Ｘ
に接続する。差動増幅器Ｑ５の出力を出力トランジスタ
Ｔ２のベースに供給する。トランジスタＴ２のエミッタ
を接地し、同コレクタと、抵抗Ｒｌ２とＲｌ３との接続
点Ｙとの間に電源Ｕと負荷ＲＬとを直列に接続する。こ
のような構成の割算回路および電流変換回路により、抵
抗Ｒｌ３には（Ｃ１−Ｃ２）／Ｃ２に比例する電流１。
０，が流れる。

以下にその理由について述べる。まず、差動増幅器Ｑ４
において、Ｐ点電圧は固定されており、Ｓ点電圧はＰ点
電圧と常に等しくなるように出力点Ｔの電圧が変動し、
帰還電流１３が流れる。

ここで、であり、この電流１３はＴ点より抵抗ＲｌＯを
経て流れる電流１４の平均値である。電流１４はスイッ
チＳＷ２がオンの期間Ｔ。ｎの間だけ流れるから、１周
期（ＴＯ。＋ＴＯｆｆ）にわたる平均電流は、となる。
ここで、であるから、となり、この式より、 となる。

ここで、但し、Ｋｌ，Ｋ２は定数 となるから、（３″）式を用いると、上式は次のように
変形される。

但し、Ｋ３は定数、 更に、差動増幅器Ｑ５において、Ｘ点の電圧は固定され
ており、Ｗ点電圧は常にＸ点電圧と等しくなるように電
流１。

ｕｔが制御される。すなわち、となり、ここで、電流１
５は、 であるから、上式は、 となり、従つて、 但し、Ｋ４は定数 となり、抵抗Ｒｌ３を流れる電流１。

ｕｔは（Ｃ１一Ｃ２）／Ｃ２に比例する。以上の第９図
に示した容量差・電圧変換回路、第１０図に示したパル
ス変換回路、第１２図に示した割算回路および電流変換
回路を組み合わせた本発明変位変換装置の一例を第１４
図に示す。

第１４図において、符号１は発振回路、２は容量検出回
路、３は容量差電圧変換回路（第９図）、４はパルス変
換回路（第１０図）、５は割算回路（第１２図）、６は
電流変換回路（第１２図）、および７は基準電圧回路を
示すブロックである。ここて第１９図、第１０図および
第１２図と対応する個所には同一符号を付してその説明
を省略する。第１４図において、変圧器Ｔｒとコンデン
サＣ３とトランジスタＴ１と抵抗Ｒｌ９とでハートレー
形発振器を構成し、その発振出力を上述した変圧器巻線
Ｗ１およびＷ２と更に他の巻線Ｗ３より取り出す。

巻線Ｗ３の出力をダイオードＤ３およびＤ４を介してそ
れぞれ静電容量Ｃ１およびＣ２に加える。なお、ダイオ
ードＤ３およびＤ４はダイオードＤ１およびＤ２と逆極
性に接続するものとする。巻線Ｗ３と接地点との間にコ
ンデンサＣ４とダイオードＤ５とを直列に接続し、両者
の接続点と抵抗ＲＯｌ，ＲＯ２およびＲ１の共通接続点
との間にダイオードＤ６を接続し、静電容量Ｃ１および
Ｃ２の端子間に存在する浮遊容量の補償を行なう。なお
、上述した第２番目の実施例においては、３つの抵抗Ｒ
ｌ，ＲＯｌ，ＲＯ２を用い、抵抗Ｒ１の端子電圧をデュ
ーティ比に変換しているが、抵抗Ｒ１には２ｉ０２が流
れているので、結果的には１０２をデューティ比に変換
していることになる。

それゆえ、第２番目の実施例においても、第１番目の実
施例と同様に、２つの抵抗ＲＯｌ，ＲＯ２を用い、抵抗
ＲＯ２に流れる電流１０２をデューティ比に変換するよ
うにしてもよい。以上の説明から明らかなように、本発
明では、変位置Δｄが（Ｃ１−Ｃ２）／Ｃ２に比例する
ことを利用し、一対の静電容量Ｃ１とＣ２のうち一方の
容量Ｃ１を一定値とすることができ、すなわち、これら
静電容量を形成する３つの電極のうち一側および中央の
電極を固定電極とすることができる（なお、他側の電極
を移動電極となす）のて、第１５図Ａに示す容量対Ｃ１
とＣ２に対して第９図Ｂに示すように大きな荷重に耐え
得る構造をとることができる。

第９図Ｂにおいて、ＦＥｌおよびＦＥ２は固定電極であ
り、ＭＥｌは移動電極を示し、ｗは荷重を示す。このよ
うに、本発明はデイスプレーサによる液位検出やロード
セルなどのように大きい荷重に対する変位重を検出する
のに用いて有効なものである。なお、本発明は上述した
例にのみ限られるものではなく、容量Ｃ２をその容量値
に比例したデューティ比Ｄをもつパルスに変換する回路
、容量差）（Ｃ１−Ｃ２）に比例する電圧■６″を得る
回路およびこの電圧Ｖｄ″をデューティ比の逆数１／Ｄ
と乗算する回路は本発明の要旨を逸脱しない範囲内にお
いて種々の形態のものとすることができることは勿論の
ことである。

５図面の簡単な説明 第１図ＡおよびＢは本発明にお′チる電極配置の一例を
示すそれぞれ線図および等価回路図、第２図ＡおよびＢ
は同じく他の例を示すそれぞれ線図および等価回路図で
ある。

第３図ないし第８図はＯ本発明の第１番目の実施例を示
し、第３図は本発明における容量差・電圧変換回路の一
例の回路図、第４図は本発明におけるパルス変換回路の
一例の回路図、第５図ＡおよびＢは第４図の回路の動作
説明信号波形図、第６図は本発明における割算および電
流変換回路の一例の回路図、第７図ＡおよびＢは第６図
の回路の動作説明用信号波形図、第８図は本発明変位変
換装置の一例の全体構成を示す回路図である。第９図な
いし第１４図は本発明の第２番目の実施例を示し、第９
図は本発明における容量差・電圧変換回路の一例の回路
図、第１０図は本発明におけるパルス変換回路の一例の
回路図、第１１図ＡおよびＢは第１０図の回路の動作説
明用信号波形図、第１２図は本発明における割算および
電流変換回路の一例の回路図、第１３図ＡおよびＢは第
１２図の回路の動作説明用信号波形図、第１４図は本発
明変位変換装置の一例の全体構成を示す回路図、第１５
図ＡおよびＢは本発明における電極配置の一例のそれぞ
れ等価回路図および説明図である。ＦＥｌ，ＦＥ２・・
・・・固定電極、ＭＥｌ，ＭＥ２・・・・・・移動電極
、Ｃｌ，Ｃ２・・・・静電容量式変位検出器の静電容量
、Ｑ１〜Ｑ６・・・・・・差動増幅器、ＲＯｌ，ＲＯ２
，Ｒ２〜Ｒ２Ｏ・・・・・・抵抗、Ｒし・・・・・・負
荷抵抗、ＳＷｌ，ＳＷ２・・・・・スイッチ、Ｗｌ，Ｗ
２，Ｗ３・・・・・・変圧器巻線、Ｄ１〜Ｄ８・・・・
・・ダイオード、Ｃｐ，Ｃ３，Ｃ４，Ｃ５・ ・・コン
デンサ、小・・・・・・ゼナーダイオード、Ｔｌ，Ｔ２
・・・・・・トランジスタ、Ｔｒ・・・・・・変圧器。

Claims (1)

1. 【特許請求の範囲】 １ 一定容量値をもつ第１静電容量素子、機械的変位に
   応動して容量値が変化する第２静電容量素子、該第１お
   よび第２静電容量素子に所定の交流信号を供給する発振
   源を有し、前記交流信号に応動して、前記第２静電容量
   素子の容量値に比例する第１信号および前記第１、第２
   静電容量素子の容量差に比例する差信号を取り出す変位
   検出手段と、前記変位検出手段からの前記第１信号を導
   入し、該第１信号を前記第２静電容量素子容量値に対応
   するデューティ比をもつパルス信号に変換する第１変換
   回路と、前記変位検出手段からの前記差信号を導入し、
   該差信号を前記容量差に対応する差電圧信号に変換する
   第２変換回路と、前記パルス信号および前記差電圧信号
   を導入し、前記デューティ比の逆数と前記差電圧信号が
   表わす差電圧とを乗算し、（容量差）／（第２静電容量
   素子の容量値）に対応する出力を取り出す第３変換回路
   とを具備したことを特徴とする変位変換装置。 ２ 特許請求の範囲第１項記載の装置において、前記変
   位検出手段は前記第１および第２静電容量とそれぞれ直
   列に接続された同一抵抗値の第１および第２抵抗を有し
   、該第１および第２抵抗間の電流差の形態で前記容量差
   に比例する前記差信号を形成し、前記第２抵抗から前記
   第２静電容量の容量値に比例する電圧を前記第１信号と
   して取り出すようにしたことを特徴とする変位変換装置
   。