JPS6046131A - ミュ−ティング回路 - Google Patents
ミュ−ティング回路Info
- Publication number
- JPS6046131A JPS6046131A JP15429083A JP15429083A JPS6046131A JP S6046131 A JPS6046131 A JP S6046131A JP 15429083 A JP15429083 A JP 15429083A JP 15429083 A JP15429083 A JP 15429083A JP S6046131 A JPS6046131 A JP S6046131A
- Authority
- JP
- Japan
- Prior art keywords
- muting
- signal
- circuit
- amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はミューティング回路に係り、特に、ラジオ受
信機の検波系統に好適なミューティング回路に関する。
信機の検波系統に好適なミューティング回路に関する。
ラジオ受信機のAM放送受信時、受信信号が大振幅であ
る場合、自動利得調整(A G C)回路に設置されて
いるコンデンサのため、正常なAGC動作が得られるま
で、コンデンサの容量の充電時(1) 間が必要である。正常なAGC電圧が立ち上がるまでに
出力側に直流電位が変動するため、これがポツプ音等の
過渡音を発生する原因になる。
る場合、自動利得調整(A G C)回路に設置されて
いるコンデンサのため、正常なAGC動作が得られるま
で、コンデンサの容量の充電時(1) 間が必要である。正常なAGC電圧が立ち上がるまでに
出力側に直流電位が変動するため、これがポツプ音等の
過渡音を発生する原因になる。
このため、正常なAGC動作を開始するまでの時間を別
異の時定数回路で設定し、出力の発生を強制的に遮断す
る等のミューティング回路が用いられている。このよう
なミューティング回路では、時定数設定用のコンデンサ
等の部品を必要とするとともに、半導体集積回路で回路
を構成する場合、そのコンデンサを接続するための外部
接続用のピンが必要となり、回路構成の複雑化とともに
、製品が高価になる欠点がある。
異の時定数回路で設定し、出力の発生を強制的に遮断す
る等のミューティング回路が用いられている。このよう
なミューティング回路では、時定数設定用のコンデンサ
等の部品を必要とするとともに、半導体集積回路で回路
を構成する場合、そのコンデンサを接続するための外部
接続用のピンが必要となり、回路構成の複雑化とともに
、製品が高価になる欠点がある。
この発明は、コンデンサ等を必要とする時定数回路を除
くとともに、正常なAGC動作が得られるまセ出力を解
除できるミューティング回路の提供を目的とする。
くとともに、正常なAGC動作が得られるまセ出力を解
除できるミューティング回路の提供を目的とする。
この発明は、電源投入時又はモード切換時、強入力受信
状態においてAGC信号が立ち上がるまでにミューティ
ング信号を発生するミューティング信号発生回路と、゛
前記検波信号系統に設置され(2) ているとともに前記ミューティング信号発生回路から与
えられるミューティング信号で増幅利得が調節される増
幅器とから構成したことを特徴°とする。
状態においてAGC信号が立ち上がるまでにミューティ
ング信号を発生するミューティング信号発生回路と、゛
前記検波信号系統に設置され(2) ているとともに前記ミューティング信号発生回路から与
えられるミューティング信号で増幅利得が調節される増
幅器とから構成したことを特徴°とする。
以下、この発明を図面に示す実施例を参照して詳細に説
明する。
明する。
第1図はこの発明のミューティング回路の実施例を示し
ている。図において、入力端子2人、2Bには中間周波
信号が与えられ、この中間周波信号はAM検波回路4で
検波された後、ミューティング信号発生回路6、AGC
回路8及びミューティング増幅器10に与えられる。ミ
ューティング増幅器10は検波信号の増幅信号系統に設
置されており、前記ミューティング信号発生回路6から
のミューティング信号によって増幅利得が制御される。
ている。図において、入力端子2人、2Bには中間周波
信号が与えられ、この中間周波信号はAM検波回路4で
検波された後、ミューティング信号発生回路6、AGC
回路8及びミューティング増幅器10に与えられる。ミ
ューティング増幅器10は検波信号の増幅信号系統に設
置されており、前記ミューティング信号発生回路6から
のミューティング信号によって増幅利得が制御される。
AM検波回路4にはコレクタ及びエミッタをそれぞれ共
通に接続した一対のトランジスタ12.14が設置され
、そのコレクタは電源端子16から駆動電圧vCCが印
加される電源ラインに接続(3) され、そのエミッタと基準電位点との間には、トランジ
スタ12.14の動作電流を設定する定電流imxsが
接続されている。このAM検波回路4の検波出力はトラ
ンジスタ12.14のエミッタ側から取出され、エミッ
タと基準電位点との間にはコンデンサ20が設置されて
いる。このコンデンサ20によって検波信号中の高周波
成分のピークホールドがなされる。
通に接続した一対のトランジスタ12.14が設置され
、そのコレクタは電源端子16から駆動電圧vCCが印
加される電源ラインに接続(3) され、そのエミッタと基準電位点との間には、トランジ
スタ12.14の動作電流を設定する定電流imxsが
接続されている。このAM検波回路4の検波出力はトラ
ンジスタ12.14のエミッタ側から取出され、エミッ
タと基準電位点との間にはコンデンサ20が設置されて
いる。このコンデンサ20によって検波信号中の高周波
成分のピークホールドがなされる。
ミューティング信号発生回路6には第1及び第2の比較
器22.24が設けられている。第1の比較器22には
エミッタを共通にした一対のトランジスタ26.28が
設置され、これらのエミッタと基準電位点との間には、
各トランジスタ26.28の動作電流を決定する定電流
源30が接続されている。トランジスタ26のベースに
は前記AM検波回路4から検波出力が与えられ、他方の
トランジスタ28のベースと基準電位点との間には、基
準電圧を設定する電圧源32が設けられている。
器22.24が設けられている。第1の比較器22には
エミッタを共通にした一対のトランジスタ26.28が
設置され、これらのエミッタと基準電位点との間には、
各トランジスタ26.28の動作電流を決定する定電流
源30が接続されている。トランジスタ26のベースに
は前記AM検波回路4から検波出力が与えられ、他方の
トランジスタ28のベースと基準電位点との間には、基
準電圧を設定する電圧源32が設けられている。
各トランジスタ26.28のコレクタと電源ラインとの
間には、トランジスタ34.36がエミッ(4) 夕を電源ライン側にして接続され、トランジスタ34の
ベースとトランジスタ36のベース・コレクタは共通に
接続され、トランジスタ34.36はカレントミラー回
路を構成している。即ち、この比較器22は差動型比較
器を構成しており、トランジスタ26のベースに与えら
れる検波信号レベルとトランジスタ28のベースに設定
される基準レベルとを比較し、その大小関係から反転動
作をする。この比較器22の出力はトランジスタ部のコ
レクタ側から取出され、第2の比較器24に与えられる
。
間には、トランジスタ34.36がエミッ(4) 夕を電源ライン側にして接続され、トランジスタ34の
ベースとトランジスタ36のベース・コレクタは共通に
接続され、トランジスタ34.36はカレントミラー回
路を構成している。即ち、この比較器22は差動型比較
器を構成しており、トランジスタ26のベースに与えら
れる検波信号レベルとトランジスタ28のベースに設定
される基準レベルとを比較し、その大小関係から反転動
作をする。この比較器22の出力はトランジスタ部のコ
レクタ側から取出され、第2の比較器24に与えられる
。
第2の比較器24にはエミッタを共通にした一対のトラ
ンジスタ38.40が設置され、そのエミッタと基準電
位点との間には、各トランジスタ38.40の動作電流
を決定する定電流源42が設置されている。各トランジ
スタ38.40のベースと電源ラインとの間には、抵抗
44.46が個別に挿入され、一定のバイアス電圧が各
トランジスタ38.400ベースに設定され、さらにト
ランジスタ3日のベースには前記トランジスタ部(5) のコレクタ側より比較出力が与えられている。各トラン
ジスタ38.40のコレクタと電源ラインとの間には、
トランジスタ48.50が個別にエミッタを電源ライン
側にして接続されている。トランジスタ48のベースと
トランジスタ50のベース・コレクタは共通に接続され
ており、トランジスタ48.50はカレントミラー回路
を構成している。
ンジスタ38.40が設置され、そのエミッタと基準電
位点との間には、各トランジスタ38.40の動作電流
を決定する定電流源42が設置されている。各トランジ
スタ38.40のベースと電源ラインとの間には、抵抗
44.46が個別に挿入され、一定のバイアス電圧が各
トランジスタ38.400ベースに設定され、さらにト
ランジスタ3日のベースには前記トランジスタ部(5) のコレクタ側より比較出力が与えられている。各トラン
ジスタ38.40のコレクタと電源ラインとの間には、
トランジスタ48.50が個別にエミッタを電源ライン
側にして接続されている。トランジスタ48のベースと
トランジスタ50のベース・コレクタは共通に接続され
ており、トランジスタ48.50はカレントミラー回路
を構成している。
この比較器24の出力は、トランジスタ38のコレクタ
側から取出され、出力回路を構成しているトランジスタ
52のベースに与えられている。
側から取出され、出力回路を構成しているトランジスタ
52のベースに与えられている。
このトランジスタ52のエミッタと電源ラインとの間に
は抵抗54が接続され、トランジスタ52のコレクタに
はミューティング信号を取出すための出力端子56が形
成されている。
は抵抗54が接続され、トランジスタ52のコレクタに
はミューティング信号を取出すための出力端子56が形
成されている。
この出力端子56から取出されたミューティング信号は
、前記ミューティング増幅器10の制御入力となり、ミ
ューティング信号が与えられるとき、出力端子58に発
生すべき検波出力が遮断されるように成っている。
、前記ミューティング増幅器10の制御入力となり、ミ
ューティング信号が与えられるとき、出力端子58に発
生すべき検波出力が遮断されるように成っている。
(6)
以上の構成に基づき、第2図を参照して動作を説明する
。入力端子2A、2Bには第2凹入に示す高周波信号が
与えられ、第2図Aの包絡線A。
。入力端子2A、2Bには第2凹入に示す高周波信号が
与えられ、第2図Aの包絡線A。
は自動利得制御を示している。第2図BはAGC回路8
の出力であるAGC電圧波形を示し、これは中間周波増
幅段に利得制御入力として与えられる。第2図CはAM
検波回路4の出力波形である。
の出力であるAGC電圧波形を示し、これは中間周波増
幅段に利得制御入力として与えられる。第2図CはAM
検波回路4の出力波形である。
そして、ミューティング信号発生回路6の第1の比較器
22には、AM検波回路4から第2図りに示す信号が与
えられ、この信号中に高周波成分が含まれていないのは
、コンデンサ20によって取除かれているものである。
22には、AM検波回路4から第2図りに示す信号が与
えられ、この信号中に高周波成分が含まれていないのは
、コンデンサ20によって取除かれているものである。
この入力信号レベルは電圧源32で設定される基準レベ
ルと比較され、第2の比較器24のトランジスタ38の
ベースには第2図Eに示す電圧レベルが発生ずる。第2
の比較器24においても比較動作が行われ、トランジス
タ52によってその出力が出力端子56から取出される
。即ち、出力端子56には第2図Fに示すパルス状のミ
ューティング信号が発生し、ミューティング増幅器10
に与えられる。この結果、(7) このミューティング信号期間において、ミューティング
増幅器10は不差動状態に又はその入出力間が遮断状態
に制御され、その出力端子58は第2図Gに示すように
ミューティング信号期間において無信号状態に維持され
る。
ルと比較され、第2の比較器24のトランジスタ38の
ベースには第2図Eに示す電圧レベルが発生ずる。第2
の比較器24においても比較動作が行われ、トランジス
タ52によってその出力が出力端子56から取出される
。即ち、出力端子56には第2図Fに示すパルス状のミ
ューティング信号が発生し、ミューティング増幅器10
に与えられる。この結果、(7) このミューティング信号期間において、ミューティング
増幅器10は不差動状態に又はその入出力間が遮断状態
に制御され、その出力端子58は第2図Gに示すように
ミューティング信号期間において無信号状態に維持され
る。
このように構成すれば、電源投入時又は受信モードをA
M検波動作に切換えた場合等の過渡状態において、AG
C信号が立ち上がるまでの過渡期間中の強入力時の信号
レベルを検知してミューティング増幅器10の出力を遮
断するので、過渡台の発生を未然に防止することができ
る。特に、このミューティング回路では、従来のような
コンデンサを伴った時定数回路を必要としていないので
、回路構成の簡略化と、半導体集積回路で構成する場合
に、コンデンサ等を接続する外部接続用のミュート専用
ビンが不要となり、製品の生産コストの低減を図ること
ができる。また、実施例からも明らかなように、回路構
成上低電圧で動作させることができ、低電圧による使用
が可能である。
M検波動作に切換えた場合等の過渡状態において、AG
C信号が立ち上がるまでの過渡期間中の強入力時の信号
レベルを検知してミューティング増幅器10の出力を遮
断するので、過渡台の発生を未然に防止することができ
る。特に、このミューティング回路では、従来のような
コンデンサを伴った時定数回路を必要としていないので
、回路構成の簡略化と、半導体集積回路で構成する場合
に、コンデンサ等を接続する外部接続用のミュート専用
ビンが不要となり、製品の生産コストの低減を図ること
ができる。また、実施例からも明らかなように、回路構
成上低電圧で動作させることができ、低電圧による使用
が可能である。
第3図は前記ミューティング増幅器10の具体(8)
的な回路構成例を示し、第1図に示すミューティング回
路と同一部分には同一符号を付しである。
路と同一部分には同一符号を付しである。
図において、ミューティング増幅器10には一対のトラ
ンジスタ60.61が設けられ、各トランジスタ60.
61のエミッタは抵抗62.63を介して共通に接続さ
れ、その接続点と駆動電圧Vccが印加される電源ライ
ンとの間には定電流源64が接続されている。トランジ
スタ60のコレクタと基準電位点との間には、ダイオー
ド66がカソードを基準電位点側にして接続され、トラ
ンジスタ61のコレクタと基準電位点との間には、トラ
ンジスタ68がエミッタを基準電位点側にして接続され
ている。ダイオード66のアノードと1〜ランジスタロ
8のベースとは共通に接続され、ダイオード66及びト
ランジスタ68はカレントミラー回路を構成している。
ンジスタ60.61が設けられ、各トランジスタ60.
61のエミッタは抵抗62.63を介して共通に接続さ
れ、その接続点と駆動電圧Vccが印加される電源ライ
ンとの間には定電流源64が接続されている。トランジ
スタ60のコレクタと基準電位点との間には、ダイオー
ド66がカソードを基準電位点側にして接続され、トラ
ンジスタ61のコレクタと基準電位点との間には、トラ
ンジスタ68がエミッタを基準電位点側にして接続され
ている。ダイオード66のアノードと1〜ランジスタロ
8のベースとは共通に接続され、ダイオード66及びト
ランジスタ68はカレントミラー回路を構成している。
そして、トランジスタ60のベースにはAM検波回路4
から検波出力が与えられ、トランジスタ61のベースに
はバイアス入力端子70が形成され、一定のバイアスが
与えられている。トランジスタ60.61は差動増幅器
(9) を構成しており、その出力はトランジスタ61のコレク
タから取出され、このコレクタには出力端子58が形成
されているとともに、抵抗72を介して端子74が形成
されている。この端子74と基準電位点との間には時定
数設定用のコンデンサ76が接続されている。
から検波出力が与えられ、トランジスタ61のベースに
はバイアス入力端子70が形成され、一定のバイアスが
与えられている。トランジスタ60.61は差動増幅器
(9) を構成しており、その出力はトランジスタ61のコレク
タから取出され、このコレクタには出力端子58が形成
されているとともに、抵抗72を介して端子74が形成
されている。この端子74と基準電位点との間には時定
数設定用のコンデンサ76が接続されている。
そして、抵抗72の端子間にはミューティングスイッチ
ング回路78が設置され、この実施例では一対のトラン
ジスタ80.82のエミッタ・コレクタが互いに共通に
接続するとともに、ベースを共通化したものであり、ベ
ースには前記ミューティング信号発生回路6からミュー
ティング信号がベース駆動入力として与えられている。
ング回路78が設置され、この実施例では一対のトラン
ジスタ80.82のエミッタ・コレクタが互いに共通に
接続するとともに、ベースを共通化したものであり、ベ
ースには前記ミューティング信号発生回路6からミュー
ティング信号がベース駆動入力として与えられている。
このような構成によれば、ミューティング信号発生回路
6がミューティング信号を発生しない場合、ミューティ
ングスイッチング回路78は不導通状態となり、トラン
ジスタ61のコレクタと基準電位点との間には高抵抗か
ら成る抵抗72とコンデンサ76の直列回路が挿入され
ることになる。
6がミューティング信号を発生しない場合、ミューティ
ングスイッチング回路78は不導通状態となり、トラン
ジスタ61のコレクタと基準電位点との間には高抵抗か
ら成る抵抗72とコンデンサ76の直列回路が挿入され
ることになる。
この場合、AM検波回路4からの検波信号は何等(10
) ミューティング制御を受けること無く、差動増幅器は単
なるバッファ回路を構成し、出力端子5Bから取出され
る。
) ミューティング制御を受けること無く、差動増幅器は単
なるバッファ回路を構成し、出力端子5Bから取出され
る。
また、電源投入時又は受信モードをAM受信に切換えた
時、強入力受信レベルを検知し、前記実施例のようにミ
ューティング信号発生回路6はパルス状のミューティン
グ信号を発生し、ミューテインダスイソチング回路78
のトランジスタ80.82は導通状態となる。このため
、抵抗72は短絡され、出力端子58はコンデンサ76
を介して基準電位点に接続されている。この結果、出力
端子58に発生すべきAM検波信号はコンデンサ76に
よって遮断され、効果的なミューティング制御が可能と
なる。
時、強入力受信レベルを検知し、前記実施例のようにミ
ューティング信号発生回路6はパルス状のミューティン
グ信号を発生し、ミューテインダスイソチング回路78
のトランジスタ80.82は導通状態となる。このため
、抵抗72は短絡され、出力端子58はコンデンサ76
を介して基準電位点に接続されている。この結果、出力
端子58に発生すべきAM検波信号はコンデンサ76に
よって遮断され、効果的なミューティング制御が可能と
なる。
以上説明したようにこの発明によれば、AM受信切換え
時の過渡者の発生を防止でき、コンデンサ等を伴った時
定数回路やフィルタ回路を必要としないので、回路構成
の簡略化を図ることができ、さらに、半導体集積回路で
回路を構成する場合、外部接続用のピンを削減すること
ができるので、(11) 構成の簡略化とともに、製品価格の低減を図ることがで
きる。
時の過渡者の発生を防止でき、コンデンサ等を伴った時
定数回路やフィルタ回路を必要としないので、回路構成
の簡略化を図ることができ、さらに、半導体集積回路で
回路を構成する場合、外部接続用のピンを削減すること
ができるので、(11) 構成の簡略化とともに、製品価格の低減を図ることがで
きる。
第1図はこの発明のミューティング回路の実施例を示す
回路図、第2図はその動作を示す説明図、第3図はミュ
ーティング増幅器の回路構成例を示す回路図である。 4・・・AM検波回路、6・・・ミューティング信号発
生回路、10・・・ミューティング増幅器。 (12)
回路図、第2図はその動作を示す説明図、第3図はミュ
ーティング増幅器の回路構成例を示す回路図である。 4・・・AM検波回路、6・・・ミューティング信号発
生回路、10・・・ミューティング増幅器。 (12)
Claims (1)
- 電源投入時又はモード切換時、強入力受信状態において
AGC信号が立ち上がるまでにミューティング信号を発
生ずるミューティング信号発生回路と、前記検波信号系
統に設置されているとともに前記ミューティング信号発
生回路から与えられるミューティング信号で利得が調節
される増幅器とから構成したことを特徴とするミューテ
ィング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15429083A JPS6046131A (ja) | 1983-08-23 | 1983-08-23 | ミュ−ティング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15429083A JPS6046131A (ja) | 1983-08-23 | 1983-08-23 | ミュ−ティング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6046131A true JPS6046131A (ja) | 1985-03-12 |
JPS6354256B2 JPS6354256B2 (ja) | 1988-10-27 |
Family
ID=15580907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15429083A Granted JPS6046131A (ja) | 1983-08-23 | 1983-08-23 | ミュ−ティング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6046131A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163919A (en) * | 1979-06-08 | 1980-12-20 | Nec Corp | Receiver |
-
1983
- 1983-08-23 JP JP15429083A patent/JPS6046131A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163919A (en) * | 1979-06-08 | 1980-12-20 | Nec Corp | Receiver |
Also Published As
Publication number | Publication date |
---|---|
JPS6354256B2 (ja) | 1988-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0462773B1 (en) | Burst control circuit for use in TDMA communications system | |
US5204973A (en) | Receiver capable of quickly suppressing defective effect of multipath reflection interference | |
EP0342671A2 (en) | AGC delay on an integrated circuit | |
US5148115A (en) | Load connection state detector circuit | |
US4293822A (en) | Gated AGC amplifier with dc feedback | |
US4194087A (en) | Control circuit and FM stereo receiver using same | |
JPH06311390A (ja) | 映像信号処理装置 | |
JPS6046131A (ja) | ミュ−ティング回路 | |
US3714583A (en) | Muting circuit | |
EP0232560A1 (en) | UHF amplifier-mixer circuit | |
EP1299943B1 (en) | Self-configurable amplifier circuit | |
IL27888A (en) | Single-stage peak-to-peak detector-amplifier | |
US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
JP3343005B2 (ja) | ミュート機能付き光受信回路 | |
JP3148540B2 (ja) | ラジオ受信機のagc回路 | |
JPS6046133A (ja) | ラジオ受信機 | |
JPS5934212Y2 (ja) | 信号処理回路用保護回路 | |
JPS60224313A (ja) | 自動利得調整回路 | |
JP3143393B2 (ja) | Amラジオ受信機 | |
EP0153775B1 (en) | Circuit for signal processing in a picture display device | |
KR920005100Y1 (ko) | 음향 기기의 뮤팅 회로 | |
JP3070988B2 (ja) | 自動選局回路 | |
KR900005235B1 (ko) | 고주파 자동 이득 제어 및 반송파 전파 검파방식의 자동차용 am수신기 집적회로 | |
JPH0153926B2 (ja) | ||
JPS6041894B2 (ja) | 利得制御回路 |