JPS6046122A - 近接スイツチ - Google Patents
近接スイツチInfo
- Publication number
- JPS6046122A JPS6046122A JP15371783A JP15371783A JPS6046122A JP S6046122 A JPS6046122 A JP S6046122A JP 15371783 A JP15371783 A JP 15371783A JP 15371783 A JP15371783 A JP 15371783A JP S6046122 A JPS6046122 A JP S6046122A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- comparator
- output
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
Landscapes
- Switches That Are Operated By Magnetic Or Electric Fields (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は高周波発振形の近接スイッチの改良に関する
ものである。
ものである。
一般にこの種高周波発振形近接スイッチは第１図に示す
ように構成されている。この図において近接スイッチ１
０は近接センサ回路をなすＩＣ回路１と、この１０回路
のみで１１出力電流容量が不足するので、追加されたト
ランジスタ２ｏとにより構成されている。このＩＯ回路
は内部に発振回路２、コンパレータ” 、積分回路４
、 ：＋ ７ ハレータ５、出力回路６、定電圧回路７
および’＠、１ＷＩ）セット回路８を有しており、検出
コイル１１．共振コンデンサ１６、感度調整用可変抵抗
１２、側路コンデンサ１４、電源リセット用コンデンサ
１５などが外付けされる。
ように構成されている。この図において近接スイッチ１
０は近接センサ回路をなすＩＣ回路１と、この１０回路
のみで１１出力電流容量が不足するので、追加されたト
ランジスタ２ｏとにより構成されている。このＩＯ回路
は内部に発振回路２、コンパレータ” 、積分回路４
、 ：＋ ７ ハレータ５、出力回路６、定電圧回路７
および’＠、１ＷＩ）セット回路８を有しており、検出
コイル１１．共振コンデンサ１６、感度調整用可変抵抗
１２、側路コンデンサ１４、電源リセット用コンデンサ
１５などが外付けされる。
発振回路２は検出コイル１１を含んで形成されて発振し
ており、物体がこの検出コイル１１に近づくと発振振幅
が減衰し、または発振を停止する。そしてこの発振折幅
の変化はコンパレータ３により電圧比較され、さらにこ
の検波出力は積分回路４により積分されて、この積分出
力はコンパレータ５に設けたレベル比較電比と比較され
、そのコンパレータの出力により出力回路６の出力状態
を制御する。
ており、物体がこの検出コイル１１に近づくと発振振幅
が減衰し、または発振を停止する。そしてこの発振折幅
の変化はコンパレータ３により電圧比較され、さらにこ
の検波出力は積分回路４により積分されて、この積分出
力はコンパレータ５に設けたレベル比較電比と比較され
、そのコンパレータの出力により出力回路６の出力状態
を制御する。
従来のコンパレータとして第２図に・示すものがある。
この回路において２１〜２４はトランジスタ、２５．２
６は抵抗、２７は定電流源、２８゜２９は負荷である。
６は抵抗、２７は定電流源、２８゜２９は負荷である。
そしてトランジスタ２１のベースには積分回路４からの
出力電圧が加えられるようになっており、トランジスタ
２２のベースにはｍ抗２５．２６の分圧比によって発生
した基準電圧ｖｓ、が加えられるようになっている。ト
ランジスタ２１．２２のエミッタはともに一定電流Ｉｏ
を流す電流源に接続され、これらは差動増幅形のコンパ
レータになっている。トランジスタ２１のコレクタには
トランジスタ２３のコレクタおよびトランジスタ２４の
ベースが接続され、トランジスタ２２のコレクタにはト
ランジスタ２４のコレクタおよびトランジスタ２３のベ
ースが接続されている。
出力電圧が加えられるようになっており、トランジスタ
２２のベースにはｍ抗２５．２６の分圧比によって発生
した基準電圧ｖｓ、が加えられるようになっている。ト
ランジスタ２１．２２のエミッタはともに一定電流Ｉｏ
を流す電流源に接続され、これらは差動増幅形のコンパ
レータになっている。トランジスタ２１のコレクタには
トランジスタ２３のコレクタおよびトランジスタ２４の
ベースが接続され、トランジスタ２２のコレクタにはト
ランジスタ２４のコレクタおよびトランジスタ２３のベ
ースが接続されている。
今、トランジスタ２１に入力される電圧と基準電圧Ｖｓ
２との差をΔＶとする。Δ■がマイナスからプラスに増
加してくるげあいを考える。ΔＶがマイナスのときトラ
ンジスタ２１はオフ、トランジスタ２２はオン状態にあ
る。またトランジスタ２４はオフ、トランジスタ２３は
オン状態であり、その結果負荷２８に電流が流れ、０荷
２９には流れない。ここでＰＮＰ）ランジスタの電流増
幅率をβｐとすると、トランジスタ２１．２３のコレク
タ電圧が能動領域に入るためにはトランジスタ２２より
供給される電流すなわちトランジスタ２３のベース電流
の１１倍の電流とトランジスタ２１のコレクタ電流とが
等しくなければならない。すなわちΔＶ ２５１ Ｖｔ
Ｉｎ／ ｐ Ｉ ココでＶｔ ＝ ｋＴ／ ｑ ）ヨ
リも大になったとき、トランジスタ２３のベース電流が
流れなくなってトランジスタ２３はオフトナ１）、 ）
ランジスタ２４のベース電流が流れ始 ：めてトランジ
スタ２４はオンとなり、負荷１８に流れる電流が急激に
減少する。
２との差をΔＶとする。Δ■がマイナスからプラスに増
加してくるげあいを考える。ΔＶがマイナスのときトラ
ンジスタ２１はオフ、トランジスタ２２はオン状態にあ
る。またトランジスタ２４はオフ、トランジスタ２３は
オン状態であり、その結果負荷２８に電流が流れ、０荷
２９には流れない。ここでＰＮＰ）ランジスタの電流増
幅率をβｐとすると、トランジスタ２１．２３のコレク
タ電圧が能動領域に入るためにはトランジスタ２２より
供給される電流すなわちトランジスタ２３のベース電流
の１１倍の電流とトランジスタ２１のコレクタ電流とが
等しくなければならない。すなわちΔＶ ２５１ Ｖｔ
Ｉｎ／ ｐ Ｉ ココでＶｔ ＝ ｋＴ／ ｑ ）ヨ
リも大になったとき、トランジスタ２３のベース電流が
流れなくなってトランジスタ２３はオフトナ１）、 ）
ランジスタ２４のベース電流が流れ始 ：めてトランジ
スタ２４はオンとなり、負荷１８に流れる電流が急激に
減少する。
逆にΔ■がプラス側からしだいに減少してゆきＶｔ１ｎ
βｐよりも小さくなると逆の状態に移り、負荷１８に流
れる電流が急激に増加する。
βｐよりも小さくなると逆の状態に移り、負荷１８に流
れる電流が急激に増加する。
このようにこのコンパレータはヒステリシス電ＥＴ’、
Ｖｈ ：２ Ｖｔ Ｉｎβｐ をもつ。ところがここ
でβｐというのは動作温度によって大きく変化すること
が知られている。またＴ（１のロット差によるばらつき
などによってその値は各ＩＣごとに大きく異なる。この
ためコンパレータのヒステリシス電圧ｖｈけ大きくばら
ついていた。とくに近接スイッチのオン、オフ動作はこ
のコンパレータがオン、オフすることにより行ってνす
、ヒステリシス電圧ｖｈがばらつくことで積分回路の出
力が一定の増減をしていても出力は不安定なものとなり
、いきおいスイッチの出力も不安定なものになっていた
。
Ｖｈ ：２ Ｖｔ Ｉｎβｐ をもつ。ところがここ
でβｐというのは動作温度によって大きく変化すること
が知られている。またＴ（１のロット差によるばらつき
などによってその値は各ＩＣごとに大きく異なる。この
ためコンパレータのヒステリシス電圧ｖｈけ大きくばら
ついていた。とくに近接スイッチのオン、オフ動作はこ
のコンパレータがオン、オフすることにより行ってνす
、ヒステリシス電圧ｖｈがばらつくことで積分回路の出
力が一定の増減をしていても出力は不安定なものとなり
、いきおいスイッチの出力も不安定なものになっていた
。
この発明はこのような従来の欠点を解消し、安定した動
作をする近接スイッチを得ることを目的とするものであ
る。
作をする近接スイッチを得ることを目的とするものであ
る。
以下図によってこの発明の一実施例について説明する。
すなわち第３図において第２図に対する相違点はトラン
ジスタ２３．２４のＰＮＰ ）ランジスタをスプリット
コレクタトランジスタとしてカレントミラーを構成し、
トランジスタ２３けトランジスタ２２のコレクタに対し
、トランジスタ２３からトランジスタ２１のコレクタに
流れ込む電流のｎ倍の電流を供給し、一方トランジスタ
２４はトランジスタ２１のコレクタに対して、トランジ
スタ２４からトランジスタ２２のコレクタに流れ込む電
流のｍ倍の電流を供給している。そして出力はトランジ
スタ２４のコレクタから負荷２８に取り出している。
ジスタ２３．２４のＰＮＰ ）ランジスタをスプリット
コレクタトランジスタとしてカレントミラーを構成し、
トランジスタ２３けトランジスタ２２のコレクタに対し
、トランジスタ２３からトランジスタ２１のコレクタに
流れ込む電流のｎ倍の電流を供給し、一方トランジスタ
２４はトランジスタ２１のコレクタに対して、トランジ
スタ２４からトランジスタ２２のコレクタに流れ込む電
流のｍ倍の電流を供給している。そして出力はトランジ
スタ２４のコレクタから負荷２８に取り出している。
今、トランジスタ２１に入力される電圧と基準電圧Ｖｍ
ｌとの差をΔＶとする。Δｖ＜ｏのときはトランジスタ
２１はオフ、トランジスタ２２はオン状態にあり、これ
によってトランジスタ２３はオフ、トランジスタ２４は
オン状態になっており、負荷２８に電流が流れている。
ｌとの差をΔＶとする。Δｖ＜ｏのときはトランジスタ
２１はオフ、トランジスタ２２はオン状態にあり、これ
によってトランジスタ２３はオフ、トランジスタ２４は
オン状態になっており、負荷２８に電流が流れている。
そしてＰＮＰ）ランジスタの電流増幅率βが十分大きい
と仮定する。ΔＶがマイナス側からプラス側に増加して
ΔＶ）ＶＩｎｍ になるとトランジスタ２４がらトラン
ジスタ２１に流入するトランジスタ２４のコレクタ電流
よりもトランジスタ２１のコレクタ電流容惜が大きくな
ってトランジスタ２３のベース−コレクタ電流が流ね始
め、トランジスタ２３がオンになる。するとトランジス
タ２３からトランジスタ２２のコレクタに電流が供給さ
れるのでトランジスタ２４０ベース−コレクタ電流が急
激に減少してトランジスタ２４をオフさせ、負荷２８に
汁１れる電流も急激に減少する。
と仮定する。ΔＶがマイナス側からプラス側に増加して
ΔＶ）ＶＩｎｍ になるとトランジスタ２４がらトラン
ジスタ２１に流入するトランジスタ２４のコレクタ電流
よりもトランジスタ２１のコレクタ電流容惜が大きくな
ってトランジスタ２３のベース−コレクタ電流が流ね始
め、トランジスタ２３がオンになる。するとトランジス
タ２３からトランジスタ２２のコレクタに電流が供給さ
れるのでトランジスタ２４０ベース−コレクタ電流が急
激に減少してトランジスタ２４をオフさせ、負荷２８に
汁１れる電流も急激に減少する。
またΔＶがプラス側に十分大きい値からマイナス仰１に
減少していくばあいには上記と同様な動作で、ΔＶ （
−ｖＩｎ ｎ になると出力が反転する。
減少していくばあいには上記と同様な動作で、ΔＶ （
−ｖＩｎ ｎ になると出力が反転する。
このように第２図の構成においてはヒステリシスＷ、Ｆ
ＥＶｈは Ｖｈ ＝ Ｖｌ ｌ Ｉｎｍ −１−Ｉｎ ｎ ）とな
り、スプリットコレクタトランジスタの分割比率とＶｔ
すなわちｋＴ／ｑ にのみ依存し、βには依存しなくな
った。
ＥＶｈは Ｖｈ ＝ Ｖｌ ｌ Ｉｎｍ −１−Ｉｎ ｎ ）とな
り、スプリットコレクタトランジスタの分割比率とＶｔ
すなわちｋＴ／ｑ にのみ依存し、βには依存しなくな
った。
またｎ ： ｍ ：１とすれば、ヒステリシスのない、
すなわち入力が基準電圧Ｖ ｓ２のところで出力がすげ
やく反転するコンパレータとなる。
すなわち入力が基準電圧Ｖ ｓ２のところで出力がすげ
やく反転するコンパレータとなる。
また第４図および第５図は第２図の構成を簡略化したも
ので、第４図はトランジスタ２４からトランジスタ２１
のコレクタへのフィードバックが省略され、第５図では
トランジスタ２３からトランジスタ２１へのフィードバ
ックが省略されている。そしてそれぞれのヒステリシス
１１王ｖｈは第４図のげあい ｖｈ、＝ Ｖｌ Ｉｎ ｎ また第５図のばあい Ｖｈ５ ： Ｖｔ ｌｎｍ となる。
ので、第４図はトランジスタ２４からトランジスタ２１
のコレクタへのフィードバックが省略され、第５図では
トランジスタ２３からトランジスタ２１へのフィードバ
ックが省略されている。そしてそれぞれのヒステリシス
１１王ｖｈは第４図のげあい ｖｈ、＝ Ｖｌ Ｉｎ ｎ また第５図のばあい Ｖｈ５ ： Ｖｔ ｌｎｍ となる。
第５図はトランジスタ２３．２４がＰＮＰ形トランジス
タであるためにβが小さく、このため温度変化に対する
βの変化による影響が無視できないので、トランジスタ
３１．３２を付加シ、ベース電流をドライブしてやるこ
とでβの小さいことによる影響を大幅に減少させたもの
である。
タであるためにβが小さく、このため温度変化に対する
βの変化による影響が無視できないので、トランジスタ
３１．３２を付加シ、ベース電流をドライブしてやるこ
とでβの小さいことによる影響を大幅に減少させたもの
である。
第６図は第５図においてトランジスタ２３のベースとア
ース間にトランジスタ３１を接続し、このトランジスタ
のベースをトランジスタ２゛３のコレクタに接１２ し
たものでベース電流の影響をさらに減少させたものであ
る。
ース間にトランジスタ３１を接続し、このトランジスタ
のベースをトランジスタ２゛３のコレクタに接１２ し
たものでベース電流の影響をさらに減少させたものであ
る。
また第７図においては定電流源２７、トランジスタ２］
、２２．２３．２４．３１．．３２からなる差動形コン
パレータ自体はヒステリシス電圧ｖｈが零、すなわち第
３図においてｍ ： ｎ ：１のばあいと同じであるが
、トランジスタ２２のベースにダイオード３５．３６お
よび抵抗３７を接続し、トランジスタ２３のコレクタの
１つにトランジスタ３３のベースを、またそのエミッタ
およびコレクタ間に抵抗３７を接続し、さらに電源Ｖｃ
ｃと、トランジスタ２２０ベースとダイオード３５との
接続点に定電流Ｒ３４を接続１．たものである。このた
めヒステリシス電圧はトランジスタ２２のベースに入力
される基準電圧Ｖｓｌを変化させて得るようにされてい
る。すガわちトランジスタ２１が詞７のどき、１ｈ、流
源３４の電流をＩｓとすれけＶｌｌ！ ：２ Ｖｂｅ
＋ Ｉｓ Ｒ，３７（ここでＶｂｅはトランジスタのベ
ース−エミッタ間電圧）であるが、トランジスタ２１が
オンスルと Ｖｓ２ ：２ Ｖｂｅ ＋Ｖｃｅ５ （ここでＶｃｅ５はＮＰＮ形トランジスタのコレクター
エミッタ飽和電圧）となり、ヒステリシス電圧ｖｈは ｖｈ ＝＝ Ｉ ｓ Ｒ３１Ｖｃ ｅ Ｓとなる。すな
わちこのばあいもβに依存しないヒステリシス電圧を得
ることができる。
、２２．２３．２４．３１．．３２からなる差動形コン
パレータ自体はヒステリシス電圧ｖｈが零、すなわち第
３図においてｍ ： ｎ ：１のばあいと同じであるが
、トランジスタ２２のベースにダイオード３５．３６お
よび抵抗３７を接続し、トランジスタ２３のコレクタの
１つにトランジスタ３３のベースを、またそのエミッタ
およびコレクタ間に抵抗３７を接続し、さらに電源Ｖｃ
ｃと、トランジスタ２２０ベースとダイオード３５との
接続点に定電流Ｒ３４を接続１．たものである。このた
めヒステリシス電圧はトランジスタ２２のベースに入力
される基準電圧Ｖｓｌを変化させて得るようにされてい
る。すガわちトランジスタ２１が詞７のどき、１ｈ、流
源３４の電流をＩｓとすれけＶｌｌ！ ：２ Ｖｂｅ
＋ Ｉｓ Ｒ，３７（ここでＶｂｅはトランジスタのベ
ース−エミッタ間電圧）であるが、トランジスタ２１が
オンスルと Ｖｓ２ ：２ Ｖｂｅ ＋Ｖｃｅ５ （ここでＶｃｅ５はＮＰＮ形トランジスタのコレクター
エミッタ飽和電圧）となり、ヒステリシス電圧ｖｈは ｖｈ ＝＝ Ｉ ｓ Ｒ３１Ｖｃ ｅ Ｓとなる。すな
わちこのばあいもβに依存しないヒステリシス電圧を得
ることができる。
この発明は上述のように積分回路からの出力を基準電圧
と比較するコンパレータを設けるとともに、このコンパ
レータにスプリントコレクタを有するトランジスタによ
りフィードバック回路を形成しているので、コンパレー
タのもつヒステリシス電圧をＩＣのロット差や動作温度
によって大きくばらつく電流増幅率βに依存しなくする
ことができ、安定な動作をする近接スイッチを得ること
ができる。
と比較するコンパレータを設けるとともに、このコンパ
レータにスプリントコレクタを有するトランジスタによ
りフィードバック回路を形成しているので、コンパレー
タのもつヒステリシス電圧をＩＣのロット差や動作温度
によって大きくばらつく電流増幅率βに依存しなくする
ことができ、安定な動作をする近接スイッチを得ること
ができる。
またコンパレータの基準電圧を変化させることによりコ
ンパレータにヒステリシスをもたせているので、これ捷
たβの［ｊを受けない利点がある
ンパレータにヒステリシスをもたせているので、これ捷
たβの［ｊを受けない利点がある
第１図ｉｔ一般の近接スイッチのブロック回路図、第２
図Ｖ１従来のコンパレータの回路図、第３図Ｖ１この発
明の近接スイッチにおけるコンパレータの回路図、第４
図はこの発明の第２の実施例を示すコンパレータの回路
図、第５図はその第３の実施例を示す回路図、第（ｉ図
にその第４の実施例を示す回路図、第′７図１．１その
第５の実施例を示す回路図である。 ２１．２２．２３．２４．３１．３２．３３・・・トラ
ンジスタ、２５．２６・・・ｉＭ、、２７・・・定電流
源、２１’１．２９・・・負荷、３４・・・定電流源、
３５゜；３６・・・ダイオード、３７・・・抵抗、。 特許出願人 山武ハネウェル株式会社 （１１） 第 ４ 図 第 ５ ｖ 特開昭ＧＯ−４６１２２（５） ￥ ５ 図 第 ７ 図
図Ｖ１従来のコンパレータの回路図、第３図Ｖ１この発
明の近接スイッチにおけるコンパレータの回路図、第４
図はこの発明の第２の実施例を示すコンパレータの回路
図、第５図はその第３の実施例を示す回路図、第（ｉ図
にその第４の実施例を示す回路図、第′７図１．１その
第５の実施例を示す回路図である。 ２１．２２．２３．２４．３１．３２．３３・・・トラ
ンジスタ、２５．２６・・・ｉＭ、、２７・・・定電流
源、２１’１．２９・・・負荷、３４・・・定電流源、
３５゜；３６・・・ダイオード、３７・・・抵抗、。 特許出願人 山武ハネウェル株式会社 （１１） 第 ４ 図 第 ５ ｖ 特開昭ＧＯ−４６１２２（５） ￥ ５ 図 第 ７ 図
Claims (1)
- （１）検出コイルを含んで発振回路を形成し、この発振
回路の発振振幅の変化を積分回路を介して出力回路に導
くものにおいて、上記積分回路と出力回路間に上記積分
回路からの出力を基準電圧と比較するコンパレータを設
けるとともＫこのコンパレータにスプリットコレクタを
有するトランジスタによりフィードバック回路を形成し
た近接スイッチ。 （２＋ 検出コイルを含んで発振回路を形成し、この発
振回路の発振振幅の変化を積分回路を介して出力回路に
導くものにおいて、上記積分回路と出力回路間に上記積
分回路からの出力を基準電圧と比較するコンパレータを
設けるとともに、このコンパレータにスプリットコレク
タを有するトランジスタによりフィードバック回路を形
成し、かつ上記基準電圧を変化させることにより、−ト
記コンパレータにヒステリシスをもたせることを特徴と
する近接スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15371783A JPS6046122A (ja) | 1983-08-23 | 1983-08-23 | 近接スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15371783A JPS6046122A (ja) | 1983-08-23 | 1983-08-23 | 近接スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046122A true JPS6046122A (ja) | 1985-03-12 |
Family
ID=15568559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15371783A Pending JPS6046122A (ja) | 1983-08-23 | 1983-08-23 | 近接スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046122A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515125A (en) * | 1978-07-18 | 1980-02-02 | Toppan Printing Co Ltd | Halftone gravure engraving method |
| JPS5539110A (en) * | 1978-09-11 | 1980-03-18 | Omron Tateisi Electronics Co | Proximity switch |
-
1983
- 1983-08-23 JP JP15371783A patent/JPS6046122A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515125A (en) * | 1978-07-18 | 1980-02-02 | Toppan Printing Co Ltd | Halftone gravure engraving method |
| JPS5539110A (en) * | 1978-09-11 | 1980-03-18 | Omron Tateisi Electronics Co | Proximity switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727424B2 (ja) | 定電流源回路 | |
| US4292584A (en) | Constant current source | |
| US4760353A (en) | Integrated gyrator oscillator | |
| JP2965141B2 (ja) | 始動回路を有するバンドギャップリファレンス回路 | |
| US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPH0557609B2 (ja) | ||
| JPS6046122A (ja) | 近接スイツチ | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JP4029757B2 (ja) | ヒステリシス付コンパレータ | |
| JPH02246411A (ja) | リアクタンス制御回路 | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| US4763086A (en) | Automatic gain control for tank type voltage controlled oscillator | |
| JP3380163B2 (ja) | 高周波発振形近接センサ | |
| JPH0129852Y2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| JPH0795674B2 (ja) | トランジスタスイツチング回路 | |
| JPH0936715A (ja) | コンパレータ回路 | |
| JPH0315844B2 (ja) | ||
| JPH024013A (ja) | 半導体装置 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JPH0888546A (ja) | コンパレータ及び近接センサ | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JP2000151365A (ja) | 電圧制御型発振回路 |