JPS6045389B2 - 電子式デジタル時計 - Google Patents
電子式デジタル時計Info
- Publication number
- JPS6045389B2 JPS6045389B2 JP50072353A JP7235375A JPS6045389B2 JP S6045389 B2 JPS6045389 B2 JP S6045389B2 JP 50072353 A JP50072353 A JP 50072353A JP 7235375 A JP7235375 A JP 7235375A JP S6045389 B2 JPS6045389 B2 JP S6045389B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- minute
- hour
- display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
この発明は電子式デジタル時計に関するものである。
従来の電子式デジタル時計は、タイマ動作時刻の設定
をデジタルプリセットスイッチで行い、副表示装置にタ
イマ動作時刻を表示させるものが一般的である。このよ
うな従来の電子式デジタル時計は、設定時刻まであと何
時間あるかを知るには、タイマ設定時刻から逆算する必
要があるため不便である。もしも設定時間の残時間を表
示することができれば、非常に便利である。 したがつ
て、この発明の目的は、設定時間の残時間表示を行うこ
とができる電子式デジタル時計を提供することである。
をデジタルプリセットスイッチで行い、副表示装置にタ
イマ動作時刻を表示させるものが一般的である。このよ
うな従来の電子式デジタル時計は、設定時刻まであと何
時間あるかを知るには、タイマ設定時刻から逆算する必
要があるため不便である。もしも設定時間の残時間を表
示することができれば、非常に便利である。 したがつ
て、この発明の目的は、設定時間の残時間表示を行うこ
とができる電子式デジタル時計を提供することである。
図面はこの発明の電子式デジタル時計の一実施例の構
成図である。
成図である。
図において、１は時・分・秒カウンタ、２はゲートスイ
ッチ回路、３はＢＣＤ−７セグメントデコーダ・ドライ
バ回路、４は６デジット時・分・秒表示装置、５はコン
パレータ、６はタイマ動作オン時刻メモリ、７はゲート
回路、８はタイマ出力回路、９はタイマ動作時間メモリ
、１０は減算回路、１１は表示レジスタ、１２はゲート
回路、１３はフリップフロップである。 動作において
、時・分・秒カウンタ１は基準時間信号Ａをカウントし
、この内容がゲートスイッチ回路２を介してＢＣＤ−７
セグメントデコーダ・ドライバ回路３に加えられ、７セ
グメント出力に変換される。
ッチ回路、３はＢＣＤ−７セグメントデコーダ・ドライ
バ回路、４は６デジット時・分・秒表示装置、５はコン
パレータ、６はタイマ動作オン時刻メモリ、７はゲート
回路、８はタイマ出力回路、９はタイマ動作時間メモリ
、１０は減算回路、１１は表示レジスタ、１２はゲート
回路、１３はフリップフロップである。 動作において
、時・分・秒カウンタ１は基準時間信号Ａをカウントし
、この内容がゲートスイッチ回路２を介してＢＣＤ−７
セグメントデコーダ・ドライバ回路３に加えられ、７セ
グメント出力に変換される。
そしてこの出力により時・分・秒表示装置４を表示駆動
させる。つぎに、タイマ動作であるが、プログラム入力
Ｂがゲート回路７を介してタイマ動作オン時刻メモリ６
に入力され、タイマ動作オン時刻がメモリされる。この
時、ゲートスイッチ回路２の一方の入力端子にゲートコ
ントロール信号Ｃを与え、ＢＣＤ−７セグメントデコー
ダ・ドライバ回路３の入力を時●分・秒カウンタ１の出
力からタイマ動作オン時刻メモリ６の出力に切換え、６
デジット時・分・秒表示装置４の表示部Ｄ１〜Ｄ４にタ
イマ動作オン時刻を表示させる。このタイマ動作オン時
刻設定操作が終ると、ゲートスイッチ回路２の他方の入
力端子にゲートコントロール信号Ｄを与えることにより
、表示部Ｄ５，Ｄ６からなる秒表示を表示レジスタ１１
の内容表示に切換える。さらにゲート回路７にプログラ
ム入力Ｂを与えタイマ動作時間メモリ９にタイマ動作時
間をメモリする。この内容が減算回路１０を介して表示
レジスタ１１に伝えられ、その結果、表示部Ｄ５，Ｄ６
にタイマ動作時間が表示される。時刻プログラム操作が
終ると、ゲートコントロール信号Ｃ，Ｄを解除して通常
の時・分・秒表示にもどす。コンパレータ５の働きによ
り、時・分・秒カウンタ１とタイマ動作オン時刻メモリ
６の内容が順次比較され、その内容が一致するとタイマ
出力回路８をオンにすると共に減算回路１０をスタート
させる。同時に、コンパレータ６の一致信号はフリップ
フロップ１３のセット端子Ｓにも与えられ、フリップフ
ロップ１３の出力がケートスイツチ回路２を切換えて前
述と同様に表示部Ｄ５，Ｄ６に表示レジスタ１１の内容
であるタイマ動作時間が表示される。そ−して減算回路
１０の内容を表示レジスタ１１を介して順次表示する。
時間が経過して減算回路１０の内容がＯになると、フリ
ップフロップ１３のリセット入力Ｒに信号を与えてリセ
ット状態にし、表示部Ｄ５，Ｄ６の表示を元の秒表示に
切換え．る。同時にタイマ出力回路８をオフにする。こ
のようにして、設定時刻に達した時から設定時間をカウ
ントダウンして残時間を表示することができる。また、
ゲート回路７を介して入力した動作時間をゲートコント
ロール信号Ｄで表示部Ｄ５，Ｄ６に表示し、ゲート回路
１２にゲートコントロール信号Ｅを与えて減算回路１０
をスタートさせることにより、現時点からカウントダウ
ンすることができるため、勉強時間等の残時間表示をす
るのに便利である。以上のように、第１の発明の電子式
デジタル時計は、設定時間の残時間を秒表示部に表示す
るようにしたため、現在時刻の表示機能を損うことなく
設定時間の残時間を表示することができる。
させる。つぎに、タイマ動作であるが、プログラム入力
Ｂがゲート回路７を介してタイマ動作オン時刻メモリ６
に入力され、タイマ動作オン時刻がメモリされる。この
時、ゲートスイッチ回路２の一方の入力端子にゲートコ
ントロール信号Ｃを与え、ＢＣＤ−７セグメントデコー
ダ・ドライバ回路３の入力を時●分・秒カウンタ１の出
力からタイマ動作オン時刻メモリ６の出力に切換え、６
デジット時・分・秒表示装置４の表示部Ｄ１〜Ｄ４にタ
イマ動作オン時刻を表示させる。このタイマ動作オン時
刻設定操作が終ると、ゲートスイッチ回路２の他方の入
力端子にゲートコントロール信号Ｄを与えることにより
、表示部Ｄ５，Ｄ６からなる秒表示を表示レジスタ１１
の内容表示に切換える。さらにゲート回路７にプログラ
ム入力Ｂを与えタイマ動作時間メモリ９にタイマ動作時
間をメモリする。この内容が減算回路１０を介して表示
レジスタ１１に伝えられ、その結果、表示部Ｄ５，Ｄ６
にタイマ動作時間が表示される。時刻プログラム操作が
終ると、ゲートコントロール信号Ｃ，Ｄを解除して通常
の時・分・秒表示にもどす。コンパレータ５の働きによ
り、時・分・秒カウンタ１とタイマ動作オン時刻メモリ
６の内容が順次比較され、その内容が一致するとタイマ
出力回路８をオンにすると共に減算回路１０をスタート
させる。同時に、コンパレータ６の一致信号はフリップ
フロップ１３のセット端子Ｓにも与えられ、フリップフ
ロップ１３の出力がケートスイツチ回路２を切換えて前
述と同様に表示部Ｄ５，Ｄ６に表示レジスタ１１の内容
であるタイマ動作時間が表示される。そ−して減算回路
１０の内容を表示レジスタ１１を介して順次表示する。
時間が経過して減算回路１０の内容がＯになると、フリ
ップフロップ１３のリセット入力Ｒに信号を与えてリセ
ット状態にし、表示部Ｄ５，Ｄ６の表示を元の秒表示に
切換え．る。同時にタイマ出力回路８をオフにする。こ
のようにして、設定時刻に達した時から設定時間をカウ
ントダウンして残時間を表示することができる。また、
ゲート回路７を介して入力した動作時間をゲートコント
ロール信号Ｄで表示部Ｄ５，Ｄ６に表示し、ゲート回路
１２にゲートコントロール信号Ｅを与えて減算回路１０
をスタートさせることにより、現時点からカウントダウ
ンすることができるため、勉強時間等の残時間表示をす
るのに便利である。以上のように、第１の発明の電子式
デジタル時計は、設定時間の残時間を秒表示部に表示す
るようにしたため、現在時刻の表示機能を損うことなく
設定時間の残時間を表示することができる。
すなわち、設定時間の残時間の表示中も時表示部および
分表示部は現在時刻の表示を継続しているため、表示切
替操作を行うことなく、必要に応じて現在時刻を確認す
ることができるという効果がある。また、第２の発明の
電子式デジタル時計は、第１の発明の構成に加え、設定
時刻メモリに所望の時刻を記憶させ、現在時刻と設定時
刻メモリの内容とを比較回路で比較し、両者が一致した
ときにスタート手段によつて減算回路をスタートさせる
構成であるため、第１の発明の効果に加え、所望の時刻
に達した時から設定時間をカウントダウンして残時間を
表示することができるという利点がある。
分表示部は現在時刻の表示を継続しているため、表示切
替操作を行うことなく、必要に応じて現在時刻を確認す
ることができるという効果がある。また、第２の発明の
電子式デジタル時計は、第１の発明の構成に加え、設定
時刻メモリに所望の時刻を記憶させ、現在時刻と設定時
刻メモリの内容とを比較回路で比較し、両者が一致した
ときにスタート手段によつて減算回路をスタートさせる
構成であるため、第１の発明の効果に加え、所望の時刻
に達した時から設定時間をカウントダウンして残時間を
表示することができるという利点がある。
図面はこの発明の電子式デジタル時計の一実施例の構成
図てある。 １・・・・・・時・分・秒カウンタ、２・・・・・・ゲ
ートスイッチ回路、３・・・・・・ＢＣＤ−７セグメン
トデコーダ・ドライバ回路、４・・・・・・６デジット
時・分・秒表示装置、５・・・・・コンパレータ、６・
・・・・タイマ動作オン時刻メモリ、９・・・・・タイ
マ動作時間メモＩ八１０・・・・・・減算回路。
図てある。 １・・・・・・時・分・秒カウンタ、２・・・・・・ゲ
ートスイッチ回路、３・・・・・・ＢＣＤ−７セグメン
トデコーダ・ドライバ回路、４・・・・・・６デジット
時・分・秒表示装置、５・・・・・コンパレータ、６・
・・・・タイマ動作オン時刻メモリ、９・・・・・タイ
マ動作時間メモＩ八１０・・・・・・減算回路。
Claims (1)
- 【特許請求の範囲】 １ ６デジット時・分・秒表示装置と、所望の時間をメ
モリする設定時間メモリと、前記設定時間メモリの内容
から経過時間を減算する減算回路と、前記減算回路の出
力を分単位に換算して前記６デジット時・分・秒表示装
置の秒表示部に表示するとともに現在時刻の時分を前記
６デジット時・分・秒表示装置の時・分表示部に表示す
る表示駆動回路を備える電子式デジタル時計。 ２ ６デジット時・分・秒表示装置と、所望の時間メモ
リする設定時間メモリと、前記設定時間メモリの内容か
ら経過時間を減算する減算回路と、前記減算回路の出力
を分単位に換算して前記６デジット時・分・秒表示装置
の秒表示部に表示するとともに現在時刻の時分を前記６
デジット時・分・秒表示装置の時・分表示部に表示する
表示駆動回路と、所望の時刻をメモリする設定時刻メモ
リと、前記設定時刻メモリの内容と現在時刻とを比較す
る比較回路と、前記比較回路の一致信号により前記減算
回路をスタートさせる手段とを備えた電子式デジタル時
計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50072353A JPS6045389B2 (ja) | 1975-06-14 | 1975-06-14 | 電子式デジタル時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50072353A JPS6045389B2 (ja) | 1975-06-14 | 1975-06-14 | 電子式デジタル時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51148470A JPS51148470A (en) | 1976-12-20 |
| JPS6045389B2 true JPS6045389B2 (ja) | 1985-10-09 |
Family
ID=13486851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50072353A Expired JPS6045389B2 (ja) | 1975-06-14 | 1975-06-14 | 電子式デジタル時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045389B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441273U (ja) * | 1977-08-26 | 1979-03-19 | ||
| JPS5912092U (ja) * | 1982-07-14 | 1984-01-25 | 富士通株式会社 | タイマ付時刻装置 |
-
1975
- 1975-06-14 JP JP50072353A patent/JPS6045389B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51148470A (en) | 1976-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3841081A (en) | Electronic watch with a time display correcting device | |
| US4030283A (en) | Electrically driven time piece with means for effecting a precise setting of time | |
| US4270197A (en) | Analog display electronic stopwatch | |
| US4023345A (en) | Electronic timepiece | |
| US4115993A (en) | Digital alarm watch | |
| JPS6015901B2 (ja) | 時間測定装置 | |
| JPS6045389B2 (ja) | 電子式デジタル時計 | |
| US4192134A (en) | Electronic timepiece correction device | |
| US4110966A (en) | Electronic timepiece with stop watch | |
| JPS5824758B2 (ja) | デンシコウガクヒヨウジドケイ | |
| US4083175A (en) | Solid state watch with single time and date selector button | |
| US4172360A (en) | Digital alarm timepiece | |
| JPS5912154B2 (ja) | デイジタル表示電子時計 | |
| JPS582392B2 (ja) | トケイソウチ | |
| JPS6133149B2 (ja) | ||
| JPS6233554B2 (ja) | ||
| US4228648A (en) | Hour hand corrector for dual display timepiece | |
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| JPS5913973A (ja) | アナログ・クロノグラフ時計 | |
| JPS5832354B2 (ja) | 計数機能を有する電子腕時計 | |
| JPS6145510Y2 (ja) | ||
| JPS636717Y2 (ja) | ||
| JPS625676Y2 (ja) | ||
| JPS58113884A (ja) | タイマ−付電子時計 | |
| JPS6055789B2 (ja) | 時計装置 |