JPS6043655B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6043655B2
JPS6043655B2 JP54152154A JP15215479A JPS6043655B2 JP S6043655 B2 JPS6043655 B2 JP S6043655B2 JP 54152154 A JP54152154 A JP 54152154A JP 15215479 A JP15215479 A JP 15215479A JP S6043655 B2 JPS6043655 B2 JP S6043655B2
Authority
JP
Japan
Prior art keywords
substrate
region
zinc
concentration
cadmium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54152154A
Other languages
English (en)
Other versions
JPS5575218A (en
Inventor
クリスチアヌス・ヨハネス・マリヌス・フアン・オプドルプ
ヘンドリク・フイ−ンフリ−ト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5575218A publication Critical patent/JPS5575218A/ja
Publication of JPS6043655B2 publication Critical patent/JPS6043655B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 ノ 本発明は■−V族間化合物の半導体材料よりなり、
かつ、n形基板および前記基板と異なる伝導特性を有す
る基板隣接領域とにより形成した基体を含む半導体装置
の製造にあたり、、少なくとも前記基板隣接領域の表面
の一部にわたつて該領域内に亜鉛またはカドミウムを導
入し、該基板に拡散させるようにした半導体装置の製造
方法に関するものである。
ここでいう■−V族間化合物半導体材料とは、元素周期
表の■B群に属する1つまたはそれ以上の元素と元素周
期表のVB群に属する1つまたはそれ以上の元素との化
合物よりなる材料を意味するものとする。
また、この場合、前記領域は基板と異なる化学構成を有
し、かつ複数個の層により形成するを可とし、基板それ
自体はその上にエピタキシャル層を成長させた基板母体
により形成するを可とする。
前記領域と基板間の伝導特性の相異は、電気伝導度の相
異もしくは導電型の相違を意味する。
またカドミニウムまたは亜鉛の導入は、例えば隣接相か
らのデポジションおよび拡散、またはイオン注入により
これを行う。この種の製造方法は、例えば、英国特許明
細書第1503678号により公知である。
前記明細書によれば、前記領域は基板のそれよりも大き
い禁止帯幅を有するヘテロエピタキシャル層により形成
し、基板と同じ導電形式をもたせ−ている。
また、この場合には、基板内への亜鉛の拡散により基板
内にp−n接合を配置し、基板の再ドープ部分において
できるだけ多く電荷キャリヤの再結合を生ずるようにし
た発光ダイオードを提案している。■−V族系材料内に
p−n接合を有する半導体装置の製造に際しては、例え
ば、p−n接合が急峻であること、p−n接合の部分は
正確に位置決めでき、例えばp−nレーザの場合はヘテ
ロ接合と一致させなければならないこと、p−n接合は
5局部的であることなどいくつかの要求を同時に満足さ
せる必要があることが多い。
ところが、実際には、これらの諸要求を同時に満足させ
ることはきわめて困難である。
例えば、急峻で、かつ正確に位置決めされたP4一n接
合は、ドナー混入からアクセプタ混入までのエピタキシ
ャル成長の間における急速なスイッチングによりこれを
得ることが可能であるが、側面に境界をもつた不純物の
混入はエピタキシャル法では不可能である。
また、拡散によるアクセプタの導入は局部的ドーピング
をもたらすが、一般に急峻かつ正確に位置決めされたp
−n接合を得ることはできない。
本発明の目的の1つは、上記の欠点を少なくとも相当程
度回避した製造方法を提供しようとするものである。本
発明■−■族系材料の亜鉛およびカドミウムの拡散の標
準特性を使用した場合、上記目的のために拡散を利用し
うるという認識にもフとづきなされたものである。本発
明製造方法によイときは、基板隣接領域と基板の接合部
の近傍における基板内の正味のドナー濃度を高い値に選
定し、前記領域と基板間の接合部の近傍における基板内
の亜鉛またはカドミウ・ムの拡散を遅らせるようにした
ことを特徴とする。
■−■族系基体内に与えられる亜鉛またはカドミウムの
ほとんどすべては置換形ラチス位置における不動性アク
セプタM1(M=亜鉛またはカドミウム)として存在し
、一方拡散は少数あるいは侵入形の亜鉛ドナーまたはカ
ドミウムドナーMi+によつてのみほぼ行われる。
前記侵入形ドナーと置換形アクセプタ間には次の反応式
により局部的平衡が急速に順応する。
Mi++e+VII材M;+hここで、eは電子、hは
正孔、またV■は■B族元素の空乏層である。
また、侵入形位置を介してn形基板に拡散する亜鉛また
はカドミウムは高い電子濃度でそこに立向かい、置換形
位置において不動化(インモビライズ)される。
拡散が行われる面において、亜鉛またはカドミウムの濃
度が基板隣接領域と基板間の接合部の近傍における基板
内の正味のドナー濃度の1018以下、特に3倍以下の
値の場合は接合部の急峻度は特に顕著となる。
また、拡散が行われる面における亜鉛またはカドミウム
の濃度を基板隣接領域と基板間の接合部の近傍における
基板内の正味のドナー濃度より小とした場合、接合部、
すなわち基板隣接領域と基板間の接合部はきわめて急速
に位置決めされる。
上述した所から明らかなように、基板隣接領域の伝導特
性は前記領域を介しての拡散が判然となるようなもので
なければならない。このことは、領域がもともとp導電
形の場合は、領域固有の正味の亜鉛またはカドミウム濃
度が基板の正味のドナー濃度より小さい値でなければな
らないことを意味する。また、前記領域は固有のもので
もよいこと明らかである。領域がn導電形の場合は、拡
散亜鉛またはカドミウムの濃度は領域内の正味のドナー
濃度に比しきわめて大きい値でなければならない。これ
は以下のように説明できる。
すなわち、おおまかにいえば、拡散が行われる面までの
距離の函数として表わした亜鉛またはカドミウムの領域
内の濃度変化は負の曲線、換言すれば距離軸に関して凹
状を呈し、したがつて拡散前面における濃度変化は拡散
が行われる面における濃度変化より急峻となる。また、
n導電形領域における亜鉛またはカドミウムの拡散は、
亜鉛またはカドミウムの濃度が領域内の正味のドナー濃
度よりきわめて大で、例えばその10f8の値を呈する
場合は、置換形不動性(インモビライゼーシヨン)によ
つて著しく禁止されることはない。その部分から拡散が
行われる面における亜鉛またはカドミウムの濃度は、基
板隣接領域内の正味のドナー濃度の1@以上の値とする
を可とし、また前記領域内の正味のドナー濃度は、前記
領域と基板間の接合部の近傍における基板内の正味のド
ナー濃度の1扮の1以下の値とするを可とする。
また、前記領域は基板上の層のエピタキシャル成長によ
り形成することが望ましい。それは、領域と基板との間
のドーピングの差により、急峻かつ正確に位置決めされ
た接合部が得られる故である。前記領域を得るためn形
層に亜鉛またはカドミウムを拡散する場合は、領域とエ
ピタキシャル層の残りの部分との間には自動的に絶縁p
−n接合が得られ、また領域と基板間にはp−n接合が
得られる。
したがつて、亜鉛またはカドミウムの拡散後、第2の亜
鉛またはカドミウムの稀薄な拡散を行い、領域内に低抵
抗接触ゾーンを得るようにすることが望ましい。
以下図面により本発明の詳細な説明する。
添付図面は、本発明方法により製造中の半導体装置の一
部を示す断面図である。
図に示す実施例は、■−V族間化合物の半導体材料より
成り、かつ、n形基板1,2,3,4および前記基板と
異なる伝導特性を有する基板隣接領域5,6とにより形
成した基体1,2,3,4,5,6を含むレーザ装置の
製造に関するものである。
前記装置の製造中には、少なくとも領域5,6の面14
の部分13にわたつて、前記領域内に亜鉛Znまたはカ
ドミウムCdを添加し、基板1,2,3,4に拡散させ
るようにする。
本発明によるときは、領域と基板間の接合部10の近傍
における基板1,2,3,4内の正味のドナー濃度を充
分高い値に選定し、領域5,6と基板1,2,3,4間
の接合部10の近傍における基板内への亜鉛またはカド
ミウムの拡散を遅らせるようにしている。
この場合、そこから拡散が行われる面14における亜鉛
またはカドミウムの濃度は、正味のドナー濃度の10倍
以下、例えば3倍より小さい値とし、もしくは、領域と
基板間の接合部の近傍における基板内の正味のドナー濃
度より小さな値とすることが望ましい。
また、拡散が行われる面14の近傍の領域5,6がn形
の場合は、亜鉛またはカドミウムの濃度を領域内の正味
のドナー濃度の1酷以上とすることが望ましい。
基板1,2,3,4は、例えば、2×1018原子/C
!lのシリコンでドーピングすることによりn導電形と
した砒化ガリウム基体1を母体として、これを得ること
ができる。
基体1上には、例えば、気相エピタキシによる通常の方
法で、1018原子/Cllのセレニウムでドーピング
した膜厚0.5μmの砒化ガリウム層2−5×1017
原子/Cllのセレニウムでドーピングした膜厚1μm
(7)n形砒化アルミニウムガリウム(AeO.3Ga
O.7AS)層3、および1018原子/Cllのセレ
ニウムでドーピングした膜厚0.16μm(7)n形砒
化ガリウム層4を成長させる。
次いで基板1,2,3,4に層4上に、不目的にドーピ
ングした高抵抗の弱いp形層よりなる領・域5,6を形
成させる。
この目的のため、気相エピタキシにより、膜厚1μmの
砒化アルミニウムガリウム(Aeぃ。GaO.7A,)
層5および膜厚0.5μmの砒化ガリウム層6を連続的
に形成させる。層4はレーザ装置の活性層を形成し、層
3および5とともにそれぞれヘテロ接合9および10を
構成する。次いで、面14に窒化シリコン層7および亜
鉛用拡散マスクを設け、層7に窓部8を設けて面14の
部分13を露出させる。
次に、面の部分13を介し通常の方法で層6内に亜鉛を
添加し、層6の表面における亜鉛の濃度が5刈017原
子/Cllとなるようにする。かくして、基板への亜鉛
の拡散により接合部12で領域5,6の隣接部分と境界
をもち、p−n接合11で基板1,2,3,4と境界を
有するようなp形領域15を形成せしめる。かくすれば
、p−n接合11はヘテロ接合10の一部と合致する。
上述の亜鉛の拡散を行つた後、さらに第2の浅薄な亜鉛
拡散を行い、領域5,6内に低抵抗接触ゾーン16を設
ける。
前記ゾーン16の面14における亜鉛の濃度は、例えば
1σ0原子/alとする。母体材料は、その中に多数の
p形領域15を形成することにより層4内の活性層を決
定するようにした基体によることを可とし、このような
アセンブリを通常の方法で処理して、レーザ装置を形成
させる。
本発明方法を用いて製造したレーザ装置はその側面境界
の正確さと再現性およびその活性領域の−厚みの正確さ
と再現性において顕著な特色を有する。
本発明は上述の実施例に限定されるものでなく、本発明
は他の変形をも包含するものである。
すなわち、レーザ装置のほかに、例えば、急峻なp−n
ホモ接合を有し、片側に偏した注入を改良した発光ダイ
オード、あるいは電子吸収効果が機能するようなヘテロ
構造を有する装置を製造することも可能である。その部
分を介して拡散が行われる領域は、本実施例の場合のよ
うにp形であることを要しない。
例えば、この領域の表面における亜鉛の濃度が4×10
18原子/dの場合、亜鉛は1017原子/alの正味
のドナー濃度を有する燐化ガリウム領域を通して急速に
拡散するが、この表面濃度では、1019原子/Cll
の正味ドナー濃度を有する燐化ガリウム基板内には左程
顕著には拡散しない。また、亜鉛は表面の部分13を介
して通常の方法で注入することも可能である。
【図面の簡単な説明】
添付図面は本発明方法により製造中の半導体装置の一部
を示す断面図である。 1,2,3,4・・・・・・n形基板、5,6・・・・
・・基板隣接領域、7・・・・・・窒化シリコン層、8
・・・・・・窓部、9,10・・・・・・ヘテロ接合、
11・・・・・・p−n接合、12・・・・・・接合、
13・・・・・部分、14・・・・・・面、15・・p
形領域、16・・・・・・低抵抗接触ゾーン。

Claims (1)

  1. 【特許請求の範囲】 1 III−V族間化合物の半導体材料よりなり、かつ、
    n形基板および該基板と異なる伝導特性を有する基板隣
    接領域とにより形成した基板を含む半導体装置の製造に
    あたり、少なくとも該基板隣接領域の表面の一部にわた
    つて該領域内に亜鉛またはカドミウムを導入し、該基板
    に拡散させるようにした半導体装置の製造方法において
    、該領域と該基板の接合部の近傍における基板内の正味
    のドナー濃度を高い値に選定し、該領域と該基板間の接
    合部の近傍における該基板内の亜鉛またはカドミウムの
    垣散を遅らせるようにしたことを特徴とする半導体装置
    の製造方法。 2 拡散が行われる面における亜鉛またはカドミウムの
    濃度を該領域と該基板間の接合部の近傍における基板内
    の正味のドナー濃度の10倍以下となるようにした特許
    請求の範囲第1項記載の方法。 3 拡散が行われる面における亜鉛またはカドミウムの
    濃度を該領域と該基板間の接合部の近傍における基板内
    の正味のドナー濃度の3倍以下となるようにした特許請
    求の範囲第2項記載の方法。 4 拡散が行われる面における亜鉛またはカドミウムの
    濃度を該領域と該基板間の接合部の近傍における基板内
    の正味のドナー濃度より小となるようにした特許請求の
    範囲第3項記載の方法。 5 拡散が行われる面における亜鉛またはカドミウムの
    濃度を該領域内の正味のドナー濃度の10倍より大きい
    値とし、該領域内の正味のドナー濃度を該領域と該基板
    間の接合部の近傍における基板内の正味のドナー濃度の
    10分の1より小さい値としたことを特徴とする特許請
    求の範囲第4項記載の方法。 6 基板上の層のエピタキシャル成長より該領域を得る
    ようにしたことを特徴とする特許請求の範囲第1項ない
    し第5項のいずれかに記載の方法。 7 該亜鉛またはカドミウムの拡散の後、亜鉛またはカ
    ドミウムの第2の浅薄な拡散を行い、該領域内に低抵抗
    接触ゾーンを得るようにしたことを特徴とする特許請求
    の範囲第1項ないし第6項のいずれかに記載の方法。
JP54152154A 1978-11-29 1979-11-26 半導体装置の製造方法 Expired JPS6043655B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7811683 1978-11-29
NL7811683A NL7811683A (nl) 1978-11-29 1978-11-29 Werkwijze voor het vervaardigen van een halfgeleiderin- richting en halfgeleiderinrichting vervaardigd volgens deze werkwijze.

Publications (2)

Publication Number Publication Date
JPS5575218A JPS5575218A (en) 1980-06-06
JPS6043655B2 true JPS6043655B2 (ja) 1985-09-30

Family

ID=19831962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54152154A Expired JPS6043655B2 (ja) 1978-11-29 1979-11-26 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4280858A (ja)
EP (1) EP0011898B1 (ja)
JP (1) JPS6043655B2 (ja)
CA (1) CA1134062A (ja)
DE (1) DE2961365D1 (ja)
NL (1) NL7811683A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377865A (en) * 1979-12-20 1983-03-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser
US4719497A (en) * 1984-06-15 1988-01-12 Hewlett-Packard Company High efficiency light-emitting diode
JPS61224387A (ja) * 1985-03-28 1986-10-06 Rikagaku Kenkyusho 半導体装置
US4755485A (en) * 1986-05-27 1988-07-05 Hewlett-Packard Company Method of making light-emitting diodes
NL8801631A (nl) * 1988-06-27 1990-01-16 Philips Nv Werkwijze voor het vervaardigen van een optoelektronische inrichting.
JPH02174272A (ja) * 1988-12-17 1990-07-05 Samsung Electron Co Ltd 発光ダイオードアレイの製造方法
JPH0582463A (ja) * 1991-03-25 1993-04-02 Mitsubishi Electric Corp P形不純物の拡散方法及び半導体レーザ
US5422872A (en) * 1993-03-08 1995-06-06 Maxoptix Corporation Telecentric rotary actuator in an optical recording system
JPH11220161A (ja) * 1998-01-30 1999-08-10 Oki Electric Ind Co Ltd 発光ダイオード及び発光ダイオードの製造方法
JP4022997B2 (ja) 1998-07-29 2007-12-19 住友電気工業株式会社 3−5族化合物半導体結晶へのZn拡散方法及び拡散装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1112411A (en) * 1965-01-21 1968-05-08 Mullard Ltd Improvements in and relating to semiconductor devices
GB1145121A (en) * 1965-07-30 1969-03-12 Associated Semiconductor Mft Improvements in and relating to transistors
US3920491A (en) * 1973-11-08 1975-11-18 Nippon Electric Co Method of fabricating a double heterostructure injection laser utilizing a stripe-shaped region
JPS5751276B2 (ja) * 1973-10-23 1982-11-01
US3959808A (en) * 1974-09-19 1976-05-25 Northern Electric Company Limited Variable stripe width semiconductor laser
US4154630A (en) * 1975-01-07 1979-05-15 U.S. Philips Corporation Method of manufacturing semiconductor devices having isoelectronically built-in nitrogen and having the p-n junction formed subsequent to the deposition process
GB1531238A (en) * 1975-01-09 1978-11-08 Standard Telephones Cables Ltd Injection lasers
US4055443A (en) * 1975-06-19 1977-10-25 Jury Stepanovich Akimov Method for producing semiconductor matrix of light-emitting elements utilizing ion implantation and diffusion heating
US4132960A (en) * 1977-03-28 1979-01-02 Xerox Corporation Single longitudinal mode gaas/gaalas double heterostructure laser
GB1558642A (en) * 1977-04-01 1980-01-09 Standard Telephones Cables Ltd Injection lasers
US4183038A (en) * 1978-03-29 1980-01-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device

Also Published As

Publication number Publication date
EP0011898B1 (en) 1981-11-18
CA1134062A (en) 1982-10-19
EP0011898A1 (en) 1980-06-11
NL7811683A (nl) 1980-06-02
US4280858A (en) 1981-07-28
JPS5575218A (en) 1980-06-06
DE2961365D1 (en) 1982-01-21

Similar Documents

Publication Publication Date Title
US4707216A (en) Semiconductor deposition method and device
US4101350A (en) Self-aligned epitaxial method for the fabrication of semiconductor devices
US4379726A (en) Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition
US4949144A (en) Semiconductor photo-detector having a two-stepped impurity profile
US4573064A (en) GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
US4755485A (en) Method of making light-emitting diodes
US3775196A (en) Method of selectively diffusing carrier killers into integrated circuits utilizing polycrystalline regions
US3475661A (en) Semiconductor device including polycrystalline areas among monocrystalline areas
GB1183170A (en) Method of Fabricating Semiconductor Devices
US4035205A (en) Amphoteric heterojunction
JPS6043655B2 (ja) 半導体装置の製造方法
US3723201A (en) Diffusion process for heteroepitaxial germanium device fabrication utilizing polycrystalline silicon mask
JP2573201B2 (ja) 半導体素子の拡散層形成方法
US4404048A (en) Semiconductor device manufacture
US4654960A (en) Method for fabricating GaAs bipolar integrated circuit devices
US4983534A (en) Semiconductor device and method of manufacturing the same
US4297783A (en) Method of fabricating GaAs devices utilizing a semi-insulating layer of AlGaAs in combination with an overlying masking layer
US3416047A (en) Opto-pn junction semiconductor having greater recombination in p-type region
US5158896A (en) Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions
US5162891A (en) Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same
US4132573A (en) Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US3761326A (en) Process for making an optimum high gain bandwidth phototransistor structure
US3619735A (en) Integrated circuit with buried decoupling capacitor
US3847677A (en) Method of manufacturing semiconductor devices
US4178195A (en) Semiconductor structure