JPS6043551B2

JPS6043551B2 - ドット・マトリクス・フォント・デ−タ転送方式

Info

Publication number: JPS6043551B2
Application number: JP55065395A
Authority: JP
Inventors: 哲夫藤原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-05-19
Filing date: 1980-05-19
Publication date: 1985-09-28
Also published as: JPS56162129A; KR830006733A; KR840002276B1

Description

【発明の詳細な説明】本発明は、ドット・マトリクス・フォント・データ転
送方式に関し、特にドット、マトリクスで文字、図形を
表示または印字する漢字ディスプレイ、プリンタ等のフ
ォント、データ転送方式に関するものである。

ドット、マトリクス方式は、１字を（１５×１８）〜
（３２×３２）のドット・パターンで表示するもので、
ドット数に応じた容量の文字発生装置用のメモリが必要
となる。

文字発生装置でパターンに変えられたデータは、バツフ
オ・メモリに１行分蓄積され、表示または印字される。
近年、高品質表示または印字を得るため、縦ドット数
が２４、３２と増加するに伴い、縦ドットを一定数にて
分割して、バイト単位で転送する方式（バイト形式）が
用いられる。

すなわち、従来のドット・マトリクス方式のフォント・
データ転送方式では、第１図に示すように、縦、横２４
×２４のフォント・データを８ビットずつ分割し、縦一
列のデータを三分割して、バイト単位２で、データ転送
順３にて転送する。前記のような分割転送において、
データを受信順にバッファに記憶する方法で、外来ノイ
ズ等によつて１バイトのデータの欠落、増分（以下、バ
イト落ち、わきと記す）が発生した場合、その検出がで
きず、エラー発生後、すべての受信フォント・データは
不正確で不完全なものとなる。これを防止するため、
従来の転送方式では、第２図に示すように、インターフ
ェースにアドレス線４を２本用意し、デコーダ５を設け
て、デコードし、デコード出力をメモリ６のチップセレ
クト端子ＣＳに入力し、指定のメモリ６に記憶させる。

フォント・データ７は、８本の信号線を通じて、三列の
メモリ６に○印の番号順（第１図のデータ転送順）に入
力される。

ストロボ信号８は、メモリ６への書込みをするための信
号で、ノア・ゲート９に入力される。アドレス・カウン
タ１１は、各メモリ６のアドレスのカウンタで、デコー
ダ５の出力をインバータ１０を介してノア・ゲート９に
入力し、３バイト受信することにインクリメントする。
そして、ｎ本の信号線を通じて、メモリ６を縦方向に走
査していく。しかし、第２図に示されるように、アドレ
ス線４を用い、デコーダ５でデコードして、メモリ６の
チップを選択し、データ７をメモリ６に記憶させる方式
では、縦一列のデータの分割数が多くなれば、アドレス
線の数も多くなり、ドット数の増加に対して、インター
フェースの拡張性もなく、またバイトの落ち、わきが発
生しても検出することができないという問題点がある。

本発明の目的は、このような従来の問題点を解決するた
め、フォント・データ転送中におけるバイト落ち、わき
の検出または補正が容易にでき、また、インターフェー
スの線数を多くすることなく、縦一列のデータの増加に
対して、同一のインターフェースを用いて拡張すること
ができるドット・マトリクス・フォント・データ転送方
式を提．供することにある。

本発明のドット●マトリクス●フォント●データ転送方
式は、ドット・マトリクスで文字，図形を表示または装
置において、フォントの縦一列のドットを一定数に分割
して、装置間等て転送する．場合、データ信号とに同期
し縦一列のフォント・データの最初または最後のデータ
であることを示す１本の信号線をインターフェースに設
け、この信号線からの信号により、フォント・データを
転送先のアドレス・カウンタと一致して分割転送す・る
ことを特徴としている。

以下、図面により、本発明の実施例を説明する。

第３図は、本発明のドット・マトリクス・フォント・デ
ータ転送方式におけるバイト落ち、わきの検出回路例を
示す図である。

第３図において、縦ドット分割単位で累進する３進カウ
ンタ１２と、縦ドットの開始信号１３とデコーダ５のデ
コード出力信号１６との一致を検出する一致回路１４と
を設ける。

３進カウンタ１２のカウント入力端子ＵＰにストロボ信
号８を入力し、３進カウンタ１２は、このストロボ信号
８によつてカウントアップされたフ累進値を出力し、こ
の出力された累進値をデコーダ５でデコードし、３進カ
ウンタ１２の累進値に対応したデコーダ５のデコード出
力信号線によりメモリ６内のチップを選択し、データ７
をメモリ６に○印内の番号順に記憶させる。

ここで、デコ門一ダ５の出力信号線のうち、縦ドットの
開始位置に対応する１番目（累進値０）の信号と、デー
タ７の信号と同期して受信する縦ドット開始信号１３と
を一致回路１４に入力し一致しているか否かを検出する
。この一致回路１４にはＥＯＲゲートノを用いる。
７もし、一致回路１４で一致がとられない
とき、エラー信号１５を出力して例えば送信側に知らせ
る。

なお、フォント・データを受信した時には、一般的には
、フォント●データとコード・データとを判別する信号
またはコードが付加されており、この信号またはコード
によりフォント・データ開始信号１７を作り、３進カウ
ンタ１２のリセット端子Ｒに入力し、フォント・データ
の受信前に３進カウンタ１２の累進値をＯに初期設定し
ておく。

次に、一致回路１４における検出について説明する。

例えば、正常にデータ受信のときは、第１図の１のデー
タ受信時には、デコーダ５の出力信号１６はＲＨｉｇｈ
ョとなつており、縦ドット開始信号１３もＲＨｉｇｌｌ
Ｊであるため、一致回路１４の出力信号１５はｒ［０ｗ
Ｊとなり、また、２，３のデータ受信時にはデコード出
力信号１６はＲＬＯｗＪであり、縦ドット開始信号１３
もｒ肪ＷＪであるから、一致回路１４の出力信号１５も
１Ｌ０ｗョである。

４のデータ受信時には３進カウンタ１２は１のデータ受
信時と同一状態となつており、このとき縦ドット開始信
号１３も同時に受信し、４，５，６のデータ受信は１，
２，３のデータ受信時と同一の状態となり、エラー信号
１５は出ない。

例えば、８と９のデータ間でバイトわきがあつたときに
は、７と８のデータとわきデータとで３バイトとなるた
め、９のデータ受信時にはデコード出力信号１６はＲＨ
ｉｇｔｌョとなるが、縦ドット開始信号１３は］刀ＷＪ
の信号であるため、エラー信号１５がＲＨｉｇｔｌＪと
なり、エラーが発生したことがわかる。また、９のデー
タが抜けたときには、［相］のデータ受信時、３進カウ
ンタ１２は正規の９のデータと同一状態にあり、デコー
ド出力信号１６は１肪Ｗ！であるため、［相］のデータ
の縦ドット開始信号１３のＲＨｉｇｈＪを受信すると一
致がとられず、エラー信号１５を出す。この結果、バイ
トの落ち、およびわきの検出が可能となる。なお、第３
図のメモリ６の中に記入されているＯ印の数字は、第１
図に示されるバイトの転送順３に対応している。

また、アドレス・カウンタ１１の入力には、第２図に示
される従来の方式でも可能てあるが、本実施例では縦ド
ット開始信号１３を使用してある。第４図は、本発明の
ドット・マトリクス・フォント●データ転送方式におけ
るバイトわきの検出とメモリの割当て補正を行う回路を
示す図である。

第４図において、カウンタ１８を設け、このカウンタ１
８はカウンタ１８のカウント入力Ｕｐにストロボ信号８
が、また、リセット端子Ｒに縦ドット開始信号１３が入
力され、ストロボ信号８によつてカウンタ１８が累進さ
れ、また縦ドット開始信号１３によつてカウンタ１８が
リセットされるよう構成される。

従つて、縦ドット開始信号１３を受信した時、カウンタ
１８がリセットされるため、累進値がＯとなり、カウン
タ１８はデコード５のデコード出力信号のうち１番目の
信号１６に対応する信号を出力し、カウンタ１８の出力
によつて、デコーダ５がメモリ６の縦ドット開始位置の
チップを選択し、該当するメモリ６にデータ７が記憶さ
れる。

そして、カウンタ１８の累進値がストロボ信号８によつ
て累進されることに応じて、デコーダ５がカウンタ１８
の出力に対応したメモリ６のチップを選択し、データ７
をメモリ６にＯ印の番号順に記憶させる。例えば第１図
の８のデータが抜けたとき、８のデータが記憶されるべ
きメモリ番地へ９のデータが記憶されるのが、次に［相
］のデータを受信したときの縦ドット開始信号１３によ
つて、アドレス・カウンタ１１のインクリメントとカウ
ンタのリセットが同時に行われ、９のデータはメモリ６
の所定のエリアに記憶される。

また、８と９のデータ間にバイトわきが発生したときは
、７と８のデータとわきデータで３バイトとなり、９の
データ受信時はカウンタ１８の出力は４進したことにな
り、デコーダ５の出力信号としてバイトワキエラー信号
１９を出す。

このとき、上位装置がエラー信号１９を無視してデータ
を転送しても、［相］のデータ受信時には、アドレス・
カウンタ１１のインクリメントとカウンタ１８のリセッ
トが、縦ドット開始信号１３によつて行なわれるため、
［相］以後のデータは所定の位置に記憶される。この結
果、バイトの落ち、わきがあつても、エラーが発生した
縦１カラムのエラーのみで受信側データの補正が可能で
ある。

また、バイトわきは、インターフェイス上、バイト落ち
より発生しやすいが、そのバイトわきの発生も上記バイ
トワキエラー信号により検出できる。なお、第３図，第
４図では、縦一列のドットの転送について説明したが、
本発明は縦一列のドットの転送に限定されることなく、
横一列のドット・を転送するフォント・データの転送方
式にも適用することができる。

さらに、第３図，第４図では、縦ドットの分割単位の最
初を示す縦ドット開始信号を用いて、フォント・データ
のバイト落ち、わきの検出およびｊ補正をする回路につ
いて説明したが、本発明は縦ドットの分割単位の最初を
示す縦ドット開始信号に限定されることなく、縦ドット
の最後を示す信号を用いて同様の回路を容易に構成する
こともできる。

具体的には、第３図では一致回路１４に入力される信号
線の入力端子を変更すれはよく、第４図では縦ドット信
号の最後のドットで、カウンタ１８のリセットのタイミ
シグを作ることによつて可能となる。

以上説明したように、本発明によればフォント・データ
を分割して転送する方式において、縦一列のフォント●
データの最初または最後のデータであることを示す信号
線を設けたので、この信号線からの信号を用いて、フォ
ント・データを転送先のアドレス・カウンタと一致して
分割転送することができ、転送時、受信時のバイト落ち
、わきを容易に検出あるいは補正することが可能となる
。

したがつて、信号線を増すことなく、インターフェース
を変更せずに、フォント・データの縦ドットの分割単位
を増加することができ、縦ドットの増加に対しても、同
一のインターフェースで拡張することが可能となる。

【図面の簡単な説明】

第１図はフォント・データの縦ドットを３分割して転送
する場合の説明図、第２図は従来のドット・マトリクス
・フォント・データ転送方式の説明図、第３図は本発明
のドット・マトリクス・フォント・データ転送方式の実
施例を示す図、第４図は本発明のドット◆マトリクス●
フォント●データ転送方式の他の実施例を示す図である
。１・・・ドット、２・・・バイト単位、３・・・データ
転送順、４・・・アドレス線、５・・・デコーダ、６・
・・メモリ、７・・・データ、８・・・ストロボ信号、
９・・・ノア・ゲート、１０・・・インバータ、１１・
・・アドレス・カウンタ、１２・・・３進カウンタ、１
３・・・縦ドット開始信号、１４・・・一致回路、１５
・・・エラー信号、１６・・・デコード出力信号、１７
・・・フォント送信開始信号、１８・・・カウンタ。

Claims

【特許請求の範囲】１ドット・マトリクス・フォント・データの縦または
横一列毎に一定数に分割され、該分割に対応した各々の
メモリに転送されるフォント・データを可視的に出力す
る装置において、前記フォント・データの前記メモリへ
の転送に同期して、前記分割されたフォント・データ単
位で累進しその値を出力する第１の手段と前記分割され
たフォント・データの各々の所定位置を指示する第１の
信号及び前記第１の手段の出力値に応じた前記所定位置
に対応した前記各々のメモリの該当位置を選択すべき第
２の信号に基づいてその合致性を判定する第２の手段と
を有し、前記転送されたフォント・データの不正を検出
することを特徴とするドット・マトリクス・フォント・
データ転送方式。２前記第１の手段は、前記一定数まで累進する毎に初
期値に戻るカウンタであり、前記第２の手段は、前記第
１の信号と前記選択された第２の信号との状態が一致す
るか否かを判定する手段であることを特徴とする特許請
求の範囲第１項記載のドット・マトリクス・フォント・
データ転送方式。３前記第１の手段は、前記第１の信号が指示される毎
に初期値に戻るカウンタであり、前記第２の手段は前記
カウンタの値に応じた第２の信号の有無を判定する手段
であることを特徴とする特許請求の範囲第１項記載のド
ット・マトリクス・フォント・データ転送方式。