JPS6041803A - 関数発生装置 - Google Patents
関数発生装置Info
- Publication number
- JPS6041803A JPS6041803A JP15082283A JP15082283A JPS6041803A JP S6041803 A JPS6041803 A JP S6041803A JP 15082283 A JP15082283 A JP 15082283A JP 15082283 A JP15082283 A JP 15082283A JP S6041803 A JPS6041803 A JP S6041803A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- frequency
- memory
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、質量分析装置に用いて好適な関数発生器に関
するものである。
するものである。
質量分析装置にＪ３いでは、買吊スペクｌ〜ルを１！Ｉ
るために磁場強度、電場強１身、 ＋１１１速電圧舌を
゛（Ｊ１１弓１する必要がある。その際、従来は時間と
共にｉｉ：ｉｇｌ的或いは指数関数的等に変化りる関数
例ｇをｊ′プログ的に作成し、その関数信号に基づい−
１１ｆ７１引４・行っていＩＣ０しかしながら、このよ
うなｒＬ来σ）ｈ法では、作成ぐきる関数の種類が限定
され複Ｒ１１’ｔＥ関数は作成できないため、磁場のヒ
ステリシス。
るために磁場強度、電場強１身、 ＋１１１速電圧舌を
゛（Ｊ１１弓１する必要がある。その際、従来は時間と
共にｉｉ：ｉｇｌ的或いは指数関数的等に変化りる関数
例ｇをｊ′プログ的に作成し、その関数信号に基づい−
１１ｆ７１引４・行っていＩＣ０しかしながら、このよ
うなｒＬ来σ）ｈ法では、作成ぐきる関数の種類が限定
され複Ｒ１１’ｔＥ関数は作成できないため、磁場のヒ
ステリシス。
均−性等の装置特性に合わＵ／、：特殊な関数／Ｊ＜
（’ｌ： １反できず、又、稙引速度を大幅に変えると
関数の１１３が変化してしまい（Ｗ引速度の設定範囲が
）ｊ３ｕＸ等σ）問題点があった。
（’ｌ： １反できず、又、稙引速度を大幅に変えると
関数の１１３が変化してしまい（Ｗ引速度の設定範囲が
）ｊ３ｕＸ等σ）問題点があった。
本発明は上述しｔｃ従来の問題点に鑑Ｊスη１．Ｉｌさ
才したものであり、任危な関数信号を作成づることσ）
できる関数化生装置を提供Ｊることを「１的としくいる
。
才したものであり、任危な関数信号を作成づることσ）
できる関数化生装置を提供Ｊることを「１的としくいる
。
本発明は、クロックパルスを分周りるｌこめのブ）同化
可変の分周器と、該分周器の出カッ＼ルスをノノウント
覆るアドレス力「ンンタと、前記分周器のｊ）同化を指
定する複数のコードを記憶づると共に該７１−レスカウ
ンタの出力によってアドレス指定されるメモリと、前記
分周器の出力パルスをカラン［〜づるカウンタと、該カ
ウンタの出力をアナログ値に変換するＤ−Ａ変換器とを
備え、前記メモリから読出されたコードに基づい−Ｃ前
記分周器の分周比を設定し、前記Ｄ−Ａ変換器が１ろ関
故出カを１１するようにしたことを特徴としている。以
下図面を用いて本発明を詳述する。
可変の分周器と、該分周器の出カッ＼ルスをノノウント
覆るアドレス力「ンンタと、前記分周器のｊ）同化を指
定する複数のコードを記憶づると共に該７１−レスカウ
ンタの出力によってアドレス指定されるメモリと、前記
分周器の出力パルスをカラン［〜づるカウンタと、該カ
ウンタの出力をアナログ値に変換するＤ−Ａ変換器とを
備え、前記メモリから読出されたコードに基づい−Ｃ前
記分周器の分周比を設定し、前記Ｄ−Ａ変換器が１ろ関
故出カを１１するようにしたことを特徴としている。以
下図面を用いて本発明を詳述する。
第１図は、本発明の一実施例の（ｊ４成を示すブロック
図である。図において１はタロツクパルスＣＰを分周す
る分周比可変の分周器、２は該分周器１の分周比を指定
づるコードを記憶したメモリ、３は上記分周器１の出力
パルスを７Ｊウントシアドレスイ乙弓として」二６己メ
モリ２へ送る１こめのアドレスカウンタ、４は固定分周
器、５は上記分周器１の出力パルスを〕Ｊラン１〜フ１
−るカウンタ、６は該ノｊウンク５の出力をアナログ１
言号に変換するＤ−Ａ変換器である。
図である。図において１はタロツクパルスＣＰを分周す
る分周比可変の分周器、２は該分周器１の分周比を指定
づるコードを記憶したメモリ、３は上記分周器１の出力
パルスを７Ｊウントシアドレスイ乙弓として」二６己メ
モリ２へ送る１こめのアドレスカウンタ、４は固定分周
器、５は上記分周器１の出力パルスを〕Ｊラン１〜フ１
−るカウンタ、６は該ノｊウンク５の出力をアナログ１
言号に変換するＤ−Ａ変換器である。
上述の如き４１へ成において、メモリ２には、０番地か
ら順に分周器１の分周比を指定りるＨｌ−１・が例えば
３” 、”６” 、”２” 、”９” 、・・・等と予
め格納されている。この」−ドは、例え（、Ｌ３は１／
３に、６は１／６に、２【よ１／２に、５）は１／９に
夫々分周ザることを承りものとする。
ら順に分周器１の分周比を指定りるＨｌ−１・が例えば
３” 、”６” 、”２” 、”９” 、・・・等と予
め格納されている。この」−ドは、例え（、Ｌ３は１／
３に、６は１／６に、２【よ１／２に、５）は１／９に
夫々分周ザることを承りものとする。
又、固定分周器４の分周比は１／４に設定され（いるも
のとする。
のとする。
第２図は第１図に示し７Ｃ４４成の動作を説明づるため
のタイミング図である。今、分周器１へ第２図（ａ）に
示り“クロックパルスＣＩ）が送られると、最初のクロ
ックパルスＣＰ １にょっ−Ｃカウンタ５３及びアドレ
スカウンタ３がリセッ１〜され、メしり２からは０番地
のコード” ３ ”が読出されζ分周器１の分周比指定
入力へ送られるため、該分周器１の分周比は１／３にセ
ラ１〜される。その結果、該分周器１の出力パルスａは
、最初の期間−１１の間り〕２図（１） ）に示すよう
にタロツクパルスを１／３に分周したものどなる。分周
Ｆ、’Ａ ／１は、該出力パルスａを第２図（Ｃ）に示
すように１／／ｌに分周した出力パルスｂをアドレスカ
ウンタ３へ送るため、アドレスカウンタ３は歩進され、
メモリ２からは１番地のコード１１６ ｇｇが読出され
て分周器１１＼送られる。従って次の期間Ｔ２の間は、
分周器１の出力パルスａは第２図（ｂ）に示すようにク
ロックパルスＣＰを１／６に分周したものとなる。そし
て、分周器４がら次の出力パルスがアドレスカウンタ３
へ送られ、該アドレスカウンタが歩進されるど、メモリ
２がらは２番地のコードｒｒ ２ ｕが読出されて分周
器１へ送られる。従って次の期間１−３の間は、分周器
１の出力パルスａは第２図（ｂ）に承りようにタロツク
パルスを１／２に分周したものとなる。
のタイミング図である。今、分周器１へ第２図（ａ）に
示り“クロックパルスＣＩ）が送られると、最初のクロ
ックパルスＣＰ １にょっ−Ｃカウンタ５３及びアドレ
スカウンタ３がリセッ１〜され、メしり２からは０番地
のコード” ３ ”が読出されζ分周器１の分周比指定
入力へ送られるため、該分周器１の分周比は１／３にセ
ラ１〜される。その結果、該分周器１の出力パルスａは
、最初の期間−１１の間り〕２図（１） ）に示すよう
にタロツクパルスを１／３に分周したものどなる。分周
Ｆ、’Ａ ／１は、該出力パルスａを第２図（Ｃ）に示
すように１／／ｌに分周した出力パルスｂをアドレスカ
ウンタ３へ送るため、アドレスカウンタ３は歩進され、
メモリ２からは１番地のコード１１６ ｇｇが読出され
て分周器１１＼送られる。従って次の期間Ｔ２の間は、
分周器１の出力パルスａは第２図（ｂ）に示すようにク
ロックパルスＣＰを１／６に分周したものとなる。そし
て、分周器４がら次の出力パルスがアドレスカウンタ３
へ送られ、該アドレスカウンタが歩進されるど、メモリ
２がらは２番地のコードｒｒ ２ ｕが読出されて分周
器１へ送られる。従って次の期間１−３の間は、分周器
１の出力パルスａは第２図（ｂ）に承りようにタロツク
パルスを１／２に分周したものとなる。
以−ト、全く間柱にしてメモリ２に予め格納されていた
コードが順次読出され、分周器１の分周比がぞのコード
に対応した値に設定されるため、分周器１の出力パルス
ａを継続してカウントしているカウンタ５の出ツノをア
ナログ値に変換したＤ−Ａ変換器６の出力は、第２図（
ｄ）に示づようになる。従っ′ｃ１メモリ２に格納づる
コードを適宜設定することにより、任憇の関数を実現す
ることが可能となる。又、クロックパルスの周期を変化
づることにＪ、り保引速度を任意に角変りることかでき
、しかも、節用速度を大幅に変え−Ｃも関数の歪は全く
発生しない。
コードが順次読出され、分周器１の分周比がぞのコード
に対応した値に設定されるため、分周器１の出力パルス
ａを継続してカウントしているカウンタ５の出ツノをア
ナログ値に変換したＤ−Ａ変換器６の出力は、第２図（
ｄ）に示づようになる。従っ′ｃ１メモリ２に格納づる
コードを適宜設定することにより、任憇の関数を実現す
ることが可能となる。又、クロックパルスの周期を変化
づることにＪ、り保引速度を任意に角変りることかでき
、しかも、節用速度を大幅に変え−Ｃも関数の歪は全く
発生しない。
尚、分周器４は省略りることができる。ただし。
その場合、メモリ２のアドレス数が、ｌ）−△要１φ器
６の出力ステップ数と同じたり必要となる。Ｉ’／ｌＩ
えば１〕−Δ変換器６が１６ビツＩ〜の場合、出力ステ
ップ数は６５５３６となり、メモリ２は同し数のアドレ
スが必要となる。しかしながら、５）周器１の分周比を
出力パルス８１個毎に設定Ｃさ゛るので、複雑な関数を
精度良く設定ひきる。
６の出力ステップ数と同じたり必要となる。Ｉ’／ｌＩ
えば１〕−Δ変換器６が１６ビツＩ〜の場合、出力ステ
ップ数は６５５３６となり、メモリ２は同し数のアドレ
スが必要となる。しかしながら、５）周器１の分周比を
出力パルス８１個毎に設定Ｃさ゛るので、複雑な関数を
精度良く設定ひきる。
一方本実施例では、分周器１の出力パルスａを固定分周
器４によっ−４：１／４に分周しくアドレスカウンタ３
へ送っているため、メ七り２のノー′トレス数はＤ−Ａ
変換器６の出力ステツー１数の１／７１で良く、分周比
を更にＪｌす駄ば必要なアドレス数を更に減少さけるこ
とかでさる。
器４によっ−４：１／４に分周しくアドレスカウンタ３
へ送っているため、メ七り２のノー′トレス数はＤ−Ａ
変換器６の出力ステツー１数の１／７１で良く、分周比
を更にＪｌす駄ば必要なアドレス数を更に減少さけるこ
とかでさる。
又、メモリ２としてはＲＯＭ（リードΔンリーメモリ）
もＲＡＭ （ランダムアクＬスメしり）も使用できるが
、ＲＡＭを用いた揚台、データを書換えることにより、
１つのメモリで多数の関数を発生さＵることが可能とな
る。
もＲＡＭ （ランダムアクＬスメしり）も使用できるが
、ＲＡＭを用いた揚台、データを書換えることにより、
１つのメモリで多数の関数を発生さＵることが可能とな
る。
第１図は本発明の一実施例のｉｆａ成を示すブロック図
、第２図はその動作を説明するためのタイミング図であ
る。 １：分周器 ２：メモリ ３ニアドレスカウンタ ５：カウンタ ６：Ｄ−へ変換器 特晶′Ｉ出願人 口本電子株式会社 代表者 伊祁 −夫
、第２図はその動作を説明するためのタイミング図であ
る。 １：分周器 ２：メモリ ３ニアドレスカウンタ ５：カウンタ ６：Ｄ−へ変換器 特晶′Ｉ出願人 口本電子株式会社 代表者 伊祁 −夫
Claims (2)
- （１）クロックパルスを分周するための分周比可変の分
周器と、該分周器の出力パルスをカウントするアドレス
カウンタと、前記分周器の分周比を指定する複数のコー
ドを記憶すると共に該アドレスカウンタの出力によっ−
Ｃアドレス指定されるメモリと、前記分周器の出力パル
スをカウントするカウンタと、該カウンタの出力をアナ
１］グ値に変換ＪるＤ−Ａ変換器とをｌ１ｉｉ°Ｓえ、
前記メモリから読出されｌこコードに基づいて前記分周
器の分周比を設定し、前記Ｄ−Ａ変換器から関放出ノｊ
を得るようにした関数発生装置。 - （２）前記アドレスカウンタは前記分周器からの出力パ
ルスを分周してカウントする特７．Ｉｆ請求の１１・ｉ
器筒１項記載の関数発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15082283A JPS6041803A (ja) | 1983-08-18 | 1983-08-18 | 関数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15082283A JPS6041803A (ja) | 1983-08-18 | 1983-08-18 | 関数発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041803A true JPS6041803A (ja) | 1985-03-05 |
| JPH0344446B2 JPH0344446B2 (ja) | 1991-07-08 |
Family
ID=15505161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15082283A Granted JPS6041803A (ja) | 1983-08-18 | 1983-08-18 | 関数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041803A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149933A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | Pulse generator using memory unit |
| JPS5760706A (en) * | 1980-09-26 | 1982-04-12 | Shinko Electric Co Ltd | Generating device for variable frequency voltage |
-
1983
- 1983-08-18 JP JP15082283A patent/JPS6041803A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149933A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | Pulse generator using memory unit |
| JPS5760706A (en) * | 1980-09-26 | 1982-04-12 | Shinko Electric Co Ltd | Generating device for variable frequency voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344446B2 (ja) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155823A (en) | Address generating unit | |
| US5764045A (en) | Frequency measuring apparatus | |
| US5583410A (en) | Method and apparatus for multiplex control of a plurality of stepper motors | |
| US3942171A (en) | Scanning system for digital-analog converter | |
| US3992635A (en) | N scale counter | |
| JPS6041803A (ja) | 関数発生装置 | |
| EP0076129A2 (en) | Circuit for generating pulse waveforms with variable duty cycles | |
| US4097848A (en) | Readout unit for data stored in a random-access memory and presented on a raster scan display in accordance with a given line pattern | |
| US5706480A (en) | Memory device and method for processing digital video signal | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPH08330914A (ja) | 波形発生器 | |
| JPS6155686B2 (ja) | ||
| SU1621047A1 (ru) | Устройство дл формировани гистограмм | |
| JP2850671B2 (ja) | 可変遅延回路 | |
| JPS5840421Y2 (ja) | デイジタル微分解析機 | |
| JP2761802B2 (ja) | ディジタル信号処理回路 | |
| SU622202A1 (ru) | Устройство преобразовани кодов | |
| SU1124294A1 (ru) | Генератор случайных чисел | |
| JPH03205030A (ja) | Ｍｒ装置用波形発生装置 | |
| JPS5836787B2 (ja) | 表示アドレス発生装置 | |
| JPH0710042B2 (ja) | タイミング信号発生装置 | |
| JPS64668B2 (ja) | ||
| JPS6094523A (ja) | 可変ビツト遅延回路 | |
| JPS59231624A (ja) | タイミング信号発生回路 | |
| JPS61241815A (ja) | デイジタル信号発生装置 |