JPS6040705B2 - 電子回路の保護被覆形成方法 - Google Patents

電子回路の保護被覆形成方法

Info

Publication number
JPS6040705B2
JPS6040705B2 JP54060563A JP6056379A JPS6040705B2 JP S6040705 B2 JPS6040705 B2 JP S6040705B2 JP 54060563 A JP54060563 A JP 54060563A JP 6056379 A JP6056379 A JP 6056379A JP S6040705 B2 JPS6040705 B2 JP S6040705B2
Authority
JP
Japan
Prior art keywords
coating
chip
protective coating
polyimide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54060563A
Other languages
English (en)
Other versions
JPS554991A (en
Inventor
レイモンド・ダブリユ−・アンジエロ
リチヤ−ド・エム・ポリヤツク
ジヨン・ア−ル・サスコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS554991A publication Critical patent/JPS554991A/ja
Publication of JPS6040705B2 publication Critical patent/JPS6040705B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872Insulating conformal coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections

Description

【発明の詳細な説明】 本発明は一般に保護被覆形成方法、特にィミド重合体を
含む被覆物質であって非イオン型のフルオロカーボン表
面活性剤を含み、電子回路、部品及び集積回路チップ・
デバイスを有害な環境から効果的に保護すると共に、機
械的応力を緩和し機能的な電子デバイス・パッケ−ジ寿
命を伸ばす被覆物質を用いた保護被覆形成方法に関する
集積回路モジュールの製造工程で、基板及び集積回路チ
ップの間の接続及び金属回路を重合体の層で被覆して封
止する事が通常行なわれている。典型的には、液状の封
止被覆剤をデバイス上に塗布し次に硬化させ、重要な接
続部分やパッド領域を腐食/マィグレーション、雰囲気
の汚染及び湿気の浸透に対して保護する事が行なわれる
。又被覆はチップの接続部分の信頼性を機械的な強化し
、一方誘電体としても働く。封止被覆はスピン、スプレ
ー、ディッブ又はディスベンス等の技術によって塗布で
きる。その方法は製品の要求に応じて選択される。過去
においてポリィミド被覆剤が電子部品や電子回路を封止
するために使われて来た。
本発明に先立って、チップ・デバイスの下方にある接続
部分の被覆の完全性について妥当な関I0が払われてい
た。そしてより一様な保護被覆を全パッド領域に設ける
必要性が存在していた。さらにチップ・デザインの複雑
度が増加しチップの周辺部のみならず中央部にも接続部
分が存在し得るようになると、基板とチップとの間に浸
入し内側のパッド及びはんだ後続部の被覆を保誰するよ
うに封止剤を改良する必要がある。従って本発明の目的
は、表面張力を大幅に減少させた保護被覆剤を用いて、
電子回路を被覆する方法を提供する事である。
この方法によれば、例えば米国特許第342904ぴ号
明細書に説明されているようにフェースダウン・ボンデ
ィングにより集積回路チップを基板に後続したモジュー
ルを被覆する時、被覆剤が全ての接続部分及びパッド領
域を一様に濡らす能力が増進する。集積回路チップによ
っては、チップの中央部に接続部を有する設計のものも
あるが、これらの接続部にもチップ周辺部の接続部の場
合と同様に保護被覆を形成しなければならない。本発明
の方法で用いられる被覆剤はこれらのチップの下側に浸
入し接続部に良好な被覆を与える。本発明による電子回
路の封止被覆形成工程は以下のように要約される。
硬化した時ポリィミドを形成する芳香族重合体、上記重
合体に関する有機溶媒及び非イオン型のフルオロカーボ
ン表面活性剤を含む被覆剤を上記電子回路に塗布し、硬
化させ上記回路上にポリィミド封止被覆を形成する。
又本発明による組成物は、硬化した時ポリィミドを形成
する芳香族重合体、上記重合体用の有機溶媒及び非イオ
ン・フルオロカーボン表面活性剤を含む。
又、シラン等の接着促進剤を上記組成物に随意に加える
事ができる。
ここで使われるポリイミドという用語はポリイミド及び
ポリアミドーィミド重合体の両者を含んでいる。本発明
は、膜厚が一様でピンホール、割れ目及び気泡等の存在
しないチップ被覆を常に与えるという利点を有している
表面の条件、回路の金属配線及び複雑なパッド配置は、
良好な被膜を保証するために封止保護被覆剤の濡れの改
善を必要としている。
ピンホー*ル、割れ目及び気泡は腐食による信頼性の問
題並びにはんだ接続部分で低温はんだ合金を使う時突起
の問題を生じさせる。被覆物の覆いが不完全もしくは不
足していると、熱応力のシフトを生じ、被覆されていな
い接続部分及びパッドに影響を与え、覆われていない接
続部分に応力割れ目を生じさせその早期故障を生じさせ
る。
積み重ねたモジュールに保護被覆剤を塗布する時、被覆
を保証する改良された橋れの利点はより一層重要である
プレーナ基板の場合に、デバイスの寿命を伸ばすために
適当な保護を保証するように全チップ接続部分及びパッ
ドを完全に被覆する事が必要である。接続部分の力学的
な強化を与える以外に一様な保護被覆層の存在は熱伝達
特性の改善にも役立つ。本発明の工程で被覆されたモジ
ュールはチップと基板との間に冷却剤領域を露出してお
り、そのためチップは動作中も低温のままである。第1
図は基板19上に接続部分17によって搭載されたチッ
プ15及び接続ピン13、金属キャップ21を有する積
み重ねモジュール11を示す。第2図は各はんだ接続部
分及びパッド17の図である。はんだ18がチップ15
上のパッド23と基板19上のパッド24を接続し、又
保護層25が必要な被覆を与えている。基板からチップ
までの典型的な距離は約0.102〜0.126職であ
る。本発明を実施する時に役立つポリィミド樹脂及びポ
リアミドーィミド樹脂は、その優秀な化学的耐性及び高
温安定特性によって電子回路パッケージにおいて保護被
覆物として使われている一群の重合体である。
さらにこの群の熱可塑性樹脂は良好な電気的及び力学的
性質も示す。ポリアミドーイミド重合体は酸無水物及び
ジアミン例えばトリメリト酸無水物及びP,P−ジアミ
ノジフェニルメタンから作られる。トリメリト酸無水物 P P−ジアミノジフ工二ルメタン これらの組合わせからポリアミツク酸アミド蚤合体が得
られ、加熱等による硬化において環化あるし・はィミド
され硬化されたポリアミド−イミドを形成する。
ポリアミツク酸アミド ポリアミドーイミド ポリィミドは二酸無水物とジアミンとの反応生成物、例
えばペンゾフェノンテトラカルボン酸無水物とオキシジ
アニリン(4,4′ジアミノジフェニルェーテル)との
反応生成物である。
ペンゾフエノンテトラ カルボル酸無水物 オキシジアニリン (4、4′−ジアミノシフ工二ルエーテル)以下に示す
のは無水ピロメリト酸と芳香族ジアミンとの縮合反応で
ある。
十日2N−R−NH2 ピロメリト酸無水物 芳香族ジアミン キユアされた芳香族ボーイミド 他の物質例えば4,4′ージアミノジフェニルメタン等
を特定の応用に関して要求される性質を得るために加え
てもよい。
ポリアミ・ソク酸中間体 これらの重合体は溶媒に溶かして溶液にしてから回路上
に塗布される。
良好な溶液であれ‘ま、有機溶媒又は有機溶媒の混合物
中に約4〜la重量パーセントの重合体固体を溶解して
含んであるであろう。本発明の保護被覆形成のための溶
剤として使用するのに適した有機溶媒は、例えばジメチ
ルアセトアミド、ハルコミドM8一10,N−メチルピ
ロリドン、1ーホルミルピベリジン、ジメチルスルホキ
シド、テトラメチル尿素、テトラメチレンスルホンであ
る。
単一の有機溶媒に加えて溶媒の混合物又は溶媒/希釈剤
の組み合せも利用できる。
本発明で有用な好ましいポリイミド及びポリアミドーィ
ミド‘ま約13000から約60000の分子量を持つ
これらの物質は被覆形式において高い熱安定性を持ち、
ィミド化の後200o0より高い温度で良好な電気的特
性を持つので、本発明の目的に適している。この混合物
に対して、溢れ、レベリング特性及び保護膜被膜の適用
範囲を改善するために非イオン性のフツ化アルキルェス
テル表面活性剤が添加される。
好ましいフルオロカーボン表面活性剤は、ポリィミド及
びポリアミドーィミドの前駈物質の表面張力を2ず○で
0.1重量%の溶液に関し25ダイン/仇より小さくす
る非イオン型の表面活性剤である。非イオン・フルオロ
カーボン表面活性剤は一様な被覆を作り且つ金属配線の
腐食の原因となり得る被覆中への物質の導入を避ける点
で独特のものである事がわかつている。
フッ化炭化水素以外の表面活性剤は受け入れられる被覆
工程を作る時に効果的である事が見し、出されていない
。本発明で利用される非イオン表面活性剤のフルオロカ
ーボン鎖(環状でも非環状でもよい)において、液体表
面活性剤の「尾」部分あるいはフルオロカーボン鎖が本
質的にフルオロカーボンである程度に、炭素構造上の水
素がフッ素で置換される必要がある。
これは全ての例において完全な水素の置換が行なわれて
いる事を意味しない。もっともそのようなものは商業的
得る事が容易なので一般的にはあてはまる。本発明の非
イオン・フツ化ァルキルェステル表面活性剤は繰り返し
ユニット(CF2)を含み一般的に次式で表わされる。
Rr(CH2)mOCOR′CH3ここでRfは3から
12の炭素原子を持つベルフルオロアルキル基であり、
mは2から12までの整数、そしてR′はエーテル水素
又はメチルである。
これらはポリアミドーイミド又はポリイミド客液の表面
張力を25ダイン/仇より小さくする(例えば39.4
ダイン/奴から24.2ダイン/瓜へ)フルオロカーボ
ン表面活性剤の類である。
その結果完全で一様な封止被膜が得られる。本発明で使
用される他の非イオン型フルオロカーポン表面活性剤は
Nポリオキシェチレンで置換されたベルフルオロスルホ
ンアミドである。
ここでRは1から6の炭素原子を持つ低級アルキル基、
例えばメチル、エチル、プロピル、ブチル等である。n
は2〜30の整数である。又その他に本発明の実施の際
使用できるのは次の化学式を持つN‐アルカノール、ベ
ルフルオロアルカンスルホンミドから成る類のフッ素化
炭素化合物である。RfS02N(R′)RCH20日 ここでRfは4から12の炭素原子を含むベルフルオロ
アルキル基、Rは1から12の炭素原子を含むアルキレ
ン架橋基、そしてR′は1から6の炭素原子を含むアル
キル基又は水素原子である。
上記化合物のェステルも本発明に使用できる。上記化合
物の一例はN−プロピル、Nーェタノールベルフルオロ
オクタンスルホンアミド(次式)である。C8F,7S
02N(C3比)CH2CH20日上述の表面活性剤の
混合物も使用できる。
又セラミック基板、金属回路と封止被覆との間の結合接
着を促進するためにシラン又はシランの混合物を使って
もよい。2yoで0.処〜1.06夕/その好ましい比
重を有するシラソ接着促進剤を組成物に加える事ができ
る。
有用なシランとしては例えばyーアミノプロピルトリエ
トキシシラン;6−3,4(エポキシシクロヘキシル)
エチルトリメトキシシラン:及びyーグリシドキシーブ
ロピルトリメトキシシランがある。シランは全混合物の
約1重量%までの量を麹意に使用する。一般に本発明の
保護被覆剤は重量%でほぼ次の組成を持つ。
2〜20% 重合体(ポリアミドーイミド又はポリィミ
ドの前駆物質ポリアミック酸)0.001〜1% 非イ
オン型のフルオロカーボン表面活性剤0.0〜1% シ
ラン添加剤又はシラン添加剤の混合物残りは有機溶媒又
は有機溶媒と希釈剤の混合物。
本発明の良好な保護被覆剤の組成は、 4〜8% 重合体 92〜96% ジメチルアセトアミド、Nーメチルピロ
リドン、1−フオルミルピベリジン、ジメチルスルホキ
シド、テトラメチル尿素及びテトラメチルスルホンを含
む有機溶媒の群から選ばれた1つの溶媒又はその混合物 0.001〜0.1% 非イオン型フルオロカーボン表
面活性剤0.0〜1.0% シラン添加剤(任意)上述
のように希釈剤を上記溶媒と組み合わせて使う事もでき
、当技術分野で知られているように溶解度の程度まで二
重溶媒として有用である。
ある特定の組成は、重量発 組成3及び4は表面活性剤を添加した効果を測定するた
めに使われた。
両者とも39.4ダイン/仇という(表面活性剤を含ま
ない組成の)値から24.1ダィン/仇へ表面張力が減
少した。ポリアミドーィミドを形成する重合体をポリィ
ミド形成重合体で置き換える組成の変更は被覆混合物の
組成5’1こ示されている。
これは本発明に適用できそして橘れを強化するのに必要
は表面張力の減少を呈した。% ‘5) ポリィミド前駆物質(固体粉末) 4.50Nー
メチルピロリドン 9500シラン(
組成1〜4の場合と同様) 0.45非イオン性ア
ルキルェステルフツ化 0.05炭素表面活性剤(
細杜の「F−私0」)他の非イオン型フルオロカーボン
表面活性剤例えばN−ポリオキシェチレンで置換された
ベルフルオロスルホンアミド及びNーアルカノール ベ
ルフルオロアルカンスルホンアミドから成る類の化合物
で上記組成を層換える事ができる。
本発明で使われるフルオロカーボン表面活性剤は賜イオ
ンでも陰イオンでもなく非イオン的である。
これは保護被覆中にイオン性の物質を使う事を故意に避
けているのである。フルオロカーボン表面活性剤と炭化
水素表面活性剤の群とを比較すると重大な相違が明らか
になるであろう。
フルオロカーボンは異常に低い凝集表面張力及び優秀な
溶解度パラメータを促進する。これは例えばェトキシル
化されたアルキルフェノール、ヱトキシル化された脂肪
族アルコ−ル、ェトキシル化されたソルビトール及び他
のポリエチレンアダクッ等の非イオン型炭化水素表面活
性剤を使う時には得られなかった。炭化水素表面活性剤
はより高い摩擦係数及び混和性(ゲル形成)、腐食性、
吸湿性、低温で分解する事及び化学的相互作用等の諸問
題を示す。
又かなり大量の炭化水素が必要とされ、これは最終的な
被覆特性に悪影響を与える。そしてそれらを使用すると
、特に内側の接続パッドが構造中に存在するような場合
、満足な封止被覆を生じない。被覆工程を実施する時は
4〜8%の重合体固体を含む保護被覆液がはんだ接続部
分及びパッド領域を被覆するためにチップ・デバイス上
に15〜150の9の量塗布される。塗布される混合物
の量はチップ・サイズ及び基板上にあるチップの数に依
存する。はんだ接続部分及びパッド上の保護膜被覆は完
全な被覆の存在する限りその正確な厚さは重要でない。
好ましくは膜は一様で約2.私×10‐3肌から数オン
グストロームの厚さ(第2図参照)を持つべきである。
被覆剤は、例えば以下の硬化サイクルで炉の中で加熱に
よって硬化される。【a1 110q○±5℃で 6
0〜7戊分【b} 150qo±5℃で 60〜70
分‘c’170つ0土5℃で 180〜19ぴ分硬化
時間及び温度は重合体及び溶媒の混合物ごとに最適化さ
れる。フルオロカーボン表面活性剤の使用は保護被覆が
チップや基板の処理及び不充分な洗浄による表面汚洗を
克服できるようにしている。
漏れが改善されると、最悪の場合の条件でもより一様な
被覆が得られる。表面活性剤を含まないポリィミド層を
使う時に出会う被覆の一様性の問題は、本発明の工程及
び被覆剤によって以前達成されなかった程度に緩和され
る。他の表面活性剤の使用はこの点で効果的であるとは
思われず、又それは腐食及びゲル形成等の他の問題を引
き起こすかもしれない。
【図面の簡単な説明】
第1図は積み重ねたモジュールを示す部分の断面図、第
2図はポリマーの上部封止被覆を有するチップとモジュ
ールとの間のはんだ接合部の断面図である。 11……モジュール、13……ピン、15……チップ、
17・・・・・・接続部分、18・・・・・・はんだ、
19…・・・基板、21・・…・金属キャップ、23・
・・・・・チップ上のパッド、24・・・・・・基板上
のパッド、25・・・・・・保護層。 FQ6‐亀 FIG。 2

Claims (1)

    【特許請求の範囲】
  1. 1 集積回路チツプと回路基板との間の接続部及び上記
    基板表面上に封止被覆を形成する方法であつて、硬化時
    にポリイミドを形成する芳香族重合体と、上記重合体用
    の有機溶媒と、非イオン型のフルオロカーボン表面活性
    剤とを含む被覆物質を上記基板に塗布し、上記物質を硬
    化して上記基板上にポリイミド保護被覆を形成する事よ
    り成る電子回路の保護被覆形成方法。
JP54060563A 1978-06-26 1979-05-18 電子回路の保護被覆形成方法 Expired JPS6040705B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91935678A 1978-06-26 1978-06-26
US919356 1992-07-23

Publications (2)

Publication Number Publication Date
JPS554991A JPS554991A (en) 1980-01-14
JPS6040705B2 true JPS6040705B2 (ja) 1985-09-12

Family

ID=25441942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54060563A Expired JPS6040705B2 (ja) 1978-06-26 1979-05-18 電子回路の保護被覆形成方法

Country Status (5)

Country Link
EP (1) EP0006509B1 (ja)
JP (1) JPS6040705B2 (ja)
CA (1) CA1108330A (ja)
DE (1) DE2962550D1 (ja)
IT (1) IT1165111B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812767U (ja) * 1981-07-20 1983-01-26 カルソニックカンセイ株式会社 リキツドタンク
JPS5812768U (ja) * 1981-07-20 1983-01-26 カルソニックカンセイ株式会社 リキツドタンク
JPS59192869U (ja) * 1983-06-09 1984-12-21 松下電器産業株式会社 電気部品
JPS59192870U (ja) * 1983-06-09 1984-12-21 松下電器産業株式会社 プリント基板装置
GB2150364B (en) * 1983-10-24 1987-08-05 Nippon Denso Co D c brushless motor
US4612210A (en) * 1985-07-25 1986-09-16 International Business Machines Corporation Process for planarizing a substrate
JPS6369966U (ja) * 1986-10-22 1988-05-11
JPS63221629A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd 電子装置
GB8825201D0 (en) * 1988-10-27 1988-11-30 Dow Corning Sa Cavity packages
JPH01199493A (ja) * 1988-12-23 1989-08-10 Matsushita Electric Ind Co Ltd プリント基板への部品取付方法
KR101909803B1 (ko) * 2014-05-24 2018-10-18 가부시키가이샤 가네카 알콕시실란 변성 폴리아미드산 용액, 그것을 사용한 적층체 및 플렉시블 디바이스, 및 폴리이미드 필름 및 적층체의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5059772A (ja) * 1973-09-26 1975-05-23

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515585A (en) * 1968-04-24 1970-06-02 Ibm Gelation coating method for electronic circuit panels
US3931454A (en) * 1972-10-17 1976-01-06 Westinghouse Electric Corporation Printed circuit board and method of preparing it
DE2526052C2 (de) * 1975-06-11 1983-04-21 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Reinigen polierter Halbleiterscheiben
SE418433B (sv) * 1975-12-11 1981-05-25 Gen Electric Halvledarelement med ett skikt av ett polymert siloxan-innehallande membranmaterial med variabel permeabilitet anbringat pa utvalda ytomraden av elementet
DE2707931A1 (de) * 1977-02-24 1978-08-31 Semikron Gleichrichterbau Verfahren zum aufbringen einer schutzschicht auf halbleiterbauelementen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5059772A (ja) * 1973-09-26 1975-05-23

Also Published As

Publication number Publication date
EP0006509A1 (de) 1980-01-09
DE2962550D1 (en) 1982-06-03
IT7923826A0 (it) 1979-06-25
JPS554991A (en) 1980-01-14
EP0006509B1 (de) 1982-04-21
IT1165111B (it) 1987-04-22
CA1108330A (en) 1981-09-01

Similar Documents

Publication Publication Date Title
US4238528A (en) Polyimide coating process and material
US7608295B2 (en) Polyimide compositions and use thereof in ceramic product defect repair
JP4711058B2 (ja) 樹脂溶液組成物、ポリイミド樹脂、及び半導体装置
JPH01217037A (ja) 低吸湿性かつ高接着性のシリコン含有ポリイミド及びその前駆体の製造方法
KR100371756B1 (ko) 내열성수지조성물,내열성필름접착제및그제조방법
JPH10182820A (ja) ポリイミド前駆体組成物及びポリイミド膜
GB2097999A (en) Resin encapsulated semiconductor device
JP5444986B2 (ja) 半導体用接着組成物、それを用いた半導体装置
JPWO2007116979A1 (ja) 封止充填剤用樹脂組成物、それを用いたフリップチップ実装法及びフリップチップ実装品
JPS6040705B2 (ja) 電子回路の保護被覆形成方法
EP0151801B1 (en) High flash point/low surface energy solvent systems for polyimide conformal coatings
JPS5976451A (ja) 半導体装置
US5063115A (en) Electronic device coated with a polyimide coating composition
JPH04366194A (ja) 半導体封止用エポキシ樹脂成形材料接着用プライマー組成物
EP0304022A2 (en) Polyimide coating composition
US4970283A (en) Silicon-containing soluble polyimide precursor, its cured material, and method for preparing them
US5089549A (en) Polyimide resin solution compositions
KR20070040834A (ko) 내열성 수지 페이스트 및 그 제조방법
JPH0477587A (ja) 低粘度ワニスとそれを用いた電子装置の製法
JPS60177659A (ja) 半導体装置の製造方法
JPH0485379A (ja) 耐熱性樹脂ペーストおよびこれを用いたic
JPH06345866A (ja) シロキサン変性ポリイミド樹脂
JPS63164247A (ja) 半導体装置
JPH02222473A (ja) コーティング組成物、及び樹脂封止型半導体装置
JPS6142142A (ja) 半導体素子表面への皮膜形成方法