JPS6040017Y2 - power amplifier circuit - Google Patents

power amplifier circuit

Info

Publication number
JPS6040017Y2
JPS6040017Y2 JP11982279U JP11982279U JPS6040017Y2 JP S6040017 Y2 JPS6040017 Y2 JP S6040017Y2 JP 11982279 U JP11982279 U JP 11982279U JP 11982279 U JP11982279 U JP 11982279U JP S6040017 Y2 JPS6040017 Y2 JP S6040017Y2
Authority
JP
Japan
Prior art keywords
transistor
stage
drive stage
transistors
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11982279U
Other languages
Japanese (ja)
Other versions
JPS5639718U (en
Inventor
英二郎 田村
Original Assignee
株式会社ケンウッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ケンウッド filed Critical 株式会社ケンウッド
Priority to JP11982279U priority Critical patent/JPS6040017Y2/en
Publication of JPS5639718U publication Critical patent/JPS5639718U/ja
Application granted granted Critical
Publication of JPS6040017Y2 publication Critical patent/JPS6040017Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はプッシュプル増幅回路の改良に関し、さらに言
えばスイッチング歪の発生をなくした電力増幅回路に関
する。
[Detailed Description of the Invention] The present invention relates to an improvement of a push-pull amplifier circuit, and more particularly to a power amplifier circuit that eliminates the occurrence of switching distortion.

従来からオーディオ用の電力増幅回路には第1図aに示
す様なシングルエンプツトプッシュプル(以下5EPP
と略記する)回路が多用されている。
Traditionally, power amplifier circuits for audio use single-empty push-pull (hereinafter referred to as 5EPP) as shown in Figure 1a.
(abbreviated as ) circuits are frequently used.

第1図aに示す従来の5EPP電力増幅回路は、正電源
十Bと負電源−Bとの間に、駆動段用のトランジスタ1
に出力段用のトランジスタ3をインバーテツドダーリン
トン接続し、出力段用のトランジスタ3のコレクタと共
通出力端C点との間に抵抗5を接続したエミッタホロワ
と、同様に駆a段用のトランジスタ2に出力段用のトラ
ンジスタ4をインバーテツドダーリントン接続し、出力
段用のトランジスタ4のコレクタと共通出力端C点との
間に抵抗6を接続したエミッタホロワとを直列に接続し
、駆動段用のトランジスタ1および2のベース間に一定
電圧のバイアス電圧を与えるバイアス回路8を接続して
構成されている。
The conventional 5EPP power amplifier circuit shown in FIG.
The transistor 3 for the output stage is connected in an inverted Darlington to the emitter follower, and the resistor 5 is connected between the collector of the transistor 3 for the output stage and the common output terminal C point, and the transistor 2 for the drive stage 2 is connected to the emitter follower. A transistor 4 for the output stage is connected in an inverted Darlington to the transistor 4, and an emitter follower with a resistor 6 connected between the collector of the transistor 4 for the output stage and the common output terminal point C is connected in series. A bias circuit 8 for applying a constant bias voltage is connected between the bases of transistors 1 and 2.

なお7は共通出力端C点とアースとの間に接続した負荷
であり、9および10は出力段用のトランジスタ3およ
び4のバイアス抵抗であり、11は入力信号源である。
Note that 7 is a load connected between the common output terminal point C and the ground, 9 and 10 are bias resistors of the output stage transistors 3 and 4, and 11 is an input signal source.

上記の従来の電力増幅回路において無人力信号時には、
バイアス回路8の電圧により駆動段用のトランジスタ1
および2、出力段用のトランジスタ3および4はカット
オフ状態にならないように設定され、出力段用のトラン
ジスタ3および4には所定のアイドリング電流が流され
ている。
In the above conventional power amplifier circuit, when an unmanned signal is used,
The voltage of the bias circuit 8 drives the transistor 1 for the drive stage.
and 2, the output stage transistors 3 and 4 are set so as not to be cut off, and a predetermined idling current is passed through the output stage transistors 3 and 4.

しかし入力信号源11が負側に励振して負荷7に流れる
電流が大きくなると、入力信号により増加した抵抗6に
流れる電流によって生ずる抵抗6の電圧降下により、駆
動段用のトランジスタ1は逆バイアスとなり、抵抗9に
電流は流れなくなることから出力段用のトランジスタ3
はカットオフ状態となる。
However, when the input signal source 11 is excited to the negative side and the current flowing through the load 7 increases, the voltage drop across the resistor 6 caused by the current flowing through the resistor 6, which increases due to the input signal, causes the drive stage transistor 1 to become reverse biased. , since no current flows through the resistor 9, the output stage transistor 3
is in the cutoff state.

また同様に入力信号源11が正側に励振して負荷7に流
れる電流が大きくなると、入力信号により増加した抵抗
5に流れる電流によって生ずる抵抗5の電圧降下により
、駆動段用のトランジスタ2は逆バイアスとなり、抵抗
10に電流は流れなくなることから出力段用のトランジ
スタ4はカットオフ状態になる。
Similarly, when the input signal source 11 is excited to the positive side and the current flowing through the load 7 increases, the voltage drop across the resistor 5 caused by the current flowing through the resistor 5, which has increased due to the input signal, causes the drive stage transistor 2 to move in the opposite direction. Since this becomes a bias and current no longer flows through the resistor 10, the output stage transistor 4 is in a cut-off state.

上記の様に入力信号の正の半サイクルの期間と負の半サ
イクルの期間において、出力段用のトランジスタは交互
にスイッチングが行われ、出力段用のトランジスタ3お
よび4のコレクタ電’NJQ3およびIQ4゛は第1図
すの上側および下側に示した如く交互に遮断され、トラ
ンジスタのキャリヤ蓄積効果などに起因して負荷7には
スイッチング歪が発生し、電力増幅回路の歪率を悪化さ
せる欠点があった。
As mentioned above, during the positive half cycle period and the negative half cycle period of the input signal, the output stage transistors are alternately switched, and the collector voltages of the output stage transistors 3 and 4 are 'NJQ3 and IQ4.゛ is cut off alternately as shown in the upper and lower sides of Figure 1, and switching distortion occurs in the load 7 due to the carrier accumulation effect of the transistor, which worsens the distortion rate of the power amplifier circuit. was there.

本考案は上記にかんがみなされたもので、上記の欠点を
解消して入力信号の全周期にわたって出力段用のトラン
ジスタのスイッチングを無くし、スイッチング歪の発生
しない電力増幅回路を提供することを目的とするもので
あって、以下本考案を実施例により説明する。
The present invention has been made in view of the above, and aims to eliminate the above-mentioned drawbacks, eliminate switching of the output stage transistor over the entire cycle of the input signal, and provide a power amplifier circuit that does not generate switching distortion. The present invention will be explained below using examples.

第2図aは本考案の電力増幅回路の一実施例の回路図で
ある。
FIG. 2a is a circuit diagram of an embodiment of the power amplifier circuit of the present invention.

本実施例の電力増幅回路は、駆動段用のトランジスタ1
および2、出力段用のトランジスタ3および4、出力段
用のトランジスタ3および4のコレクタと共通出力端C
点との間にそれぞれ各別に接続した抵抗5および6、バ
イアス回路8、駆動段用のトランジスタ1および2のコ
レクタと正および負の電源十B、−Bとの間に各別に接
続したバイアス用の抵抗9および10とにより従来の5
EPP電力増幅回路を構成する。
The power amplifier circuit of this embodiment has a transistor 1 for the drive stage.
and 2, transistors 3 and 4 for output stage, collectors of transistors 3 and 4 for output stage and common output terminal C
resistors 5 and 6, bias circuits 8, connected separately between the collectors of transistors 1 and 2 for the drive stage, and the positive and negative power supplies 1B and -B for bias. The conventional 5 resistors 9 and 10
Configure an EPP power amplifier circuit.

この従来の5EPP電力増幅回路に、さらに駆動段用の
トランジスタ1のベースにベースを、駆動段用のトラン
ジスタ1のコレクタにコレクタを接続した駆動段用のト
ランジスタ12を設け、駆動段用のトランジスタ2のベ
ースにベースを、駆動段用のトランジスタ2のコレクタ
にコレクタを接続した駆動段用のトランジスタ13を設
け、駆動段用のトランジスタ12および13のエミッタ
間に抵抗14を接続して、バイアス回路8により駆動段
用のトランジスタ12および13はA級プッシュプル動
作をするように抵抗14を設定する。
This conventional 5EPP power amplifier circuit is further provided with a driving stage transistor 12 whose base is connected to the base of the driving stage transistor 1 and whose collector is connected to the collector of the driving stage transistor 1. A bias circuit 8 is provided with a drive stage transistor 13 whose base is connected to the base of the drive stage transistor 2 and whose collector is connected to the collector of the drive stage transistor 2, and a resistor 14 is connected between the emitters of the drive stage transistors 12 and 13. Accordingly, the resistor 14 is set so that the drive stage transistors 12 and 13 perform class A push-pull operation.

上記の如く構成した本実施例の電力増幅回路において、
無人力信号時には駆動段用のトランジスタ1,2,12
および13は適正にバイアスされて、駆動段用のトラン
ジスタ1と12とのコレクタ電流の和は抵抗9に流れ、
抵抗9に生じた電圧降下により出力段用のトランジスタ
3はバイアスされて所定のアイドリング電流が流れる。
In the power amplifier circuit of this embodiment configured as described above,
Transistors 1, 2, 12 for the drive stage during unmanned power signal
and 13 are properly biased, the sum of the collector currents of transistors 1 and 12 for the drive stage flows to resistor 9,
The output stage transistor 3 is biased by the voltage drop generated across the resistor 9, and a predetermined idling current flows therethrough.

また、同様に駆動段用のトランジスタ2と13とのコレ
クタ電流の和は抵抗10に流れ、抵抗10に生じた電圧
降下により出力段用のトランジス゛り4はバイアスされ
て所定のアイドリング電流が流れる。
Similarly, the sum of the collector currents of transistors 2 and 13 for the drive stage flows through the resistor 10, and the voltage drop generated across the resistor 10 biases the transistor 4 for the output stage, so that a predetermined idling current flows.

つぎに入力信号源11が負側に励振して、負荷7、抵抗
6を通って出力段用のトランジスタ4のコレクタに入力
信号を増幅した電流が流れ、負荷7に流れる電流が大き
くなると、抵抗6に流れる出力段用のトランジスタ4の
コレクタ電流による抵抗6の電圧降下により駆動段用の
トランジスタ1のエミッタ電位はそのベース電位より高
くなって、駆動段用のトランジスタ1はカットオフ状態
となる。
Next, the input signal source 11 is excited to the negative side, and a current that amplifies the input signal flows through the load 7 and the resistor 6 to the collector of the output stage transistor 4. When the current flowing to the load 7 increases, the resistor Due to the voltage drop across the resistor 6 due to the collector current of the output stage transistor 4 flowing through the output stage transistor 6, the emitter potential of the drive stage transistor 1 becomes higher than its base potential, and the drive stage transistor 1 enters a cut-off state.

しかしながら駆動段用のトランジスタ12は適正にバイ
アスされてA級増幅動作をしており、カットオフ状態に
なることはない。
However, the transistor 12 for the drive stage is properly biased and performs class A amplification operation, and is never cut off.

そこで抵抗9には駆動段用のトランジスタ12のコレク
タ電流が流れ、出力段用のトランジスタ3にバイパス電
圧が与えられ、出力段用のトランジスタ3はカットオフ
状態になることはない。
Therefore, the collector current of the transistor 12 for the drive stage flows through the resistor 9, a bypass voltage is applied to the transistor 3 for the output stage, and the transistor 3 for the output stage does not enter the cut-off state.

また入力信号源11が正側に励振して、負荷7および抵
抗5に出力段用のトランジスタ3のコレクタに入力信号
を増幅した電流を流し、負荷7に流れる電流が大きくな
ると、抵抗5に流れる出力段用のトランジスタ3のコレ
クタ電流による抵抗5の電圧降下によって駆動段用のト
ランジスタ2はカットオフ状態となる。
In addition, the input signal source 11 is excited to the positive side, and a current that is an amplified input signal flows through the collector of the transistor 3 for the output stage through the load 7 and the resistor 5. When the current flowing through the load 7 increases, it flows through the resistor 5. Due to the voltage drop across the resistor 5 due to the collector current of the output stage transistor 3, the drive stage transistor 2 enters a cut-off state.

しかしながら駆動段用のトランジスタ13は適正にバイ
アスされてA級増幅動作をしており、カットオフ状態に
なることはない。
However, the transistor 13 for the drive stage is appropriately biased and performs class A amplification operation, and is never cut off.

そこで抵抗10には駆動用のトランジスタ13のコレク
タ電流が流れ、出力段用のトランジスタ4にバイアス電
圧が与えられ、出力段用のトランジスタ4はカットオフ
状態になることはない。
Therefore, the collector current of the driving transistor 13 flows through the resistor 10, a bias voltage is applied to the output stage transistor 4, and the output stage transistor 4 is not cut off.

以上のことから出力段用のトランジスタ3および4のコ
レクタ電流IQ3およびIQ4は第2図すの上側および
下側に示す如くになり、出力段用のトランジスタは入力
信号の全周期にわたってスイツチングすることはなく、
スイッチング歪の発生することはない。
From the above, the collector currents IQ3 and IQ4 of transistors 3 and 4 for the output stage become as shown in the upper and lower sides of Figure 2, and the transistors for the output stage do not switch over the entire period of the input signal. Without,
No switching distortion occurs.

また、駆動段用のトランジスタ1および2は出力段用の
トランジスタ3および4とそれぞれ各別にインバーテツ
ドダーリントン回路を構成するとともに、無人力信号時
、出力段用のトランジスタ3および4のアイドリング電
流の負帰還作用をも行う。
In addition, transistors 1 and 2 for the drive stage constitute an inverted Darlington circuit separately with transistors 3 and 4 for the output stage, and the idling current of the transistors 3 and 4 for the output stage is It also has a negative feedback effect.

すなわち、出力段用のトランジスタ3および4の温度が
上昇し出力段用のトランジスタのアイドリング電流が多
くなろうとすると、抵抗5および6の電圧降下は増大す
る。
That is, as the temperature of the output stage transistors 3 and 4 increases and the idling current of the output stage transistors increases, the voltage drop across the resistors 5 and 6 increases.

しかし駆動段用のトランジスタ1および2のベース間の
電位は固定されているために、結果として駆動段用のト
ランジスタ1および2のベース・エミッタ間の電圧は減
少し、出力段用のトランジスタ3および4のバイアス電
圧は減少し、出力段用のトランジスタ3および4のコレ
クタ電流を減少せしめる作用もする。
However, since the potential between the bases of transistors 1 and 2 for the drive stage is fixed, the voltage between the base and emitter of transistors 1 and 2 for the drive stage decreases, and the voltage between the bases and emitters of transistors 3 and 2 for the output stage decreases. The bias voltage of transistor 4 is reduced, which also serves to reduce the collector current of transistors 3 and 4 for the output stage.

以上説明した如く本考案によれば、出力トランジスタが
増幅作用に寄与していない期間においても出力トランジ
スタはカットオフ状態になることはなく、入力信号の正
および負の半サイクルの期間においてもスイッチングす
ることはない。
As explained above, according to the present invention, the output transistor does not enter the cut-off state even during the period when the output transistor does not contribute to the amplification effect, and switches even during the positive and negative half cycles of the input signal. Never.

従つてスイッチング歪は発生せず、電力増幅回路の歪率
の悪化はなくなる。
Therefore, switching distortion does not occur, and the distortion factor of the power amplifier circuit does not deteriorate.

またこのための回路もバイアス回路を共通としてA級プ
ッシュプル増幅作用を行う駆動段用のトランジスタを追
加するのみで、きわめて簡単であり、駆動段を構成する
トランジスタはそれぞれ並列になっており、駆動段用の
トランジスタの電流容量は従来の172の電流容量です
むことになる。
In addition, the circuit for this is extremely simple, just by using a common bias circuit and adding a transistor for the drive stage that performs class A push-pull amplification, and the transistors that make up the drive stage are connected in parallel. The current capacity of the transistor for the stage is 172 times the conventional current capacity.

そこでトランジスタの高性能のものを利用することがで
きる。
Therefore, high-performance transistors can be used.

また温度補償も従来と同様に充分に行うことができ、非
常に安定した増幅作用が行われる。
Furthermore, temperature compensation can be performed sufficiently as in the conventional case, and a very stable amplification effect can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図aおよびbは従来の電力増幅回路の回路図および
出力段用のトランジスタのコレクタ電流波形図。 第2図aおよびbは本考案の一実施例の電力増幅回路の
回路図および出力段用のトランジスタのコレクタ電流波
形図。 1.2,12および13・・・・・・駆動段用のトラン
ジスタ、3および4・・・・・・出力段用のトランジス
タ、7・・・・・・負荷、訃・・・・・バイアス回路、
11・・・・・・入力信号源。
FIGS. 1a and 1b are a circuit diagram of a conventional power amplifier circuit and a collector current waveform diagram of a transistor for the output stage. FIGS. 2a and 2b are a circuit diagram of a power amplifier circuit according to an embodiment of the present invention and a collector current waveform diagram of a transistor for the output stage. 1.2, 12 and 13...transistor for drive stage, 3 and 4...transistor for output stage, 7...load, bias... circuit,
11...Input signal source.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の駆動段用のトランジスタに第1の出力段用のトラ
ンジスタをインバーテツドダーリントン接続し、第1の
出力段用のトランジスタのコレクタと共通出力端との間
に第1の抵抗を接続し、第2の駆動段用のトランジスタ
に第2の出力段用のトランジスタをインバーテツドダー
リントン接続し、第2の出力段用のトランジスタのコレ
クタと共通出力端との間に第2の抵抗を接続し、第1の
および第2の駆動段用のトランジスタのベース間に一定
電圧のバイアス電圧を与えるバイアス回路を接続してな
るシングルエンプツトプッシュプル電力増幅回路におい
て、第1の駆動段用のトランジスタのベースにベースを
、第1の駆動段用のトランジスタのコレクタにコレクタ
を接続した第3の駆動段用のトランジスタと、第2の駆
動段用のトランジスタのベースにベースを、第2の駆動
段用のトランジスタのコレクタにコレクタを接続した第
4の駆動段用のトランジスタと、第3のおよび第4の駆
動段用のトランジスタのエミッタの間に接続した第3の
抵抗とを設け、前記バイアス回路により第3のおよび第
4の駆動段用のトランジスタをA級プッシュプル増幅動
作をするようにバイアスしたことを特徴とする電力増幅
回。
A transistor for the first output stage is connected to the transistor for the first drive stage in an inverted Darlington connection, and a first resistor is connected between the collector of the transistor for the first output stage and a common output terminal. , a transistor for the second output stage is connected to the transistor for the second drive stage in an inverted Darlington connection, and a second resistor is connected between the collector of the transistor for the second output stage and the common output terminal. In a single-empty push-pull power amplifier circuit in which a bias circuit for applying a constant bias voltage is connected between the bases of transistors for the first and second drive stages, the transistor for the first drive stage a third drive stage transistor whose collector is connected to the base of the first drive stage transistor; a second drive stage transistor whose base is connected to the base of the second drive stage transistor; a fourth drive stage transistor whose collector is connected to the collector of the third drive stage transistor; and a third resistor connected between the emitters of the third and fourth drive stage transistors; A power amplification circuit characterized in that transistors for third and fourth drive stages are biased to perform class A push-pull amplification operation.
JP11982279U 1979-08-31 1979-08-31 power amplifier circuit Expired JPS6040017Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11982279U JPS6040017Y2 (en) 1979-08-31 1979-08-31 power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11982279U JPS6040017Y2 (en) 1979-08-31 1979-08-31 power amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5639718U JPS5639718U (en) 1981-04-14
JPS6040017Y2 true JPS6040017Y2 (en) 1985-12-02

Family

ID=29352019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11982279U Expired JPS6040017Y2 (en) 1979-08-31 1979-08-31 power amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6040017Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075136U (en) * 1983-10-31 1985-05-27 日産自動車株式会社 Vehicle lamp mounting structure

Also Published As

Publication number Publication date
JPS5639718U (en) 1981-04-14

Similar Documents

Publication Publication Date Title
JPH0127601B2 (en)
US4254379A (en) Push-pull amplifier circuit
US4723111A (en) Amplifier arrangement
JP2578096B2 (en) Switching device
JPS6212691B2 (en)
JPS6212692B2 (en)
JPS6040017Y2 (en) power amplifier circuit
JPS6313571B2 (en)
JPH0452649B2 (en)
JPS6040018Y2 (en) power amplifier circuit
JPH0618300B2 (en) Darlington transistor device
JPS622722B2 (en)
JPH04369105A (en) Amplifier
JPS6119547Y2 (en)
JP2509462Y2 (en) amplifier
JPS6119544Y2 (en)
JPS6119545Y2 (en)
JPH10341119A (en) Differential amplifier circuit
JPS6119549Y2 (en)
JPS5925483B2 (en) push pull amplifier circuit
JPS6119542Y2 (en)
JP2536047Y2 (en) amplifier
JPS6119543Y2 (en)
JP2752836B2 (en) Voltage-current conversion circuit
JPS622818Y2 (en)