JPS6039937A - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPS6039937A JPS6039937A JP14799383A JP14799383A JPS6039937A JP S6039937 A JPS6039937 A JP S6039937A JP 14799383 A JP14799383 A JP 14799383A JP 14799383 A JP14799383 A JP 14799383A JP S6039937 A JPS6039937 A JP S6039937A
- Authority
- JP
- Japan
- Prior art keywords
- multiplex
- multiplexing
- signals
- multiplexed
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、受信側に於けるｍｘｎ多重ディジタル信号の
多重分離の為の同期を容易にした同期方式に関するもの
である。
多重分離の為の同期を容易にした同期方式に関するもの
である。
従来技術と問題点
ディジタル多重変換装置でｍ Ｘ ｎ ＝ Ｎ多重し、
受信側では多重分離する前の高次群で同期をとるのが一
般的である。しかし、高速伝送を行う場合は、高次群で
同期をとることが回路素子の遅延等による制約から困ケ
１［となる場合が多い。その為に、ｍ多重したディジク
ル信号、即し高次２１’ｌ’を１１多市分離したディジ
タル信号について同期をとることが考えられる。その場
合は、ｎ多重分離する為にヘッダを付加する必要がある
と共に、高次群についての簡単な同期回路が必要となる
。
受信側では多重分離する前の高次群で同期をとるのが一
般的である。しかし、高速伝送を行う場合は、高次群で
同期をとることが回路素子の遅延等による制約から困ケ
１［となる場合が多い。その為に、ｍ多重したディジク
ル信号、即し高次２１’ｌ’を１１多市分離したディジ
タル信号について同期をとることが考えられる。その場
合は、ｎ多重分離する為にヘッダを付加する必要がある
と共に、高次群についての簡単な同期回路が必要となる
。
第１図はＮ多電化の説明図、第２図は送信側の多重化装
置の要部ブロック図、第３図は受信側の多重分離装置の
要部ブロック図であり、Ｎ＝９の場合を示すものである
。即ち、第１図に示すよ・うに、＃１〜＃９のチャネル
のディジタル信号を１／ ｆ ｅのＰ’ｌ 期毎に多重
化して、フレームパターンＦを付加するものである。こ
のＮ多重ディジタル信号の各チャネル対応のタイムスミ
コツトは、１／ｆｈ（なおｆｈ＝ｆｅＸＭ、又Ｍ ＝
Ｎ −１−Ｆ ） となる。このような多重化を行う第
２図に示す構成に於いては、周波数ｆｈの発振器０３Ｃ
Ｉの出力信号をカウンタＣＴＲ１でカウントし、カウン
ト出力をＮ多電化用のクロック信号として多重化部ＭＵ
ＸＩに供給し、且つフレームパターンＱ 生？＋’４
ＦＰＣＩにＮ多電化毎のクロック信号を供給し、フレー
ムパターン発生器ＦＰＧ １がらのフレームパターンＦ
を多重化装置ＭＵＸ１に供給して、各チャネルのディジ
タル信号のＮ多重毎にフレームパターンＦをイζ１加し
て送出するものである。
置の要部ブロック図、第３図は受信側の多重分離装置の
要部ブロック図であり、Ｎ＝９の場合を示すものである
。即ち、第１図に示すよ・うに、＃１〜＃９のチャネル
のディジタル信号を１／ ｆ ｅのＰ’ｌ 期毎に多重
化して、フレームパターンＦを付加するものである。こ
のＮ多重ディジタル信号の各チャネル対応のタイムスミ
コツトは、１／ｆｈ（なおｆｈ＝ｆｅＸＭ、又Ｍ ＝
Ｎ −１−Ｆ ） となる。このような多重化を行う第
２図に示す構成に於いては、周波数ｆｈの発振器０３Ｃ
Ｉの出力信号をカウンタＣＴＲ１でカウントし、カウン
ト出力をＮ多電化用のクロック信号として多重化部ＭＵ
ＸＩに供給し、且つフレームパターンＱ 生？＋’４
ＦＰＣＩにＮ多電化毎のクロック信号を供給し、フレー
ムパターン発生器ＦＰＧ １がらのフレームパターンＦ
を多重化装置ＭＵＸ１に供給して、各チャネルのディジ
タル信号のＮ多重毎にフレームパターンＦをイζ１加し
て送出するものである。
受信側に於いては、第３図に示すように、同期回路ＦＳ
ＹＩによりフレームパターンＦを検出してフレーム同期
をとり、カウンタＣＴＲ２を制御して多重分離装置ＤＭ
ＵＸ ｌに多重分離用のクロック信号を供給し、同期回
路ＦＳＹＩで同期をとった多重ディジタル信号を多重分
離装置ＤＭＵＸ１に入力して、各チャネル＃１〜＃９の
ディジタル信号に分離する。
ＹＩによりフレームパターンＦを検出してフレーム同期
をとり、カウンタＣＴＲ２を制御して多重分離装置ＤＭ
ＵＸ ｌに多重分離用のクロック信号を供給し、同期回
路ＦＳＹＩで同期をとった多重ディジタル信号を多重分
離装置ＤＭＵＸ１に入力して、各チャネル＃１〜＃９の
ディジタル信号に分離する。
このような多重化方式に於いては、高次群で同期をとる
ことになり、高速伝送の場合には、前述のように、回路
素子の遅延等により同期をとることが困難となる。従っ
て比較的低速伝送の場合に適用されている。
ことになり、高速伝送の場合には、前述のように、回路
素子の遅延等により同期をとることが困難となる。従っ
て比較的低速伝送の場合に適用されている。
第４図は従来の汀＋Ｘｎ＝Ｎの多重化の説明図、第５図
は送信側の多重化装置の要部ブロック図、第６図は受信
側の多重分離装置の要部ブロック図であり、ｍ＝３．ｎ
＝３とした場合についてのものである。第４図に示すよ
うに、チャネル＃１〜＃３．＃４〜＃６，１７〜＃９の
ディジタル信号を１ ／ ｆ ｅの周期毎に多重化して
それぞれ同一のフレームパターンＦを付加し、３チヤネ
ル毎の多重ディジタル信号ｍｌ、ｍ２．ｍ３を多重化し
てヘッダＨを（＝Ｊ加し、ｍＸｎ多重ディジタル信号と
するもので、ｍ多重ディジタル信号の１タイムスロツト
はｌ ／ ｆ ｒｎとなり、ｒｎ ｘ Ｈ多重ディジタ
ル信号の１タイムスロツトは１／’ｆｈ“となる。
は送信側の多重化装置の要部ブロック図、第６図は受信
側の多重分離装置の要部ブロック図であり、ｍ＝３．ｎ
＝３とした場合についてのものである。第４図に示すよ
うに、チャネル＃１〜＃３．＃４〜＃６，１７〜＃９の
ディジタル信号を１ ／ ｆ ｅの周期毎に多重化して
それぞれ同一のフレームパターンＦを付加し、３チヤネ
ル毎の多重ディジタル信号ｍｌ、ｍ２．ｍ３を多重化し
てヘッダＨを（＝Ｊ加し、ｍＸｎ多重ディジタル信号と
するもので、ｍ多重ディジタル信号の１タイムスロツト
はｌ ／ ｆ ｒｎとなり、ｒｎ ｘ Ｈ多重ディジタ
ル信号の１タイムスロツトは１／’ｆｈ“となる。
このような多重化を行う第５図に示す多重化装置に於い
ては、周波数ｆ Ｉｌ′の発振器○ＳＣ２の出力信号を
カウンタＣＴＲ２でカラン１−シ、周波数ｆｍのカウン
ト出力信号をカウンタｃＴＲ３でカウントして、そのカ
ウント出力信号を多重化部Ｍ Ｕ Ｘ ａ 、 Ｍ Ｕ
Ｘ ｂ 、 Ｍ Ｕ Ｘ ｃの多重化用クロック信号
として供給し、且つカウンタＣＴＲ３からフレームパタ
ーン発生器ＦＰＧ２にフレームパターンＦを発生させる
為のクロック信号を供給する。それにより、多重化部Ｍ
ＵＸａ、ＭＵＸ−ｂ、ＭＵＸｃにより多重化されたディ
ジタル信号には同一のフレームパターンＦが４１加され
、第４図に示ずような多重ディジタル信号ｍ １ 、
ｍ ２ 、 ｒｎ ３となる。又カウンタＣＴＲ２から
多重化部ＭＬＩＸ ２に多重化用クロック信号を供給し
、且つヘッダ発生器ＨＤ ＧにヘッダＩＩを発生させる
為のクロック信号を供給する。それにより、第４図に示
すように、所定の周期毎にヘッダＩ］がイ」加されたｒ
ｎ Ｘ ｎ多重ディジタル信号が多重化部ＭＵＸ２から
送出される。
ては、周波数ｆ Ｉｌ′の発振器○ＳＣ２の出力信号を
カウンタＣＴＲ２でカラン１−シ、周波数ｆｍのカウン
ト出力信号をカウンタｃＴＲ３でカウントして、そのカ
ウント出力信号を多重化部Ｍ Ｕ Ｘ ａ 、 Ｍ Ｕ
Ｘ ｂ 、 Ｍ Ｕ Ｘ ｃの多重化用クロック信号
として供給し、且つカウンタＣＴＲ３からフレームパタ
ーン発生器ＦＰＧ２にフレームパターンＦを発生させる
為のクロック信号を供給する。それにより、多重化部Ｍ
ＵＸａ、ＭＵＸ−ｂ、ＭＵＸｃにより多重化されたディ
ジタル信号には同一のフレームパターンＦが４１加され
、第４図に示ずような多重ディジタル信号ｍ １ 、
ｍ ２ 、 ｒｎ ３となる。又カウンタＣＴＲ２から
多重化部ＭＬＩＸ ２に多重化用クロック信号を供給し
、且つヘッダ発生器ＨＤ ＧにヘッダＩＩを発生させる
為のクロック信号を供給する。それにより、第４図に示
すように、所定の周期毎にヘッダＩ］がイ」加されたｒ
ｎ Ｘ ｎ多重ディジタル信号が多重化部ＭＵＸ２から
送出される。
受信側に於いては、第６図に示すように、ヘッダ検出部
ＨＤ Ｔによりｍ Ｘ ｎ多重ディジタル信号のヘッダ
［１が検出され、このヘッダＨの検出信号と共に受信し
たｍ Ｘ ｎ多重ディジタル信号を多重分離部ＤＭＵＸ
２に加える。多重分Ａ１１部ＤＭＵＸ２では、ヘッダ検
出信号に基づいて、多重ディジタル信号ｍｌ、ｍ２．ｍ
３の順序で分離してそれぞれフレーム同期回路１７ Ｓ
Ｙ ａ 、Ｆ Ｓ Ｙ ｂ 、Ｆ ＳＹｃに加え、そ
れぞれのフレーム同期回路Ｆ Ｓ Ｙａ、ＦＳＹｂ、Ｆ
ＳＹｃに於いてフレームパターンＦを検出して同期をと
り、カウンタＣＴＲａ 。
ＨＤ Ｔによりｍ Ｘ ｎ多重ディジタル信号のヘッダ
［１が検出され、このヘッダＨの検出信号と共に受信し
たｍ Ｘ ｎ多重ディジタル信号を多重分離部ＤＭＵＸ
２に加える。多重分Ａ１１部ＤＭＵＸ２では、ヘッダ検
出信号に基づいて、多重ディジタル信号ｍｌ、ｍ２．ｍ
３の順序で分離してそれぞれフレーム同期回路１７ Ｓ
Ｙ ａ 、Ｆ Ｓ Ｙ ｂ 、Ｆ ＳＹｃに加え、そ
れぞれのフレーム同期回路Ｆ Ｓ Ｙａ、ＦＳＹｂ、Ｆ
ＳＹｃに於いてフレームパターンＦを検出して同期をと
り、カウンタＣＴＲａ 。
ＣＴＲｂ、ＣＴＲｃを制御して、多重分離部ＤＭＵＸａ
、ＤＭＵＸｂ、ＤＭＵＸｃに多重分離用のクロック信号
を供給し１、それぞれナヤ不ル＃ ｌ −・＃９のディ
ジタル信司に分離するものである。
、ＤＭＵＸｂ、ＤＭＵＸｃに多重分離用のクロック信号
を供給し１、それぞれナヤ不ル＃ ｌ −・＃９のディ
ジタル信司に分離するものである。
このｍ ｘ ｎ多重ディジタル信℃に於いて、発振器０
３Ｃ２の発振周波数ｆ ｋ＋“は、第１ヌ１に示す多重
化の場合に比較して、少なくともヘッダＨを付加する分
だげ高くなり、受信側では、１１組の多重ディジタル信
号の１頃序を識別する為に、ヘッダＩ（を検出して同期
をとるヘッダ検出部ＩＩ Ｄ ｉ’等の同期回路を必要
とするものである。この間Ｊ［ｌＪ回路は、高次群につ
いて同期をとるものであるから、高速回路素子により構
成する必要がある。
３Ｃ２の発振周波数ｆ ｋ＋“は、第１ヌ１に示す多重
化の場合に比較して、少なくともヘッダＨを付加する分
だげ高くなり、受信側では、１１組の多重ディジタル信
号の１頃序を識別する為に、ヘッダＩ（を検出して同期
をとるヘッダ検出部ＩＩ Ｄ ｉ’等の同期回路を必要
とするものである。この間Ｊ［ｌＪ回路は、高次群につ
いて同期をとるものであるから、高速回路素子により構
成する必要がある。
発明の目的
本発明は、ｍＸｎ多重ディジタル信号に対してヘッダを
伺加することなく多重化し、受信側に於いては、低次群
で同期をとって多重分離を行うことができるようにする
ことを目的とするものである。
伺加することなく多重化し、受信側に於いては、低次群
で同期をとって多重分離を行うことができるようにする
ことを目的とするものである。
発明の構成
本発明は、送信側に於いて、ディジタル信号を（ｎ多電
化する手段と、該手段により多重化されたｍ多重ディジ
タル信号のｎ個それぞれに異なるフレームパターンをイ
」加する手段と、該手段によりフレームパターンをイリ
加されたＩｎ多重ディジタル信号をｎ多電化する手段と
を備え、受信側に於いて、ｍ Ｘ ｎ多重ディジタル信
号をｎ多重分離する手段と、該手段により多重分離され
たｍ多重ディジタル信号をｍ多重分＃ｌする手段とを備
え、前記ｎ個のそれぞれ異なるフレームパターンにより
前記ｍ多重ディジタル信号のｍ多重分離の同期をとるこ
とを特徴とするものであり、以下実施例につい゛ζ詳細
に説明する。
化する手段と、該手段により多重化されたｍ多重ディジ
タル信号のｎ個それぞれに異なるフレームパターンをイ
」加する手段と、該手段によりフレームパターンをイリ
加されたＩｎ多重ディジタル信号をｎ多電化する手段と
を備え、受信側に於いて、ｍ Ｘ ｎ多重ディジタル信
号をｎ多重分離する手段と、該手段により多重分離され
たｍ多重ディジタル信号をｍ多重分＃ｌする手段とを備
え、前記ｎ個のそれぞれ異なるフレームパターンにより
前記ｍ多重ディジタル信号のｍ多重分離の同期をとるこ
とを特徴とするものであり、以下実施例につい゛ζ詳細
に説明する。
発明の実施例
第７図は、本発明の実施例の多重化の説明図であり、ｍ
＝３．ｎ＝３ （Ｎ＝９）の場合についてのものである
。ｍ多重ディジタル信号としてフレームパターンをイ」
加する点については、第４図に示す従来例と同様である
が、各フレームパターンＦｌ、Ｆ２．Ｆ３をそれぞれ異
なるパターンするものである。このフレームパターンＦ
ｌ、Ｆ２゜Ｆ３をイ］加して多重ディジクル信−’ｉ）
ｍｌ、ｒｎ２゜ｍ３とし、受信側で多重ディジタル信号
ｍｌ、ｍ２、ｍ３をフレームパターンＦｌ、Ｆ２．Ｆ３
により識別可能とするものである。そしてｍ多重ディジ
タル信号をｎ多電化するするものであるが、ヘッダＨを
付加しないものである。従って、ｍ×ｎ多重ディジタル
信号の１タイムスロツトの周期をｌ／ｆｈ”とすると、
ｆ ｈ ” ＜ ｒ Ｉ−となる。
＝３．ｎ＝３ （Ｎ＝９）の場合についてのものである
。ｍ多重ディジタル信号としてフレームパターンをイ」
加する点については、第４図に示す従来例と同様である
が、各フレームパターンＦｌ、Ｆ２．Ｆ３をそれぞれ異
なるパターンするものである。このフレームパターンＦ
ｌ、Ｆ２゜Ｆ３をイ］加して多重ディジクル信−’ｉ）
ｍｌ、ｒｎ２゜ｍ３とし、受信側で多重ディジタル信号
ｍｌ、ｍ２、ｍ３をフレームパターンＦｌ、Ｆ２．Ｆ３
により識別可能とするものである。そしてｍ多重ディジ
タル信号をｎ多電化するするものであるが、ヘッダＨを
付加しないものである。従って、ｍ×ｎ多重ディジタル
信号の１タイムスロツトの周期をｌ／ｆｈ”とすると、
ｆ ｈ ” ＜ ｒ Ｉ−となる。
即ち、従来例のｍ Ｘ ｍ多重ディジタル信号に比較し
て、同一伝送速度とすると、伝送情報量を多くすること
ができるごとになる。
て、同一伝送速度とすると、伝送情報量を多くすること
ができるごとになる。
第８図は、本発明の実施例の送信側の多重化装置の要部
ブロック図であり、周波数ｆｈ’″の発振器０８Ｃ３の
出力信号をカウンタＣＴＲ４によりカウントし、周波数
ｆ ｍ ’のカウント出力信号をカンラフＣＴＲ５によ
りカウントして、多重化部ＭＵＸＡ、ＭＵＸＢ、ＭＵＸ
Ｃに、それぞれ多重化用のクロック信号を供給し、且つ
フレームパターン発生器ＦＰＧＡ、ＦＰＧＢ、ＦＰＧＣ
に多重化毎にフレームパターンＦ １． Ｆ ２． Ｆ
３ヲＱ生させる為のクロック信号を供給し、それぞれ
異なるフレームパターンＦ１．Ｆ２．Ｆ３を付加された
多重ディジタル信号を多重化部ＭＵＸ３に加え、カウン
タＣＴ Ｒ４からの多重化用のクロック信号により多重
化を行い、ｍ ｘ ｎ多重ディジタル信号として多重化
部ＭＵＸ３から送出する。即ち第７図に示すように、ｍ
Ｘｎ多重ディジタル信号は、ｍｌ、ｍ２．ｍ３．ｍｌ、
ｍ、２． ・・・となるものである。
ブロック図であり、周波数ｆｈ’″の発振器０８Ｃ３の
出力信号をカウンタＣＴＲ４によりカウントし、周波数
ｆ ｍ ’のカウント出力信号をカンラフＣＴＲ５によ
りカウントして、多重化部ＭＵＸＡ、ＭＵＸＢ、ＭＵＸ
Ｃに、それぞれ多重化用のクロック信号を供給し、且つ
フレームパターン発生器ＦＰＧＡ、ＦＰＧＢ、ＦＰＧＣ
に多重化毎にフレームパターンＦ １． Ｆ ２． Ｆ
３ヲＱ生させる為のクロック信号を供給し、それぞれ
異なるフレームパターンＦ１．Ｆ２．Ｆ３を付加された
多重ディジタル信号を多重化部ＭＵＸ３に加え、カウン
タＣＴ Ｒ４からの多重化用のクロック信号により多重
化を行い、ｍ ｘ ｎ多重ディジタル信号として多重化
部ＭＵＸ３から送出する。即ち第７図に示すように、ｍ
Ｘｎ多重ディジタル信号は、ｍｌ、ｍ２．ｍ３．ｍｌ、
ｍ、２． ・・・となるものである。
第９図は、本発明の実施例の受信側の多重分離装置の要
部ブ１コック図であり、多重分離部ＤＭＵＸ３に入力さ
れたｍＸｎ多重ディジタル信号は、直列並列変換により
ｎ１ＶＡの並列信号に変換される。即ち３×３多重ディ
ジタル信号は３１１６１の３多重ディジタル信号に変換
される。この場合、並列信号に変換されたｍ多重ディジ
タル信号の順序は任意であり、例えばｍ２．ｍ３．ｍｌ
の順序となって出力される場合もあり、並列的に各フレ
ーム同期回路ＦＳＹＡ、ＦＳＹＢ、ＦＳＹＣに入力され
る。
部ブ１コック図であり、多重分離部ＤＭＵＸ３に入力さ
れたｍＸｎ多重ディジタル信号は、直列並列変換により
ｎ１ＶＡの並列信号に変換される。即ち３×３多重ディ
ジタル信号は３１１６１の３多重ディジタル信号に変換
される。この場合、並列信号に変換されたｍ多重ディジ
タル信号の順序は任意であり、例えばｍ２．ｍ３．ｍｌ
の順序となって出力される場合もあり、並列的に各フレ
ーム同期回路ＦＳＹＡ、ＦＳＹＢ、ＦＳＹＣに入力され
る。
フレーム同期回路ＦＳＹＡでは、入力された［１多重デ
ィジクル信号ｍ３ ｍ２．ｍ３のフレームパターンＦｌ
、Ｆ２．Ｆ３について、フレームパターンＦ１を検出し
、そのフレームパターンＦ１が付加された多重ディジタ
ル信号ｍ１についてフレーム同期をとり、カウンタＣＴ
Ｒ八を制御して多重分離部ＤＭＵＸＡに多重分離用の
クロック信号を供給し、多重分離部ＤＭｔＪＸΔはその
り１コック信号に基づいてチャネル＃１．＃２．＃３の
ディジタル信号に分離する。又フレ・−ム同期回路ＦＳ
ＹＢでは、入力されたｍ多重ディジクル信号ｍ１、ｒｒ
ｔ２．ｍ３のフレームパターンＦＬ、Ｆ２゜Ｆ３につい
て、フレームパターンＦ２を検出し、そのフレームパタ
ーンＦ２が付加された多重ディジクル信号ｍ２について
フレーム同期をとり、カウンタＣＴＲＢを制御して多重
分離部ＤＭＵＸＢに多重骨′８１１用のクロック信号を
供給し、多重分離部Ｄ Ｍ ｔ、Ｊ Ｘ １３はそのク
ロック信−リに基づいてチーｊ・ネル＃４．＃５．＄６
のディジタル信号に分離する。又フレーム同期回路ＦＳ
ＹＣでは、入力されたｍ多重ディジタル信号ｍｌ、ｒｎ
２．ｍ３のフレームパターンＦ１．Ｆ２．Ｆ３について
、フレームバク−７Ｆ３を検出し、そのフレームパター
ンＦ３が付加された多重ディジタル信号ｍ３についてフ
レーム同期をとり、カウンタＣ’ＦＲＣを制御。
ィジクル信号ｍ３ ｍ２．ｍ３のフレームパターンＦｌ
、Ｆ２．Ｆ３について、フレームパターンＦ１を検出し
、そのフレームパターンＦ１が付加された多重ディジタ
ル信号ｍ１についてフレーム同期をとり、カウンタＣＴ
Ｒ八を制御して多重分離部ＤＭＵＸＡに多重分離用の
クロック信号を供給し、多重分離部ＤＭｔＪＸΔはその
り１コック信号に基づいてチャネル＃１．＃２．＃３の
ディジタル信号に分離する。又フレ・−ム同期回路ＦＳ
ＹＢでは、入力されたｍ多重ディジクル信号ｍ１、ｒｒ
ｔ２．ｍ３のフレームパターンＦＬ、Ｆ２゜Ｆ３につい
て、フレームパターンＦ２を検出し、そのフレームパタ
ーンＦ２が付加された多重ディジクル信号ｍ２について
フレーム同期をとり、カウンタＣＴＲＢを制御して多重
分離部ＤＭＵＸＢに多重骨′８１１用のクロック信号を
供給し、多重分離部Ｄ Ｍ ｔ、Ｊ Ｘ １３はそのク
ロック信−リに基づいてチーｊ・ネル＃４．＃５．＄６
のディジタル信号に分離する。又フレーム同期回路ＦＳ
ＹＣでは、入力されたｍ多重ディジタル信号ｍｌ、ｒｎ
２．ｍ３のフレームパターンＦ１．Ｆ２．Ｆ３について
、フレームバク−７Ｆ３を検出し、そのフレームパター
ンＦ３が付加された多重ディジタル信号ｍ３についてフ
レーム同期をとり、カウンタＣ’ＦＲＣを制御。
して多重分冊［部ＤＭＵＸＣに多重分離用のクロック信
号を供給し、多重分離部ＤＭＵＸＣはそのクロック信号
に基づいてチャネル＃７．＃８．＃９のディジタル信号
に分離する。
号を供給し、多重分離部ＤＭＵＸＣはそのクロック信号
に基づいてチャネル＃７．＃８．＃９のディジタル信号
に分離する。
前述のように、高次群の多重ディジタル信−号を処理す
る多重分離部ＤＭＵＸ３は、単に直列並列変換により、
ｍ Ｘ ｎ多重ディジクル信号をｎ （ｌ１１１に分離
してｍ多重ディジタル信号とするものであるから、高次
群に於４Ｊるフレーム同期を必要とし２．＋いものとな
り、低次群の多重ディジタル信号について、同期回路Ｆ
ＳＹＡ、ＦＳＹＢ、ＦＳＹＣてフレーム同期をとり、同
期分Ｍｌｔ部ＤＭＵＸＡ、ｌ）ＭＵＸＢ、ｌ）ＭＵＸＣ
により各チー１７ネルのディジタル信号に分１ｉ！ｊＩ
ｉ−るものである。
る多重分離部ＤＭＵＸ３は、単に直列並列変換により、
ｍ Ｘ ｎ多重ディジクル信号をｎ （ｌ１１１に分離
してｍ多重ディジタル信号とするものであるから、高次
群に於４Ｊるフレーム同期を必要とし２．＋いものとな
り、低次群の多重ディジタル信号について、同期回路Ｆ
ＳＹＡ、ＦＳＹＢ、ＦＳＹＣてフレーム同期をとり、同
期分Ｍｌｔ部ＤＭＵＸＡ、ｌ）ＭＵＸＢ、ｌ）ＭＵＸＣ
により各チー１７ネルのディジタル信号に分１ｉ！ｊＩ
ｉ−るものである。
発明の効↓に
以上説明したよ・うに、本発明は、送信側に於いて、デ
ィジクル信号をｍ多重化する多重化部Ｍ ＬＪＸＡ、Ｍ
ＵＸＢ、ＭＵＸＣ等の手段と、該手段により多重化され
たＩＴＩ多市多重シタル信号のｎ （＋７１１それぞれ
に異なるフレーＪ・パターンをイ（１加するフレームパ
ターン発生器ｒ；” ｐ ｃ△、ｌ７ＰＧＢ、Ｉ＃’Ｇ
Ｃ等の手段と、該手段によりフレームパターンを付加さ
れたｍ多重ディジタル信号をｎ多重化する多重化部ＭＵ
Ｘａ等の手段とを備え、受信側に於いて、ｍ ｘ ｎ多
重ディジタル信号をｒ１多工１γ分離する多重分離部Ｄ
ＭＩＪＸ３等の手段と、該手段により多用分離されたｍ
多重ディジタル信号をｒｎ多重分離する多重分離部ＤＭ
ＵＸＡ、ＤＭＵＸＢ、ＤＭＵＸＣ等の手段とを備え、前
記ｎ ＩＩＩＮのそれぞれ異なるフレームパターンによ
り前記ｍ多重ディジタル信号のｒｒｌ多重分離の同期を
とるものであり、高次群に於けるフレーム同期をとる必
要がなく、単に直列並列の変換で低次群に変換するだム
ノであるから、高次群についての処理が簡単となる。又
低次群に於いてフレーム同期をとって多重分離を行うも
のであり、異なるフレームパターンを検出して同期をと
っても、低次群についてのものであるから、同期回路の
構成が簡単となる利点がある０又ヘツダ■］をイ」加し
ないので、そのヘッダＨの分だけでも伝送容量を増大す
ることができるものである。
ィジクル信号をｍ多重化する多重化部Ｍ ＬＪＸＡ、Ｍ
ＵＸＢ、ＭＵＸＣ等の手段と、該手段により多重化され
たＩＴＩ多市多重シタル信号のｎ （＋７１１それぞれ
に異なるフレーＪ・パターンをイ（１加するフレームパ
ターン発生器ｒ；” ｐ ｃ△、ｌ７ＰＧＢ、Ｉ＃’Ｇ
Ｃ等の手段と、該手段によりフレームパターンを付加さ
れたｍ多重ディジタル信号をｎ多重化する多重化部ＭＵ
Ｘａ等の手段とを備え、受信側に於いて、ｍ ｘ ｎ多
重ディジタル信号をｒ１多工１γ分離する多重分離部Ｄ
ＭＩＪＸ３等の手段と、該手段により多用分離されたｍ
多重ディジタル信号をｒｎ多重分離する多重分離部ＤＭ
ＵＸＡ、ＤＭＵＸＢ、ＤＭＵＸＣ等の手段とを備え、前
記ｎ ＩＩＩＮのそれぞれ異なるフレームパターンによ
り前記ｍ多重ディジタル信号のｒｒｌ多重分離の同期を
とるものであり、高次群に於けるフレーム同期をとる必
要がなく、単に直列並列の変換で低次群に変換するだム
ノであるから、高次群についての処理が簡単となる。又
低次群に於いてフレーム同期をとって多重分離を行うも
のであり、異なるフレームパターンを検出して同期をと
っても、低次群についてのものであるから、同期回路の
構成が簡単となる利点がある０又ヘツダ■］をイ」加し
ないので、そのヘッダＨの分だけでも伝送容量を増大す
ることができるものである。
第１図は従来のＮ多電化の説明図、第２図は第１図の多
重化方式についての送信側の多重化装置の要部フロック
図、第３図は受信側の多重分離装置の要部ブロック図、
第４図は従来のｍ Ｘ ｎ多重化の説明図、第５図は第
４図の多重化方式についての送信側の多重化装置の要部
ブロック図、第６図は受信側の多重分離装置の要部ブロ
ック図、第７図は本発明の実施例の多重化の説明図、第
８図は本発明の実施例の送信側の多重化装置の要部フロ
ック図、第９図は本発明の実施例の受信側の多重分離装
置の要部ブロック図である。 ０３ＣＩ〜０３Ｃ３は発振器、ＣＴＲ１〜ＣＴＲ５、Ｃ
ＴＲａ −ＣＴ Ｒｃ 、ＣＴ ＲＡ −ＣＴ ＲＣば
カウンタ、ＭＵＸＩ 〜ＭＵＸ３．ＭＵＸａ−ＭＵＸｃ
、ＭＵＸＡ−ＭＵＸＣは多重化部、Ｆ り Ｇ１、ＦＰ
Ｇ２．ＦＰＣＡ−Ｆｌ）ＧＣはフレームパターン発生器
、ＨＩ） Ｇはヘッダ発生器、Ｆ Ｓ Ｙ ］、］ＦＳ
Ｙａ−ＦＳＹｃ、ＦＳＹ八〜ＦＳＹ Ｃはフレーム同へ
回路、ＤＭＵＸ１〜１つＭＵＸａ、１つＭＵＸａ−ＤＭ
ＵＸｃ、ＤＭＵＸΔ−１） Ｍ Ｕ Ｘ Ｃは多重分離
部である。 特許出願人 冨士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 １−−ｌ／ｆｅ−← 第２図 第３図 第・ ≠ｌ／ｆｅ− 第５図 第６図 − 禎８図 第９図
重化方式についての送信側の多重化装置の要部フロック
図、第３図は受信側の多重分離装置の要部ブロック図、
第４図は従来のｍ Ｘ ｎ多重化の説明図、第５図は第
４図の多重化方式についての送信側の多重化装置の要部
ブロック図、第６図は受信側の多重分離装置の要部ブロ
ック図、第７図は本発明の実施例の多重化の説明図、第
８図は本発明の実施例の送信側の多重化装置の要部フロ
ック図、第９図は本発明の実施例の受信側の多重分離装
置の要部ブロック図である。 ０３ＣＩ〜０３Ｃ３は発振器、ＣＴＲ１〜ＣＴＲ５、Ｃ
ＴＲａ −ＣＴ Ｒｃ 、ＣＴ ＲＡ −ＣＴ ＲＣば
カウンタ、ＭＵＸＩ 〜ＭＵＸ３．ＭＵＸａ−ＭＵＸｃ
、ＭＵＸＡ−ＭＵＸＣは多重化部、Ｆ り Ｇ１、ＦＰ
Ｇ２．ＦＰＣＡ−Ｆｌ）ＧＣはフレームパターン発生器
、ＨＩ） Ｇはヘッダ発生器、Ｆ Ｓ Ｙ ］、］ＦＳ
Ｙａ−ＦＳＹｃ、ＦＳＹ八〜ＦＳＹ Ｃはフレーム同へ
回路、ＤＭＵＸ１〜１つＭＵＸａ、１つＭＵＸａ−ＤＭ
ＵＸｃ、ＤＭＵＸΔ−１） Ｍ Ｕ Ｘ Ｃは多重分離
部である。 特許出願人 冨士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 １−−ｌ／ｆｅ−← 第２図 第３図 第・ ≠ｌ／ｆｅ− 第５図 第６図 − 禎８図 第９図
Claims (1)
- 送信側に於いて、ディジタル信号をｍ多重化する手段と
、該手段により多重化されたｍ多重ディジクル信号のｎ
個それぞれに異なるフレームパターンを付加する手段と
、該手段によりフレームパターンを付加されたｍ多重デ
ィジタル信号をｍ多重化する手段とを備え、受信側に於
いて、ｍＸｎ多重ディジタル信ｙ４をｎ多重分離する手
段と、該ト段により多車分１ｉ１１ｔされたｍ多重ディ
ジクル信号をｍ多重分離する手段とを備え、前記ｎ個の
それぞれ異なるフレームパターンにより前記ｒｎ多宙デ
ィジタル信号のｍ多重分離の同期をとることを特徴とす
る同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14799383A JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14799383A JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039937A true JPS6039937A (ja) | 1985-03-02 |
| JPH0134490B2 JPH0134490B2 (ja) | 1989-07-19 |
Family
ID=15442723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14799383A Granted JPS6039937A (ja) | 1983-08-15 | 1983-08-15 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039937A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251918A (ja) * | 1988-08-13 | 1990-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 同期多重形インタフェース回路 |
| EP0403663A1 (en) * | 1989-01-09 | 1990-12-27 | Fujitsu Limited | Digital signal multiplexer and separator |
| US6477184B1 (en) | 1997-05-20 | 2002-11-05 | Nec Corporation | Time-division multiplexing transmission system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346216A (en) * | 1976-10-08 | 1978-04-25 | Nec Corp | Time sharing multiplex commnicating unit |
| JPS54102817A (en) * | 1978-01-30 | 1979-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Multi-frame synchronization system |
-
1983
- 1983-08-15 JP JP14799383A patent/JPS6039937A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346216A (en) * | 1976-10-08 | 1978-04-25 | Nec Corp | Time sharing multiplex commnicating unit |
| JPS54102817A (en) * | 1978-01-30 | 1979-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Multi-frame synchronization system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251918A (ja) * | 1988-08-13 | 1990-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 同期多重形インタフェース回路 |
| EP0403663A1 (en) * | 1989-01-09 | 1990-12-27 | Fujitsu Limited | Digital signal multiplexer and separator |
| EP0660555A2 (en) * | 1989-01-09 | 1995-06-28 | Fujitsu Limited | Digital signal multiplexing apparatus and demultiplexing apparatus |
| EP0660555A3 (en) * | 1989-01-09 | 1995-09-13 | Fujitsu Ltd | Device for multiplexing and demultiplexing digital signals. |
| US6477184B1 (en) | 1997-05-20 | 2002-11-05 | Nec Corporation | Time-division multiplexing transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0134490B2 (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001711A (en) | Complex multiplexer/demultiplexer apparatus | |
| JPS61135243A (ja) | 多重伝送方法 | |
| EP0571424B1 (de) | Verfahren zum empfang und zur abgabe von rahmenköpfen von und für stm-1-signale in einem rahmenkopf-server eines netzknotens | |
| JPS61198940A (ja) | デイジタル信号多重化装置 | |
| JPS6039937A (ja) | 同期方式 | |
| JP2001053705A (ja) | 伝送装置 | |
| JP2629580B2 (ja) | Ｓｄｈ多重分離装置 | |
| JPS588781B2 (ja) | 多重化フレ−ム同期方式 | |
| JP3728595B2 (ja) | 多重伝送装置及びチャネル盤間通信方法 | |
| JPS6360636A (ja) | 多重分離方式 | |
| JP2539096B2 (ja) | ディジタル信号多重化装置及び分離化装置 | |
| JPS6330822B2 (ja) | ||
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JP2871904B2 (ja) | オクテット多重化装置 | |
| JP2697232B2 (ja) | 時分割多重化装置 | |
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| JP2671778B2 (ja) | 同期多重化装置 | |
| JPH0313138A (ja) | 従属同期方法 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH03195231A (ja) | ローカルエリアネットワークのクロック同期装置 | |
| JPS62265829A (ja) | スタツフ同期方式 | |
| JPH0541698A (ja) | 分離回路 | |
| JPH0234051A (ja) | スタッフ制御ビットを用いた副信号伝送方式 | |
| JPH01101753A (ja) | ループ形ローカルエリアネットワーク | |
| JPH08172413A (ja) | スタッフ多重分離回路 |