JPS6039254A - マイクロコンピユ−タ用デバツガ - Google Patents
マイクロコンピユ−タ用デバツガInfo
- Publication number
- JPS6039254A JPS6039254A JP58148572A JP14857283A JPS6039254A JP S6039254 A JPS6039254 A JP S6039254A JP 58148572 A JP58148572 A JP 58148572A JP 14857283 A JP14857283 A JP 14857283A JP S6039254 A JPS6039254 A JP S6039254A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- control section
- microcomputer
- product
- indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はマイクロコンピュータ応用製品開発のために
使用されるマイクロコンピュータ用デバッガに関するも
のである。
使用されるマイクロコンピュータ用デバッガに関するも
のである。
一般に、マイクロコンピュータ応用製品は開発時にデバ
ッグを行う必要があり、従来はエミュレータを用いたデ
バッガによってマイクロコンピュータ応用りv品に搭載
されている CPUがブレークポイントに達したか否か
を検出してデバッグを行つていた。しかし、近年はブレ
ークポイントに達するまでの時間の測定も要求されてい
るが、この時間を測定する適当な手段が無く、その開発
が待たれていた。
ッグを行う必要があり、従来はエミュレータを用いたデ
バッガによってマイクロコンピュータ応用りv品に搭載
されている CPUがブレークポイントに達したか否か
を検出してデバッグを行つていた。しかし、近年はブレ
ークポイントに達するまでの時間の測定も要求されてい
るが、この時間を測定する適当な手段が無く、その開発
が待たれていた。
したがってこの発明の目的は、CPU実行開始後ブレー
クポイントに達するまでの時間を測定できるようにし、
マイクロコンピュータ応用製品の開発効率を向上させた
マイクロコンピュータ用デバッガを提供することにある
。
クポイントに達するまでの時間を測定できるようにし、
マイクロコンピュータ応用製品の開発効率を向上させた
マイクロコンピュータ用デバッガを提供することにある
。
〔発明の概要〕 ′
このような目的を達成するためにこの発明は、ブレーク
ポイント検出とタイマの動作とを連動させたものである
。以下、実施例を示す図面を用いて詳細に説明する。
ポイント検出とタイマの動作とを連動させたものである
。以下、実施例を示す図面を用いて詳細に説明する。
第1図はこの発明の一実施例を示すブロック図である。
同図において、(1)は開発対象装置とデバッガとを接
続する接続ケーブル、(2)はバッファ、(3)はエミ
ュレート用CPU、(41は実行制御部、(5)はブレ
ークポイント検出回路、(6)は制御部、(7)はコマ
ンド用の入力装置、(8)はデータ表示用の出力装置、
(9)はタイマであり、接続ケーブル(1)からタイマ
(9)はデバッガを417成している。
続する接続ケーブル、(2)はバッファ、(3)はエミ
ュレート用CPU、(41は実行制御部、(5)はブレ
ークポイント検出回路、(6)は制御部、(7)はコマ
ンド用の入力装置、(8)はデータ表示用の出力装置、
(9)はタイマであり、接続ケーブル(1)からタイマ
(9)はデバッガを417成している。
このようにrl’7成された装置の動作は次のとうシで
ある。接続ケーブル(1)を開発対象のマイクロコンピ
ュータ応用製品に接続すると、マイクロコンピュータ応
用製品の各信号はバッファ(2)を経てエミュレート用
CPU(31の実行制御部(4)に供給される。この結
果、エミュレート用CP U (31は実行制御部(4
)の管理下でマイクロコンピュータ応用製品の動作をエ
ミュレートする。このとき実行制御部(4)はユーザの
コマンドにもとすいた制御部(6)からの指示によシ、
エミュレート用CP U (31の実行、停止、データ
の参照および変更、ブレークポイント検出回ff1(5
Jの動作、タイマ(9)の動作を制御する。
ある。接続ケーブル(1)を開発対象のマイクロコンピ
ュータ応用製品に接続すると、マイクロコンピュータ応
用製品の各信号はバッファ(2)を経てエミュレート用
CPU(31の実行制御部(4)に供給される。この結
果、エミュレート用CP U (31は実行制御部(4
)の管理下でマイクロコンピュータ応用製品の動作をエ
ミュレートする。このとき実行制御部(4)はユーザの
コマンドにもとすいた制御部(6)からの指示によシ、
エミュレート用CP U (31の実行、停止、データ
の参照および変更、ブレークポイント検出回ff1(5
Jの動作、タイマ(9)の動作を制御する。
また、ブレークポイント検出回路(5)はコマンドの指
示にもとすいた制御部(6)からの指示により、ブレー
クポイントの設定、検出を行いその結果によりエミュレ
ート用CPU(31の動作を制御する。このとき制御部
(6)は入力装置(7)から供給されるコマンドを解読
し、実行制御部(4)およびタイマ(9)に指示を送り
、その結果を出力装置〜(8)に11(給する。この結
果、ブレークポイント検出回路(5)はブレークポイン
トを検出すると検出信号をタイマ(9)に11(給する
ので、タイマ(9)にプログラム実行に要する実時間か
記憶される。
示にもとすいた制御部(6)からの指示により、ブレー
クポイントの設定、検出を行いその結果によりエミュレ
ート用CPU(31の動作を制御する。このとき制御部
(6)は入力装置(7)から供給されるコマンドを解読
し、実行制御部(4)およびタイマ(9)に指示を送り
、その結果を出力装置〜(8)に11(給する。この結
果、ブレークポイント検出回路(5)はブレークポイン
トを検出すると検出信号をタイマ(9)に11(給する
ので、タイマ(9)にプログラム実行に要する実時間か
記憶される。
第2図はタイマ(9)のtl’?成を示すブロック1″
vJで、ちのカウント動・作を行う。開発載置のCPU
がブレークポイントに達したときは、タイマ動作制御信
号(1!lIiによりプログラマブルタイマt121i
+よりラント動作を中止するので、このときのプログラ
マブルタイマ内のカウント値を読むことにより、ブレー
クポイントに達するまでの正確な時間が1111定でき
る。
vJで、ちのカウント動・作を行う。開発載置のCPU
がブレークポイントに達したときは、タイマ動作制御信
号(1!lIiによりプログラマブルタイマt121i
+よりラント動作を中止するので、このときのプログラ
マブルタイマ内のカウント値を読むことにより、ブレー
クポイントに達するまでの正確な時間が1111定でき
る。
同様に、一定時間経過後のブレークのためにtよ、タイ
ツ・アウト信号(I8)をエミュレート用(J’T月′
()の停止を示す信号として使用する。な卦、#’+’
s 2 r甘こおいて0(8)はブレークポイント(仇
出信号、j1411;]、タタイマ動作制御信号(lJ
、J: CPUパス、(澗(tゴl、]゛バソガ用CP
Uである。
ツ・アウト信号(I8)をエミュレート用(J’T月′
()の停止を示す信号として使用する。な卦、#’+’
s 2 r甘こおいて0(8)はブレークポイント(仇
出信号、j1411;]、タタイマ動作制御信号(lJ
、J: CPUパス、(澗(tゴl、]゛バソガ用CP
Uである。
以上説明したようにこの発明に係る装UT、は、開J1
.i B’芒装のCI) Uのブレークポイント(へ出
pり1作と連動するタイマを設けたものであるから、開
発対象装置iJ、l」二の CPUを(−毛りな条イ十
でエミュレートできるだf、Jでなく、タイマのf直を
Bみだすことに」ニシグログジlす+7行に要する実時
間を知ることができ、廿/こタイマに予め値を設定し、
そのタイムアウト(7号でエミュレ−1・用CP Uの
動作を制御するこ占により一定時間tも顎後のプログラ
ムの実行状態を把握できるため、マイクロコンピュータ
応用製品の1!1jざV効率を向上させることができる
という効7′1+、を有する。
.i B’芒装のCI) Uのブレークポイント(へ出
pり1作と連動するタイマを設けたものであるから、開
発対象装置iJ、l」二の CPUを(−毛りな条イ十
でエミュレートできるだf、Jでなく、タイマのf直を
Bみだすことに」ニシグログジlす+7行に要する実時
間を知ることができ、廿/こタイマに予め値を設定し、
そのタイムアウト(7号でエミュレ−1・用CP Uの
動作を制御するこ占により一定時間tも顎後のプログラ
ムの実行状態を把握できるため、マイクロコンピュータ
応用製品の1!1jざV効率を向上させることができる
という効7′1+、を有する。
・1 口面の簡ijiな居、明
第1r”ltJ、この発明の一実lコ1例を示すブロッ
ク口、;’r’、 2 r−]!徒第j口に示すタイマ
の−「りを示すブロック1日である。
ク口、;’r’、 2 r−]!徒第j口に示すタイマ
の−「りを示すブロック1日である。
(11・・・・1嘱“Lケーブル、(2)・・・・バッ
ファ、(,3)・・―Φエミュレート用CPU1 (4
)@@l111実行制御部、(5)・・・・ブレークポ
イント栓出回「、へ、(6)・・・・制侑i部、(7)
・・・・入力妓f荀、(8)・・・・出力部(t’t、
、(9)・・・・タイマ。
ファ、(,3)・・―Φエミュレート用CPU1 (4
)@@l111実行制御部、(5)・・・・ブレークポ
イント栓出回「、へ、(6)・・・・制侑i部、(7)
・・・・入力妓f荀、(8)・・・・出力部(t’t、
、(9)・・・・タイマ。
代理人 大 届 噌 片
第1図
1.事件の表示 特願昭58−148572号2、発明
の名称 マイクロコンピュータ用デバッガ3、補正をす
る者 代表者片山仁へ部 明細書の発明の詳細な説明の欄 6、補正の内容 プログラマブルタイマ」と補正する。
の名称 マイクロコンピュータ用デバッガ3、補正をす
る者 代表者片山仁へ部 明細書の発明の詳細な説明の欄 6、補正の内容 プログラマブルタイマ」と補正する。
司書同頁第17行の「エシュレート」ヲ「エユレート」
と補正する。
と補正する。
以上
Claims (1)
- エミュレーションによってブレークポイントに達したこ
とを検出するマイクロコンピュータ用デバッガにおいて
、ブレークポイントに達するまでの時間を検出するタイ
マを設けたことを特徴とするマイクロコンピュータ用デ
バッガ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58148572A JPS6039254A (ja) | 1983-08-12 | 1983-08-12 | マイクロコンピユ−タ用デバツガ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58148572A JPS6039254A (ja) | 1983-08-12 | 1983-08-12 | マイクロコンピユ−タ用デバツガ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6039254A true JPS6039254A (ja) | 1985-03-01 |
Family
ID=15455740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58148572A Pending JPS6039254A (ja) | 1983-08-12 | 1983-08-12 | マイクロコンピユ−タ用デバツガ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6039254A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318939A (ja) * | 1989-06-15 | 1991-01-28 | Yokogawa Electric Corp | インサーキットエミュレータ |
-
1983
- 1983-08-12 JP JP58148572A patent/JPS6039254A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318939A (ja) * | 1989-06-15 | 1991-01-28 | Yokogawa Electric Corp | インサーキットエミュレータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6598178B1 (en) | Peripheral breakpoint signaler | |
JPS634346A (ja) | マイクロプロセッサ・デバッグ装置 | |
GB2266606A (en) | A microprocessor with an external command mode for diagnosis and debugging | |
KR930022195A (ko) | 유휴모드를 억세스하는 실행/정지핀을 갖는 마이크로프로세서 | |
JPS6039254A (ja) | マイクロコンピユ−タ用デバツガ | |
EP0062978A2 (en) | Apparatus for assisting fault-finding in data processing systems | |
JPS58223848A (ja) | マイクロプロセツサ | |
JPS56153457A (en) | Measuring device for computer load | |
JPS6310456B2 (ja) | ||
JPS60124746A (ja) | デ−タ処理装置 | |
JP2902861B2 (ja) | トレース機能付バッファ装置 | |
JPS59178542A (ja) | 情報処理装置 | |
JPH0426138B2 (ja) | ||
JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
Hohl et al. | Debug Support on the ColdFire Architecture | |
JPH01253043A (ja) | 入出力制御装置 | |
JPS62109140A (ja) | プログラム処理装置のトレ−ス回路 | |
JPS58121461A (ja) | 診断プログラムのデバツグ装置 | |
JPH0433136A (ja) | マイクロプロセッサ | |
JPS59202548A (ja) | デバツグ装置 | |
JPH03246639A (ja) | マイクロプロセッサ | |
JPH0293737A (ja) | 回路シミュレータ | |
JPH0285935A (ja) | データ処理装置およびそのデバッグ装置 | |
JPS5798049A (en) | Automatic test control | |
JPH0373011B2 (ja) |