JPS634346A

JPS634346A - マイクロプロセッサ・デバッグ装置

Info

Publication number: JPS634346A
Application number: JP62155244A
Authority: JP
Inventors: ダグラス・グレイ・ボーイス; サム・マイケル・デレガネス; ロバート・エム・ナザンソン; ティモシー・イー・ビーバー
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1986-06-23
Filing date: 1987-06-22
Publication date: 1988-01-09
Also published as: AU7458487A; DK316987D0; US4796258A; DK316987A; EP0251481A2; CA1283486C; EP0251481A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル設計装置、特に被試験マイクロプロ
セッサのリード・オンリ・メモリによりこのマイクロプ
ロセッサを制御するマイクロプロセッサ・デバッグ装置
に関する。

〔従来の技術及び発明が解決しようとする問題点〕マイ
クロプロセンサ・システムを解析するには、ロジック・
アナライザをマイクロプロセッサ・バスに接続する。ロ
ジック・アナライザは、マイクロプロセッサの全入出力
をデコードできるので、ユーザは実行中のプログラム・
リストを入手できる。これが受動システムである。

マイクロプロセッサのソフトウェアを開発する際には、
ロジック・アナライザではなく、エミュレータを用いて
、マイクロプロセッサと置き換える。エミュレータは、
マイクロプロセッサの総ての機能を実行し、システムも
働かせる。その結果、システムが同しに機能するという
期待のもとに、ソフトウェアをマイクロプロセッサに羊
多す。しかし、エミュレータは、エミュレーションする
マイクロプロセッサの型式に応じてそれ独特のものとな
るので、マイクロプロセッサが増々複雑になると、各型
式のマイクロプロセッサ用のエミュレータを開発するに
は幾何学的に増々困難かつ高価となる。

他の型式のエミュレータは、リード・オンリ・メモリ　
（ＲＯＭ）エミュレータであり、マイクロプロセッサを
エミュレータで置き換えるのではな（、システムＲＯＭ
をエミュレータに置き換える。

ユーザが物理的に再プログラムしてＲＯＭを置き換える
必要なく、ＲＯＭが与えるユーザ・データを変更できる
機構を設けることにより、ＲＯＭエミュレータはシステ
ムと相互に作用し合う。しかし、ＲＯＭエミュレータに
は、マイクロプロセッサを停止させる能力がないし、ま
たユーザにシステム・メモリ及びレジスタの読み書きを
させる能力もない。

望ましいマイクロプロセッサ・デバッグ装置は、マイク
ロプロセッサ・バスからの情報をデコードするロジック
・アナライザの機能と、マイクロプロセッサを停止させ
たり続出し／書込み動作を実行するエミュレータの機能
とを組合せ、かつ任意の型式のマイクロプロセッサに容
易に適用できる柔軟性を兼ね備えたものである。

したがって本発明の目的は、ＲＯＭエミュレータとして
働くと共に、システムの動作をモニタ（監視）する能力
を有するマイクロプロセッサ・デバッグ装置の提供にあ
る。

〔問題点を解決するための手段及び作用〕本発明による
マイクロプロセッサ・デバッグ装置は、通信モジュール
を介して、メインフレーム機器と通信する。メインフレ
ームにてユーザが入力した命令をマイクロプロセッサの
特定コードに翻訳し、被試験システムに挿入されたＲ　
ＯＭエミュレータに転送する。ユーザは、ＲＯＭの使用
しない領域を、デバッグ装置が利用するモニタ領域とし
て別にしておく。ユーザ定義の制御線を被試験システム
内の割込み回路に接続する。この割込み回路が能動状態
にされると、マイクロプロセッサをメモリのモニタ領域
にジャンプさせ、ユーザが要求した命令部分も実行させ
る。検出手段である専用のワード・レコグナイザ（ｗｏ
ｒｄ　ｒｅｃｏｇｎｉｚｅｒ）は、マイクロプロセッサ
・バスをモニタし、通信モジュールを介して、命令部分
の実行結果をメインフレームに伝える。よって、ＲＯＭ
エミュレータがマイクロプロセッサ・システムを動作さ
せ、ワード・レコグナイザがこのマイクロプロセッサ・
システムをモニタする。この命令部分のみがマイクロプ
ロセッサにより異なるので、他の型式のマイクロプロセ
ッサに適用させるには、ソフトウェアを比較的わずかに
変更することのみが必要である。

本発明の他の目的・効果及び新規な特徴は、添付図を参
照した以下の説明から明らかになろう。

〔実施例〕

第２図は、典型的なく被試験）マイクロプロセッサ・シ
ステムのブロック図である。このマイクロプロセッサ・
システムαｌは、マイクロプロセッサ（μＰ）（財）を
具えており、このマイクロプロセッサ曲はマイクロプロ
セッサ・バスα荀を介して他の装置と相互接続されてい
る。マイクロプロセッサ・バスａ（には、アドレス機能
、データ機能及び制御機能があり、総ての機能を含んだ
単一ワードか、各機能をマルチプレクスした単一バスの
型式でもよいし、各機能を分離したバスの型式でもよい
。

マイクロプロセッサ・バス（ロ）に接続されたＲ　ＯＭ
Ｑｌは、マイクロプロセッサがプログラムを実行する際
に用いる不揮発性命令及びデータを記憶している。ｆｉ
！発性ランダム・アクセス・メモリ（１？ＡＭ）α樽は
、マイクロプロセッサ・バス（社）に接続され、スクラ
ッチ・バンドとして働くと共に、揮発性のアプリケーシ
ョン・プログラム及びデータを記憶している。最後に、
適切な入出力装置（Ｉｌｏ）　０１をマイクロプロセッ
サ・バス０旬に接続し、外部装置との通信を行なう。

第１図は、本発明によるマイクロプロセッサ・デバッグ
装置のブロック図である。このデバッグ装ｆｆ　（２２
）は、ユーザ・インターフェースとして、コンピュータ
・キーボードの如き入力装置（２６）と、ＣＲＴ表示器
の如き出力袋ｔ（２８）とを有するメインフレーム装置
（２４）を具えている。メインフレーム装置（２４）に
接続されたステート／タイミング・モジュール（ＳＴＭ
）（３０）は、被試験マイクロプロセッサ・システムα
・のマイクロプロセッサ・バスα旬に接続するプロセッ
サ・プローブ（３２）と、ＲＯＭＱＩの代りにＲＯＭソ
ケットを介してマイクロプロセッサ・バスに接続するＲ
ＯＭコネクタ（３４）とを具えている。Ｓ　Ｔ　Ｍ　（
３０）は、通信バッファ（ＣＯＭＭ）　（３６）を有し
ており、このバッファにより、メインフレーム装置及び
Ｓ　Ｔ　Ｍ　（３０）間の総ての情報伝達を処理する。

ＲＯＭコネクタ（３４）をＲＯＭエミュレータ（ＲＥ）
　（３８）に接続する。このＲＯＭエミュレータ（３８
）は、マイクロプロセッサ（財）が実行するようにユー
ザが特定した命令部分を、メインフレーム装置（２４）
から通信バッファ（３６）を介して受ける。プロセッサ
・プローブ（３２）は、検出手段である専用のワード・
レコグナイザ（ＷＲ）（４０）に接続する。このワード
・レコグナイザ（４ｏ）は、命令部分の実行結果を検出
し、通信バッファ（３６）を介してこの実行結果をメイ
ンフレーム装置（２４）に送る。第３の要素であるユー
ザ定義制御線（ＵＤＣ）（４２）をマイクロプロセッサ
叩の割込み回路に接続して、マイクロプロセッサがその
実行を停止すべきとき、及び命令部分を実行すべきとき
に、マイクロプロセッサに知らせる。ＵＤＣが発生する
割込みは、ユーザによる手動割込みでもよいし、ユーザ
が設定したある事象の発生に応じて自動的にトリガされ
る割込みでもよい、ＵＤＣは、マイクロプロセッサ側の
マスク不能な割込み（ＮＭＩ）回路に接続してもよいし
、マスク可能な割込み回路に接続してもよい。また、分
岐及び／又はトラップ命令（ＳＷＩ）の実行により、制
御を命令部分に渡してもよい、かかる部分は、ユーザに
より手動的に、又はデバッグ装置により自動的にマイク
ロプロセッサ・プログラムに挿入できる。

ＲＯＭエミュレータ（３８）は、第３図に示す如きメモ
リ・マツプのＲＡ　Ｍ　（ＲＥＲＡＭ）である、８ビツ
ト、１６ビツト又は３２ピントのバスを有するマイクロ
プロセッサに適応する柔軟性を持たせるために、実際に
はＲＯＭエミュレータも複数の８ビットＲＡＭで構成す
る。１６ビツト・バスに対しては、同じアドレスで同じ
大きさのＲＡＭを２個用いる。同様に３２ビツト・バス
に対しては、同じアドレスで同じ大きさのＲＡＭを４個
並列に接続する。その結果、ユーザにとっては、各マイ
クロプロセッサの型式毎にハードウェアを特別にするこ
となく、任意のバス幅のＲＯＭをエミュレーションでき
る。ユーザは、デバッグ装置（２２）が用いるメモリの
モニタ領域（４４）を特定する。メモリの残りの領域（
４６）には、ユーザ・コードを記憶する。モニタ領域（
４４）には、非動作（ＮＯＰ）命令、及びｒ　Ｘ　：　
Ｂｒａｎｃｈ　ｔｏ　Ｘ　Ｊの如き分岐命令を含む遊び
ループがある。メインフレーム装置（２４）は、ユーザ
の要求した機能に応答して命令セグメント・オーバレイ
（ｃｏｍｍａｎｄ　ｓｅｇｍｅｎｔ　ｏｖｅｒｌａｙ　
）を作成する。この機能には、モニタ・コード、即ち、
被試験マイクロプロセッサ側が実行すべきマイクロプロ
セッサ指定命令部分が含まれる。ＮＯＰ命令のフェッチ
・サイクル中に、命令セグメント・オーバレイをモニタ
・メモリ領域（４４）にロードして、遊びループを命令
部分に置き換える。同様に、総ての命令部分を実行後の
ＮＯＰ命令期間中に、遊びループを再ロードして、初期
状態に戻す、動作において、ＲＯＭエミュレータ（３８
）のモニタ領域（４４）がマイクロプロセッサ（財）に
とって利用可能でない場合を除いて、マイクロプロセッ
サ・システム０１は通常方法で動作する。ユーザによる
手動操作、又はユーザの設定に応じた自動操作により、
Ｕ　Ｄ　Ｃ（４２）又はＳＷＩは、マイクロプロセンサ
（財）に割込みをかける。マイクロプロセッサＵが割込
みに応じて動；乍すると、このマイクロプロセッサは現
在の実行を停止し、モニタ・メモリ領域（４４）の最初
のアドレスにジャンプする。このアドレスには、マイク
ロプロセッサαコを遊びループにするＮＯＰコードが記
憶されている。フラグをセントして、マイクロプロセッ
サがモニタ・メモリ領域（４４）内で実行中であり、Ｕ
　Ｄ　Ｃ（４２）がディスエーブルされていることをメ
インフレーム装置（２４）に知らせる。そして、ユーザ
はメインフレーム装置の入力装置（２６）により、メモ
リ又はレジスタの続出し／書込み、ブレークポイントの
セット／クリア、又は（あるアドレスでの）ユーザ・コ
ードへの分岐等の特定の機能をマイクロプロセッサ（２
）に実行させる。メインフレーム装置（２４）は、ユー
ザが特定した機能を、被試験マイクロプロセフす曲が実
行できる適切なマイクロプロセッサ指定コードに翻訳し
、その結果の命令部分は命令セグメント・オーバレイに
よりモニタ・メモリ領域（４４）に入力する。マイクロ
プロセッサ（財）は遊びループを抜は出し、命令部分を
実行する。命令部分の実行結果をＲＡＭ０Ｉのユーザ指
定領域に蓄積する。この動作は、ワード・レコグナイザ
（４０）によりモニタされる。そして、この結果は、通
信バッファ（３６）を介してメインフレーム（２４）に
戻され、表示装置（２８）に表示される。付加的な命令
部分をユーザが指定し、同様な方法でマイクロプロセッ
サ（財）が実行してもよい。最終命令部分の終わりにあ
たり、割込まれたプログラムの元の位置にジャンプして
戻るようにマイクロプロセンサ側に命して、通常のプロ
グラム実行を再開させる。

〔発明の効果〕

上述の如く本発明によれば、ユーザが指定した事象の検
出により手動又は自動で、ソフトウェア割込み又はユー
ザ定義制御線上の割込みを受けて、被試験マイクロプロ
セッサが実行するようにユーザが指定した命令部分を蓄
積するために、ユーザ固有のコード領域及び保護された
モニタ・メモリ領域を有するＲＯＭエミュレータを具え
たマイクロプロセッサ・デバッグ装置が得られる。ワー
ド・レコグナイザが、命令部分実行の結果をヰ食出して
、ユーザとの通信ループを完了させる。デバッグ装置に
おけるマイクロプロセッサを特定する部分は、ユーザの
要求した特定機能を命令部分に翻訳するコード部分であ
り、メインフレーム装宣内に存在する。

【図面の簡単な説明】

第１図は本発明の好適な実施例のブロック図、第２図は
典型的な被試験マイクロプロセッサ・システムのブロッ
ク図、第３図は本発明で用いるＲＯＭエミュレータのメ
モリのマツプ図である。図において、卸は被試験マイクロプロセッサ、０ＱはＲ
ＯＭ、（２４）はメインフレーム装置、（２６）は入力
装置、（２８）は出力装置、（３８）はＲＯＭエミュレ
ータ、（４０）は検出手段、（４２）は制′４Ｉｌ線、
（４４）はモニタ・メモリ領域である。

Claims

【特許請求の範囲】入力装置及び出力装置を有するメインフレーム装置と、被試験マイクロプロセッサのＲＯＭと置き換えられ、モ
ニタ・メモリ領域を有するＲＯＭエミュレータと、上記被試験マイクロプロセッサの割込み回路に接続され
た制御線と、上記被試験マイクロプロセッサのバスに接続された検出
手段とを具え、上記ＲＯＭエミュレータの上記モニタ・メモリ領域には
上記入力装置からの特定命令が蓄積され、上記制御線か
らの割込みにより上記被試験マイクロプロセッサは上記
モニタ・メモリ領域に蓄積された上記特定命令を実行し
、上記検出手段が検出した実行結果を上記出力装置に出
力することを特徴とするマイクロプロセッサ・デバッグ
装置。