JPS6035987A - Controller of motor - Google Patents
Controller of motorInfo
- Publication number
- JPS6035987A JPS6035987A JP58141830A JP14183083A JPS6035987A JP S6035987 A JPS6035987 A JP S6035987A JP 58141830 A JP58141830 A JP 58141830A JP 14183083 A JP14183083 A JP 14183083A JP S6035987 A JPS6035987 A JP S6035987A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- microcomputer
- counter
- reference frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
- H02P7/293—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC using phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複写機等に用いられるモータの制御装置に
係り、特に駆動用のモータの速度の連続変倍を行うため
に光学系の速度を連続的に制御するに好適なPLL速度
制御装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a motor control device used in a copying machine, etc., and in particular, the invention relates to a control device for a motor used in a copying machine, etc. The present invention relates to a PLL speed control device suitable for continuously controlling a PLL speed control device.
従来、この種の装置はハードウェアで構成され、連続的
にモータの速度を変化させるために分周器を使って基準
周波数や駆動用のモータのエンコーダからの帰還周波数
を分周したり基準周波数を切り換えることによって行わ
れており、さらには制御範囲が広いため、フィルタなど
の各要素を調整して切り換えなければならず、そのため
装置が大きくなるという欠点があった。Conventionally, this type of device consists of hardware, and in order to continuously change the speed of the motor, a frequency divider is used to divide the reference frequency or the feedback frequency from the encoder of the drive motor. Furthermore, since the control range is wide, it is necessary to adjust and switch each element such as a filter, which has the disadvantage of increasing the size of the device.
この発明は、上記欠点を除去するためになされたもので
、マイクロコンピュータを用いることにより装置の小型
化をはかること、ならびにマイクロコンピュータによる
高精度、広範囲のPLL速度制御を実行することを目的
とする。This invention was made to eliminate the above-mentioned drawbacks, and aims to miniaturize the device by using a microcomputer, and to perform high-precision, wide-range PLL speed control using the microcomputer. .
第1図はこの発明の一実施例の回路図である。 FIG. 1 is a circuit diagram of an embodiment of the present invention.
この図で、1はモータの速度を指定するテンキー、2は
マイクロコンピュータの内部のカウンタを駆動する発振
器、3は速度制御を行うマイクロコンピュータ(以下マ
イコンという)で、第1カウンタ3Aと第2カウンタ3
Bとを有しており、この第1カウンタ3Aは発振器2の
クロックをカウントシてテンキー1からのモータ速度指
定に従って位相比較のだめの基準周波数信号FSを発生
する。第2カウンタ3Bは後述するエンコーダからの帰
還信号FGに同期し、モータ速度指定に従って一定幅の
パルスの速度制御信号FVを発生する。4は出力線、5
は位相比較器で、マイコン3の出力線6から出力される
基準周波数信号FSと前記帰還信号FGとから位相比較
信号PCを作成し出力線7に出力する。8は前記位相比
較信号PCと速度制御信号FVの加算回路、9はパルス
幅変調(PWM)を行うコンパレータ、10はモータを
駆動するドライバ、11はモータ、12は前記モータ1
1の回転を検出するエンコーダで、帰還信号FGを発生
し、マイコン3と位相比較器5へ入力する。13〜16
は電子ボリューム、17はコンデンサである。また、1
8はFV利得制御信号、19はPC利得制御信号、2o
はフィルタ制御信号、21はスレッショルドレベル制御
信号である。In this figure, 1 is a numeric keypad that specifies the speed of the motor, 2 is an oscillator that drives the counter inside the microcomputer, and 3 is a microcomputer (hereinafter referred to as microcomputer) that controls the speed. 3
The first counter 3A counts the clock of the oscillator 2 and generates a reference frequency signal FS for phase comparison according to the motor speed specified from the numeric keypad 1. The second counter 3B is synchronized with a feedback signal FG from an encoder, which will be described later, and generates a speed control signal FV of constant width pulses in accordance with motor speed designation. 4 is the output line, 5
A phase comparator generates a phase comparison signal PC from the reference frequency signal FS outputted from the output line 6 of the microcomputer 3 and the feedback signal FG, and outputs it to the output line 7. 8 is an addition circuit for the phase comparison signal PC and the speed control signal FV, 9 is a comparator that performs pulse width modulation (PWM), 10 is a driver that drives the motor, 11 is a motor, and 12 is the motor 1
A feedback signal FG is generated by an encoder that detects the rotation of 1, and is input to the microcomputer 3 and the phase comparator 5. 13-16
is an electronic volume, and 17 is a capacitor. Also, 1
8 is the FV gain control signal, 19 is the PC gain control signal, 2o
is a filter control signal, and 21 is a threshold level control signal.
ところで、モータ11の連続変倍はドラム速度一定のと
き光学系のスキャンニング速度を連続的に変化させるこ
とによって実現できる。等倍コピーのとき光学系駆動用
のモータ11のエンコーダ12の帰還信号FGの周波数
を1KHz (周期T=1ms)とし、倍率1%刻みで
変化させた場合、周期Tは0.01m5ごとに変化する
。第1カウンタ3Aがカウントアツプを繰り返すごとに
出力ボートを反転するため、発振器2をT(100KH
z)で発振させ、第1カウンタ3Aに倍率に対応したカ
ウント値をセットすることによって基準周波数信号FS
を作り出している。Incidentally, continuous magnification change of the motor 11 can be realized by continuously changing the scanning speed of the optical system when the drum speed is constant. When the frequency of the feedback signal FG of the encoder 12 of the motor 11 for driving the optical system is 1 KHz (period T = 1 ms) during full-scale copying, and the magnification is changed in steps of 1%, the period T changes every 0.01 m5. do. In order to invert the output port every time the first counter 3A counts up, the oscillator 2 is set to T (100KH).
z) and set a count value corresponding to the magnification in the first counter 3A, the reference frequency signal FS is generated.
is creating.
次に、第1図の実施例の動作の概略を説明する。Next, an outline of the operation of the embodiment shown in FIG. 1 will be explained.
加算回路8はマイコン3から出力された速度制御信号F
Vと位相比較器5からの位相比較信号PCを加算し、そ
の出力は、電子ボリューム15とコンデンサ17からな
るフィルタで積分された後に、コンパレータ9の電子ボ
リューム16で定まるスレッショルドレベルによってP
WMされ、ドライバ10によってモータ11を駆動し、
テンキー1からのモータ速度指令に従った基準周波数信
号FSと一定の位相差となるように制御される。The adder circuit 8 receives the speed control signal F output from the microcomputer 3.
V and the phase comparison signal PC from the phase comparator 5 are added, and the output is integrated by a filter consisting of an electronic volume 15 and a capacitor 17, and then P is determined by the threshold level determined by the electronic volume 16 of the comparator 9.
WM, the motor 11 is driven by the driver 10,
It is controlled to have a constant phase difference from the reference frequency signal FS according to the motor speed command from the numeric keypad 1.
さらに、指定倍率に従ってあらかじめ定められたイC1
に電子ボリューム13〜16の値をマイコン3によって
設定し、位相比較信号PCと速度制御信号FVの加算利
得比、フィルタ特性、スレッショルドレベルを制御して
いる。そして、位相比較器5のロック信号によってスレ
ッショルドレベルの制御も行う。Furthermore, a predetermined iC1 according to the specified magnification
The microcomputer 3 sets the values of the electronic volumes 13 to 16 to control the addition gain ratio, filter characteristics, and threshold level of the phase comparison signal PC and the speed control signal FV. The threshold level is also controlled by the lock signal of the phase comparator 5.
位相比較および速度の制御方法を第2図のフローチャー
トおよび第3図の波形図に従って説明する。なお、第2
図で(1)、(2)、・・・・・・はステップを表わす
。The phase comparison and speed control method will be explained with reference to the flowchart of FIG. 2 and the waveform diagram of FIG. 3. In addition, the second
In the figure, (1), (2), . . . represent steps.
テンキー1よりモータ11の速度設定(倍率)を入力す
る(1)。設定値に変化があった場合(2)、第1カウ
ンタ3Aに設定値(データ)をセットしく3)、カウン
トダウンをスタートさせる。Input the speed setting (magnification) of the motor 11 using the numeric keypad 1 (1). If there is a change in the set value (2), the set value (data) is set in the first counter 3A (3) and a countdown is started.
ここで第1カウンタ3Aのカウントダウンが終了後割込
信号が発生し、自動的に設定値を再セットし、カウント
ダウンすることを繰り返す。これにより基準周波数信号
FSが発生する。そして、位相比較器5にこの基準周波
数信号FSが加えられる。さらに、倍率に対応した値に
電子ボリューム13〜16の値を設定する(4)。Here, after the countdown of the first counter 3A is completed, an interrupt signal is generated, the set value is automatically reset, and the countdown is repeated. This generates the reference frequency signal FS. This reference frequency signal FS is then applied to the phase comparator 5. Furthermore, the values of the electronic volumes 13 to 16 are set to values corresponding to the magnification (4).
次に速度制御信号FVについて述べる。モータ11のエ
ンコーダ12からの帰還信号FGの立下りでFG割込み
に入り、レジスタを退避した後(11)、速度制御信号
FVをリセットしく12)、倍率に対応した基準周波数
信号FSのl/2FSとなるタイマ値を第2カウンタ3
Bにセットしてスタートさせ(13)、位相差がO〜2
πであれば(14)、レジスタ復帰後(18)、リター
ンさせる。位相差が0〜2πでなく (14)、2π以
」−であれば(15)、スレッショルドレベルをダウン
しく16)、そうでなければスレッショルドレベルをア
ップしく17)、レジスタ復帰後(18)、リターンす
る。第2カウンタ3Bのカウントダウン終了後、FV割
込みが発生し、レジスタを退避した後(21)、速度制
御信号FVをセットすることによって(22)、第3図
の速度制御ill信号FVを発生させた後、レジスタ復
帰させ(23)、リターンする。Next, the speed control signal FV will be described. An FG interrupt is entered at the fall of the feedback signal FG from the encoder 12 of the motor 11, and after saving the register (11), the speed control signal FV is reset (12), and 1/2 FS of the reference frequency signal FS corresponding to the multiplication factor is generated. The timer value becomes 2nd counter 3
Set to B and start (13), the phase difference is O~2
If it is π (14), the process returns after the register is restored (18). If the phase difference is not 0 to 2π (14), but 2π or more (15), lower the threshold level 16), otherwise increase the threshold level 17), and after returning the register (18), Return. After the countdown of the second counter 3B is completed, an FV interrupt occurs, and after saving the register (21), the speed control signal FV is set (22), and the speed control ill signal FV shown in Fig. 3 is generated. After that, the register is restored (23) and the process returns.
位相比較信号PCは、第3図に示すように位相差O〜2
πのときは基準周波数信号FS、帰還信号FGの立下り
で位相比較信号PCのセット、リセットを繰り返し、帰
還信号FGの位相が2π以」二連れた場合は、位相比較
信号PCはセット状態を維持し、基準周波数信号FSの
一周期の間に帰還信号FGの立下りが2回来たことを検
知した後に、前述の位相差0〜2πの動作を繰り返す。The phase comparison signal PC has a phase difference of O~2 as shown in FIG.
When π, the phase comparison signal PC is repeatedly set and reset at the falling edge of the reference frequency signal FS and the feedback signal FG, and when the phase of the feedback signal FG is 2π or more, the phase comparison signal PC is set. After detecting that the feedback signal FG falls twice during one period of the reference frequency signal FS, the above-described operation with a phase difference of 0 to 2π is repeated.
また、逆に帰還信号FGの位相が進んだ場合、すなわち
位相差が0以下となった場合は、位相比較信号PCはリ
セット状態を維持し帰還信号FCの一周期の間に基準周
波数信号FSの立下りが2回来たことを検知した後に、
前述の位相差O〜2πの動作を繰り返すものである。Conversely, when the phase of the feedback signal FG advances, that is, when the phase difference becomes 0 or less, the phase comparison signal PC maintains the reset state, and the reference frequency signal FS increases during one cycle of the feedback signal FC. After detecting that the falling edge has occurred twice,
The above-mentioned operation with a phase difference of O to 2π is repeated.
さらに、位相比較器5は、位相差がO〜2πのときは、
” o o ”を出力し、帰還信号FGが位相差2π以
上の遅れのときは01 ” 、帰還信号FGが位相差が
0以下のときは’10”の2ビツトのロック信号を出力
しており、マイコン3でこれを読みとり、FG割込みル
ーチンの中の制御をしている。Furthermore, when the phase difference is O to 2π, the phase comparator 5
When the feedback signal FG is delayed by a phase difference of 2π or more, it outputs a 2-bit lock signal of 01, and when the phase difference of the feedback signal FG is 0 or less, it outputs a 2-bit lock signal of 10. , the microcomputer 3 reads this and controls it in the FG interrupt routine.
なお、上記実施例では外部の発振器2によって11カウ
ンタ3Aの基準クロックを作っているが、マイコン3内
の発振器を内部でタイマ基準クロックとして使うことも
可能であり、また、モータ11のドライブをPWMで行
っているが、これは直流レベルで行ってもよい。また、
フィルタの特性を調整するのに電子ボリューム15に代
えてコンデンサ17を切り換えてもよい。In the above embodiment, the reference clock for the counter 3A is generated by the external oscillator 2, but it is also possible to use the oscillator in the microcomputer 3 internally as the timer reference clock, and the drive for the motor 11 can be controlled by PWM. This is done at the DC level, but it may also be done at the DC level. Also,
In order to adjust the characteristics of the filter, the capacitor 17 may be switched instead of the electronic volume 15.
以−J二詳細に説明したように、この発明によればマイ
クロコンピュータ内部のカウンタを利用し、かつ各調整
部分を指定倍率に従った値に設定し各調整部分を位相差
がロックされていないときマイクロコンピュータで制御
するようにしたので、簡易な構成で高精度なPLL速度
制御を広範囲に亘って行うことができる。また、マイコ
ンを導入したことにより外部周辺機器の小型化がはかれ
装置全体を小型化できる利点を有する。As described in detail below, according to the present invention, a counter inside a microcomputer is used, each adjustment part is set to a value according to a specified magnification, and each adjustment part is set so that the phase difference is not locked. Since it is controlled by a microcomputer, highly accurate PLL speed control can be performed over a wide range with a simple configuration. Furthermore, by introducing a microcomputer, external peripheral equipment can be made smaller, which has the advantage that the entire device can be made smaller.
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の動作説明のフローチャート、第3図は同じく要部
の波形図である。
図中、1はテンキー、2は発振器、3はマイコン、3A
はカウンタ、4,6は出力線、5は位相比較器、7は出
力線、8は加算回路、9はコンパレータ、10はドライ
バ、11はモータ、12はエンコーダ、13〜16は電
子ボリューム、17はコンデンサ、18はFV利得制御
信号、19はPC利得制御信号、20はフィルタ制御信
号、21はスレッショルドレベル制御信号である。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a flowchart explaining the operation of FIG. 1, and FIG. 3 is a waveform diagram of the same main part. In the figure, 1 is a numeric keypad, 2 is an oscillator, 3 is a microcomputer, 3A
is a counter, 4 and 6 are output lines, 5 is a phase comparator, 7 is an output line, 8 is an addition circuit, 9 is a comparator, 10 is a driver, 11 is a motor, 12 is an encoder, 13 to 16 are electronic volumes, 17 18 is a capacitor, 18 is an FV gain control signal, 19 is a PC gain control signal, 20 is a filter control signal, and 21 is a threshold level control signal.
Claims (1)
段からの入力に応じてカウント値が設定される第1カウ
ンタにより内部割込信号を発生させ基準周波数信号を作
成する手段と前記入力手段からの入力に応じて一定のパ
ルス幅の速度制御信号を発生する第2カウンタとを有す
るマイクロコンピュータと、前記基準周波数信号と前記
モータの回転数を検知するエンコーダからの帰還信号に
よる外部割込信号によって位相差を検知し位相比較信号
を出力する手段と、前記位相比較信号と前記速度制御信
号とを用い前記モータを前記所望回転数に制御する手段
と、前記制御する手段に含まれる調整部分を前記マイク
ロコンピュータの111力により調整する手段と、この
調整する手段を前記マイクロコンピュータにより前記位
相差がロックされていないとき制御する手段とを備えた
ことを特徴とするモータの制御装置。an input means for inputting a desired rotational speed of the motor; a means for generating a reference frequency signal by generating an internal interrupt signal by a first counter whose count value is set in accordance with the input from the input means; and a means for generating a reference frequency signal from the input means. a second counter that generates a speed control signal with a constant pulse width in response to the input of the motor; and an external interrupt signal based on a feedback signal from an encoder that detects the reference frequency signal and the rotation speed of the motor. means for detecting a phase difference and outputting a phase comparison signal; means for controlling the motor to the desired rotation speed using the phase comparison signal and the speed control signal; and an adjusting portion included in the controlling means. 1. A motor control device comprising: means for adjusting using the 111 force of a microcomputer; and means for controlling the adjusting means when the phase difference is not locked by the microcomputer.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58141830A JPS6035987A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
GB08419711A GB2147123B (en) | 1983-08-04 | 1984-08-02 | Motor control device |
DE19843428719 DE3428719A1 (en) | 1983-08-04 | 1984-08-03 | ENGINE CONTROL DEVICE |
US07/172,933 US4897778A (en) | 1983-08-04 | 1988-03-25 | Motor control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58141830A JPS6035987A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6035987A true JPS6035987A (en) | 1985-02-23 |
Family
ID=15301116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58141830A Pending JPS6035987A (en) | 1983-08-04 | 1983-08-04 | Controller of motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6035987A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01500763A (en) * | 1986-06-25 | 1989-03-16 | グリコ アクチェンゲゼルシャフト | Bearing alloy layer and its manufacturing method |
-
1983
- 1983-08-04 JP JP58141830A patent/JPS6035987A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01500763A (en) * | 1986-06-25 | 1989-03-16 | グリコ アクチェンゲゼルシャフト | Bearing alloy layer and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4644232A (en) | Method of and an apparatus for controlling a plurality of DC motors | |
JPH036745B2 (en) | ||
US4680516A (en) | Motor speed control system | |
JPS6035987A (en) | Controller of motor | |
JPH11178380A (en) | Motor speed controller | |
JPS6035984A (en) | Controller of motor | |
JPS6035981A (en) | Controller of motor | |
JPS6035983A (en) | Controller of motor | |
JPS6035988A (en) | Controller of motor | |
JPS6035982A (en) | Controller of motor | |
JPS6035986A (en) | Controller of motor | |
JPS6035985A (en) | Controller of motor | |
JPS6035980A (en) | Controller of motor | |
JPS62281784A (en) | Control unit for copying machine | |
JPS6310668B2 (en) | ||
JPS62203586A (en) | Controller for motor | |
JPS62171477A (en) | Motor controller | |
JPS63154087A (en) | Controller for motor | |
JP4067616B2 (en) | Motor speed control device | |
JPS648541B2 (en) | ||
JPS62171478A (en) | Motor controller | |
JPS6035978A (en) | Controller of motor | |
JPS62281783A (en) | Speed control unit for motor | |
JP2007336653A (en) | Motor speed control circuit | |
JPH0811069Y2 (en) | Motor control device |