JPS6032910B2 - Ｍｏｓトンジスタを用いたデコーデイング装置 - Google Patents

Ｍｏｓトンジスタを用いたデコーデイング装置

Info

Publication number
JPS6032910B2
JPS6032910B2 JP52109773A JP10977377A JPS6032910B2 JP S6032910 B2 JPS6032910 B2 JP S6032910B2 JP 52109773 A JP52109773 A JP 52109773A JP 10977377 A JP10977377 A JP 10977377A JP S6032910 B2 JPS6032910 B2 JP S6032910B2
Authority
JP
Japan
Prior art keywords
output
transistor
decoding
output stage
decoding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52109773A
Other languages
English (en)
Other versions
JPS5336440A (en
Inventor
リユ−デイガ−・ホフマン
パウルウエルナ−・フオン・パツセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS5336440A publication Critical patent/JPS5336440A/ja
Publication of JPS6032910B2 publication Critical patent/JPS6032910B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 この発明は、デコーディング回路および出力段から成る
ＭＯＳトランジスタを用いたデコーディング装置であっ
て、その出力段はドライバトランジスタと横形トランジ
スタを含み、ドライバトランジスタは選択信号をデコー
ディング回路からのデコーディング信号に応じて出力段
に送出し、横形トランジスタの被制御区間はデコーディ
ング回路の出力と出力段の出力との間に接続され、その
制御電極に選択信号が与えられるようになったものに関
する。
ＭＯＳトランジスタを用いたデコーディング装置は、特
に、ＭＯＳ型のメモリーを用いる場合に必要である。
そのようなメモリーでは、ワード用リード線とビット用
リード線との間に、メモリー素子が接続されている。メ
モリーの中のあるメモリー素子を選び出すことが出来る
ために、いつでも任意のワード用並びにビット用のりー
ド線が選択出来なくてはならない。その選択は、デコー
ブィング装置に加えられるアドレス信号によっておこな
われる。そのアドレス信号に対応してデコーディング装
置により、それに対応したりード線が選び出される。そ
のために、素子選択信号と呼ばれる選択信号がそのリー
ド線に接続される。そのようなメモリー素子は、デコー
ディング装置に接続されたりード線の電位が、そのリー
ド線が選択されようと否とに拘わらず、一定である場合
にのみ誤りなく動作する。あるリード線が選択されると
、そのリード線の電位は選択信号により、ある一定値と
なる。それに反し、あるリード線が選択されない場合に
は、そのリード線がある一定の電位となるような処理を
、更におこなわなくてはならない。それがおこなわれな
いと、このリード線は、漏れ電流と容量性のカップリン
グによる障害を受けやすくなる。西ドイツ特許出願公開
第２３３１４４２号公報により、ダイナミックな動作を
するＭＯＳトランジスタのデコーディング装置は公知と
なっている。
このデコーデイング装置はデコーデイング回路と出力段
とから成り立っている。デコーディング回路は、その制
御用入力にアドレス信号が否定又は反否定の形で加えら
れるようになされた、並列に接続されたＭＯＳトランジ
スタから出来ている。デコーデイング回路には、もうひ
とつの、アドレス信号によりデコーディング回路を制御
し始める前に、デコーディング回路の出力をある一定の
電位にする、バイアス用トランジスタが含まれている。
ヂコーディング回路の出力は、それに接続されたりード
線が選択される場合にのみ、並列に接続されたＭＯＳト
ランジスタにより放電されることはない。そうすると、
以下でデコーデイングトランジスタと呼ぶすべての並列
に接続されたトランジスタがカットオフとなる。出力段
には少くとも、ビット用又はワード用のりード線で接続
されている出力段の出力に選択信号を加えるドライバ用
のトランジスタがひとつある。これは、デコーデイソグ
回路の出力に加えられた信号とデコーナィング信号に依
存しておこなわれる。デコーデイング回路の出力が放電
されていないと、出力段のこのドライブ用のトランジス
タは導適状態となり、選択信号が加わると出力段の出力
に接続されているリード線上に伝播される。そのあとで
、そのリード線上に電位がそれぞれに対応して生ずる。
しかしながら、デコーデイング回路の出力がデコード用
のトランジスタのうちのひとつにより放電されると、ド
ライブ用のトランジスタはカツトオフとなり、その時に
加わる選択信号は出力段の出力側のりード線に伝播させ
られない。更に、出力段には、被制御区間（ソース・ド
レィン区間）がデコーディング回路の出力と、出力段の
出力との間に接続されている横形トランジスタが組み込
まれている。横形トランジスタの制御入力にも選択信号
が加えられている。横形トランジスタは、デコーデイン
グ回路があるひとつのデコーナィングトランジスタ又は
複数のデコーディングトランジスタを通して放電してい
るか、選択信号が加えられている時には導適状態となる
。そうすると、デコーディング回路の出力の電位は、出
力段の出力に接続されているリード線に伝えられる。そ
の結果、デコーディソグ装置によって選択されていない
リード線は選択信号が加えられている間は、ある一定の
電位になり、その結果、どのような妨害信号が加わって
も影響を受けない。デコーヂィング回路が放電されない
場合には、つまり、すべてのデコーディングトランジス
タがカットオフならば、カップリングトランジスタを通
して出力段の出力とデコーディング段の出力に選択信号
を、横形トランジスタがいつもカットオフとなるように
加える。その結果、出力段とそれに接続されている選び
出されたりード線はドライバトランジスタによって、横
形トランジスタによって変化を受けないような高い電位
となる。この良く知られたデコーディング装置のひとつ
の欠点は、選択されないリード線が、選択信号が加つて
いる間だけは、一定電位におさえられてしまうことであ
る。この発明の目的は、あるデコーディング装置に接続
されたりード線の電位が常に一定になるようにすること
である。
この目的はこの発明によれば、付加的なトランジスタを
備え、これの被制御５区間が出力段の出力とある一定の
電位の間に接続され、制御入力は少〈なくとも選択信号
が加つてし、ない間には付加的なトランジスタが導通と
なるように制御するようなクロック信号によって制御さ
れることにより達成される。０ このクロック信号が選
択信号が切れる前に加えられ、選択されないリード線が
いかなる場合にもいつも一定の電位にあるようにすると
有利である。
以下に、図に示された実施例によりこの発明を更に説明
する。
図１に示したデコーデイング装置はデコーディング回路
と出力段とに分割される。
デコーディング回路はＤＫＫで示され、出力段はＡＳと
記されている。デコーディング回路ＤＫＫは、その被制
御区間が並列に接続されているデコーディングトランジ
スタＤＫＩないしＤＫｎから成り立っている。
これらのデコーデイングトランジスタＤＫＩないしＤＫ
ｎの制御入力端子にアドレス信号ＡＯからＡｎが加えら
れる。更に、クロツク信号ＳＩにより制御され、電源電
圧ＶＤＤに接続されたバイアス用トランジスタＭ山が接
続されている。アドレス信号ＡＯからＡｎがデコーデイ
ングトランジスタＤＫＩからＤＫｎに加えられる前に、
バイアス用トランジスタＭＬはクロツク信号ＳＩによっ
て導適状態にさせられている。
その結果、ヂコーディング回路の出力ＤＣは大体ＶＤＤ
−ＵＴの電位にバイアスされる。ここで、ＵＴは、バイ
アス用トランジスタＭＬのしきし、値電圧である。デコ
ーデイングトランジスタＤＫに印加されたアドレス用の
信号Ａ次第で、デコーディング回路ＤＫＫの出力ＤＣが
放電されたり、放電されなかったりする。デコーディン
グ装置に接続されている、あるリード線が飛び出される
と、そのデコーディング回路の出力ＤＣは放電しない。
出力段ＡＳには、デコーディング回路ＤＫＸの出力信号
が分離用のトランジスタＡＴを通して加えられるドライ
ブ用トランジスタＭＴがある。
デコーデイング回路の出力が放電されていない場合には
、出力段のドライブ用トランジスタＭＴは導適状態にさ
れ、それに印加された選択信号Ｓ２が出力段ＡＳの出力
Ｂに伝えられる。しかしながら、デコーディング回路Ｄ
ＫＫの出力ＤＣが放電されている場合には、ドライブ用
トランジスタＭＴはカットオフとなり、それに加えられ
る選択信号は出力Ｂに伝えられず、又、その結果出力Ｂ
に接続されているリード線ＬＡにも伝えられない。更に
、出力段ＡＳには、その制御される端子が出力段ＡＳの
出力Ｂと、分離用トランジスタＡＴの間に接続されてい
る横形トランジスタＭＳがある。
横形トランジスタＭＳの制御用入力には選択信号Ｓ２が
接続される。出力段ＡＳの出力Ｂには、更に、もうひと
つ、その被制御区間が出力段ＡＳの出力Ｂと一定の電位
ＶＳＳの間に接続されているような付加されたトランジ
スタＭＺがある。この付加的なトランジスタＭＺには、
少くとも選択信号Ｓが加つてし、ない時には、この付加
的なトランジスタＭＺが導適状態をなるように制御され
るクロツク信号Ｓ３が加えられる。この付加的なトラン
ジスタＭは‘こより、出力Ｂに接続されたりード線ＬＡ
は少くとも選択信号Ｓ２が加つてし、ない時には、その
電位が一定、つまり電圧ＶＳＳになる。更に、出力段Ａ
Ｓは制御用入力端子とドライブ用トランジスタＭＴの被
制御端子のひとつの間に接続されているカップリングコ
ンデンサＣＫは公知のように選択信号Ｓ２が生じた際ド
ライバ用トランジスタＭＴの制御入力の電位を高める。
分離用トランジスタＡＴは、必ずしも必要ではなく、そ
れは、出力段ＡＳの入力にある負荷容量をデコーディン
グ回路ＤＫＫから分離するためだけである。分離用トラ
ンジスタの制御用入力端子には一定電圧ＶＤＤ−ＵＴが
加えられている。図２のパルス波形を用いて図１のデコ
ーデイング回路の働きを説明する。それぞれのパルス列
の始めにおける信号ＳＩ，Ｓ２，Ｓ３及びＡ又は、デコ
ーディング回路ＤＫＫの出力ＤＣの電位、ドライブ用ト
ランジスタＭＴの入力ＤＮの電位、及び、出力段ＡＳの
出力Ｂの電位が示されている。ここではｎチャンネルト
ランジスタを用いた場合が示されている。つまり、これ
らのトランジスタは、制御用の入力に高い電位が加えら
れると導適状態となるようなものである。先づ、信号Ｓ
ＩとＳ２が加えられる。
バイアス用トランジスタにＳＩが加えられると、それは
導適状態となり、デコーディング回路ＤＫＫの出力ＤＣ
が充電される。そのようにして、出力ＤＣの電位も高く
なる。クロック信号Ｓ３は付加的なトランジスタＭＺを
導適状態とし、出力段ＡＳの出力Ｂに接続されたりード
線ＬＡを一定の電位、ここではＶＳＳになるようにする
。ここで、アドレス信号Ａが非否定又は否定された形で
加えられる。
つまり、デコーディング用トランジスタＤＫの制御用電
極には、低い電位又は高い電位が与えられる。デコーデ
ィングトランジスタＤＫのうちのひとつに高い電位のア
ドレス信号が加えられると、それは、導適状態となり、
デコーディング回路ＤＫＫの出力ＤＣが放電する（この
場合は、図２で点線で示されている）。しかしながら、
すべてのデコーデイングトランジスタＤＫに低い電位の
アドレス信号が加えられると、これらはカットオフとな
り、デコーデイング回路ＤＫＫの出力ＤＣは放電しない
（この場合は、図２に実線で示されている）。デコーデ
ィング回路ＤＫＫの出力ＤＣの変化は、分離トランジス
タＡＴを通して、ドライブ用トランジスタＭＴの入力に
加えられる。選択信号Ｓ２が加わる時には、付加的なト
ランジスタＭはのクロック信号は切られる。デコーディ
ング回路ＤＫＫの出力ＤＣが放電していたとすると（図
中の点線）、横形トランジスタＭＳが選択信号Ｓ２を加
えることにより、導適状態となり、その結果、点ＤＮ‘
こ加っている電位の状態は出力段の出力Ｂに伝えられる
ので、出力段ＡＺの出力Ｂの電位と、それと同時に、リ
ード線ＬＡ上の電位は変化しない。それと反対に、デコ
ーデイング回路ＤＫＫの出力ＤＣが放電していない時、
つまり、高い電位（図中の実線）にある場合には、ドラ
イブ用トランジスタＭＴは導通状態にあり、選択信号Ｓ
２は、それを通して出力段ＡＳの出力Ｂに伝える。この
間は、横形トランジスタＭＳはカットオフであり、出力
段の出力Ｂの電位には影響を及ぼさない。カップリング
コンデンサＣＫを通して、その上に、ドライブ用トラン
ジスタＭＴの入力の電位が高くなり過ぎる。選択信号Ｓ
２がなくなる直前にクロック信号Ｓ３が再び加えられ、
付加的なトランジスタＭＺは導適状態となる。その結果
、出力Ｂとりード線ＬＡの電位が再び付加的なトランジ
スタＭＺを通して電位ＶＳＳにされる。出力段ＡＳの出
力Ｂに加つたこの電位も、横形トランジスタを通して、
点ＤＮ及びデコーディング回路ＤＫＫの出力ＤＣに伝わ
り、それはリード線ＬＡの選択過程のあとでも、再び、
放電される。すべてのデコーディング回路は次のバイア
ス過程の前には同じ初期電位となる。選択信号Ｓ２が切
られたあとは、デコーディング回路ＤＫＫの出力ＤＣが
再び充電され得るために、信号ＳＩがバイアストランジ
スタＭＬに再び加えられる。
初期電位が同じであるため、すべてのデコーディング部
も同じ最初電位に充電され、その結果、メモリー素子の
試料感度が大きく減少する。ここで言う試料感度とは、
アドレス信号がデコーディングの時デコーディング回路
が前に選択されていたかどうかによって、デコーデイン
グ回路の充電の過程でそれ以前に、加えられていたアド
レス信号の組合せに対応して、異なる電位から始まると
解される。この発明によるデコーディング装置ではそれ
とは反対に、いつも同じ電位から始まる。付加的なトラ
ンジスタによって出力段ＡＳの出力Ｂ及びその出力に接
続されたりード線ＬＡは、そのリード線ＬＡが選択され
ているか否かに拘わらず、いつも同じ電位となる。
その結果、容量性の誘導又はリーク電流により、丁度選
択されていないリード線には影響を与えない。図面の簡
単な説明図１はこの発明によるデコーディング装置、図
２は図１のデコーディング装置のパルスの時間変化を示
してある（電圧を時間ｔに対して示してある）。
ＭＺ…・・・付加的なトランジスタ、Ｂ・・・…出力、
ＡＳ・・・・・・出力段、ＶＳＳ・・・・・・一定電位
、Ｓ３・・・・・・クロック信号、Ｓ２・・・・・・選
択信号。
Ｆｉ９．１ Ｆｉｇ．２

Claims (1)

  1. 【特許請求の範囲】 １ デコーデイング回路および出力段から成るデコーデ
    イング装置であつて、その出力段はドライバトランジス
    タと横形トランジスタを含み、ドライバトランジスタは
    選択信号をデコーデイング回路からのデコーデイング信
    号に応じて出力段に送出し、横形トランジスタの被制御
    区間はデコーデイング回路の出力と出力段の出力との間
    に接続され、横形トランジスタの制御入力電極に選択信
    号が与えられるようになつたものにおいて、付加的なト
    ランジスタＭＺが備えられ、その被制御区間は出力段Ａ
    Ｓの出力Ｂと固定電位ＶＳＳの間に接続され、付加的な
    トランジスタの制御入力電極は、少なくとも選択信号Ｓ
    ２が印加されていない間は付加的なトランジスタが導通
    するように制御するクロツク信号Ｓ３によつて制御され
    ることを特徴とするＭＯＳトランジスタを用いたデコー
    デイング装置。 ２ クロツク信号Ｓ３は選択信号Ｓ２のパルス後縁が生
    ずる前に既に付加的なトランジスタＭＺに導通状態に制
    御することを特徴とする特許請求の範囲第１項記載の装
    置。 ３ デコーデイング回路の出力は横形トランジスタＭＳ
    を通して選択過程のあと放電されることを特徴とする特
    許請求の範囲第１項または第２項記載の装置。
JP52109773A 1976-09-16 1977-09-12 Ｍｏｓトンジスタを用いたデコーデイング装置 Expired JPS6032910B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2641693A DE2641693C2 (de) 1976-09-16 1976-09-16 Decodierschaltung mit MOS-Transistoren
DE2641693.3 1976-09-16

Publications (2)

Publication Number Publication Date
JPS5336440A JPS5336440A (en) 1978-04-04
JPS6032910B2 true JPS6032910B2 (ja) 1985-07-31

Family

ID=5988080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52109773A Expired JPS6032910B2 (ja) 1976-09-16 1977-09-12 Ｍｏｓトンジスタを用いたデコーデイング装置

Country Status (5)

Country Link
US (1) US4145622A (ja)
JP (1) JPS6032910B2 (ja)
DE (1) DE2641693C2 (ja)
FR (1) FR2365246A1 (ja)
GB (1) GB1582365A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493335A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Decoder circuit
DE2932605C2 (de) * 1979-08-10 1982-12-16 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung mit MOS-Transistoren zum raschen Bewerten des logischen Zustandes eines Abtastknotens
US4259731A (en) * 1979-11-14 1981-03-31 Motorola, Inc. Quiet row selection circuitry
GB2066009A (en) * 1979-12-14 1981-07-01 Philips Electronic Associated Ratioless two phase shift register bit
US4381460A (en) * 1980-05-27 1983-04-26 National Semiconductor Corporation Bootstrap driver circuit
JPS5774886A (en) * 1980-10-29 1982-05-11 Toshiba Corp Semiconductor integrated circuit device
JPS57106228A (en) * 1980-12-24 1982-07-02 Fujitsu Ltd Semiconductor circuit
EP0057025B1 (en) * 1981-01-22 1985-09-11 Koninklijke Philips Electronics N.V. Switching circuit
JPS57212690A (en) * 1981-06-24 1982-12-27 Hitachi Ltd Dynamic mos memory device
US4514829A (en) * 1982-12-30 1985-04-30 International Business Machines Corporation Word line decoder and driver circuits for high density semiconductor memory
GB8303886D0 (en) * 1983-02-11 1983-03-16 Itt Ind Ltd Memory decoder circuit
FR2552257B1 (fr) * 1983-09-16 1985-10-31 Labo Electronique Physique Circuit decodeur pour memoire ram statique
DE3427454A1 (de) * 1984-07-25 1986-01-30 Siemens AG, 1000 Berlin und 8000 München Integrierte schaltung fuer einen in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeicher
US4633220A (en) * 1984-11-29 1986-12-30 American Microsystems, Inc. Decoder using pass-transistor networks
US4678941A (en) * 1985-04-25 1987-07-07 International Business Machines Corporation Boost word-line clock and decoder-driver circuits in semiconductor memories
US4661724A (en) * 1985-05-06 1987-04-28 Motorola, Inc. Row decoder
DE3672345D1 (de) * 1985-09-20 1990-08-02 Siemens Ag Integrierbare dekodierschaltung.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702926A (en) * 1970-09-30 1972-11-14 Ibm Fet decode circuit
US3718826A (en) * 1971-06-17 1973-02-27 Ibm Fet address decoder
GB1375958A (en) * 1972-06-29 1974-12-04 Ibm Pulse circuit
US3795898A (en) * 1972-11-03 1974-03-05 Advanced Memory Syst Random access read/write semiconductor memory
US3986054A (en) * 1973-10-11 1976-10-12 International Business Machines Corporation High voltage integrated driver circuit
DE2443490A1 (de) * 1974-09-11 1976-03-25 Siemens Ag Schalter aus mos-transistoren
US3959781A (en) * 1974-11-04 1976-05-25 Intel Corporation Semiconductor random access memory
JPS51139247A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Mos logic circuit
JPS526044A (en) * 1975-07-04 1977-01-18 Toko Inc Dynamic decoder circuit
US4011549A (en) * 1975-09-02 1977-03-08 Motorola, Inc. Select line hold down circuit for MOS memory decoder
US4048629A (en) * 1975-09-02 1977-09-13 Motorola, Inc. Low power mos ram address decode circuit
US4001601A (en) * 1975-09-25 1977-01-04 International Business Machines Corporation Two bit partitioning circuit for a dynamic, programmed logic array

Also Published As

Publication number Publication date
DE2641693B1 (de) 1978-03-16
US4145622A (en) 1979-03-20
FR2365246B1 (ja) 1982-10-22
FR2365246A1 (fr) 1978-04-14
DE2641693C2 (de) 1978-11-16
GB1582365A (en) 1981-01-07
JPS5336440A (en) 1978-04-04

Similar Documents

Publication Publication Date Title
JPS6032910B2 (ja) Ｍｏｓトンジスタを用いたデコーデイング装置
US3995171A (en) Decoder driver circuit for monolithic memories
EP0166540B1 (en) A semiconductor memory device
EP0085436B1 (en) Buffer circuits
US5161123A (en) Semiconductor memory
JPH0743933B2 (ja) 遷移検出回路
US4611134A (en) Bootstrap driving circuit
JPS61178798A (ja) モノリシツクｒｏｍの保護回路
US4060740A (en) Sensing amplifier for capacitive MISFET memory
US5265256A (en) Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials
KR0179930B1 (ko) 출력 버퍼 제어 회로
JPH0660665A (ja) 半導体スタティックｒａｍのビット線負荷回路
JPH04205994A (ja) プリチャージ回路
JP2550684B2 (ja) 半導体装置
US4584493A (en) Self referenced sense amplifier
USRE33725E (en) Self referenced sense amplifier
JPH0324098B2 (ja)
JPS598909B2 (ja) 感知増巾器
KR100287876B1 (ko) 지연회로
JPH03248397A (ja) センスアンプ回路
JPH0424800B2 (ja)
JPS598911B2 (ja) 半導体記憶装置
SU1014027A1 (ru) Адресный формирователь
JPS62109289A (ja) 半導体集積回路装置
JPH02135817A (ja) プリチャージ方式バス回路のための放電回路