JPS6032433A - オ−バ−サンプル形符号器 - Google Patents
オ−バ−サンプル形符号器Info
- Publication number
- JPS6032433A JPS6032433A JP14164383A JP14164383A JPS6032433A JP S6032433 A JPS6032433 A JP S6032433A JP 14164383 A JP14164383 A JP 14164383A JP 14164383 A JP14164383 A JP 14164383A JP S6032433 A JPS6032433 A JP S6032433A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は入力信号局θシ数帯域に比較して非常に高い
サンプリングレー トを使用することによって１＋’１
１ ’／′１Ｓ ／ Ｎ特性を（呆ちながら量子化精度
の軽減を図るオーバーサンプル形符号器に関するもので
ある。
サンプリングレー トを使用することによって１＋’１
１ ’／′１Ｓ ／ Ｎ特性を（呆ちながら量子化精度
の軽減を図るオーバーサンプル形符号器に関するもので
ある。
〈従来技術〉
第１図に従来のオーバーサンプル符号器を用いたＡ／Ｄ
変換器の構成を示す。アナログ信号入力端子１１からの
入力信号はアナログ加算器１２において、Ｄ／Ａ変換回
路１３がらの′Ｉ」帰化出力をアナログ信号に変換した
ものとの差がとられ、その差出力はアナログ積分器１４
で積分され、この積分値はアナログ量子化器１５で量子
化される。
変換器の構成を示す。アナログ信号入力端子１１からの
入力信号はアナログ加算器１２において、Ｄ／Ａ変換回
路１３がらの′Ｉ」帰化出力をアナログ信号に変換した
ものとの差がとられ、その差出力はアナログ積分器１４
で積分され、この積分値はアナログ量子化器１５で量子
化される。
その量子化され、符号化信号出力端子１６に得られ／ζ
符号化出力信号はＤ／Ａ変換回路１３に帰還される。こ
の帰］菟ループを入力信号周波数帯域に対して非常に高
い周波数周期で動作させると、ｆ往子化器１５によって
発生ずる竹名成分は人力信号周波数帯域より高い周波数
帯域に多く分布する。
符号化出力信号はＤ／Ａ変換回路１３に帰還される。こ
の帰］菟ループを入力信号周波数帯域に対して非常に高
い周波数周期で動作させると、ｆ往子化器１５によって
発生ずる竹名成分は人力信号周波数帯域より高い周波数
帯域に多く分布する。
これは入力信号と符号化出力信号との差を一定周期で平
均してやると、その平均値がゼロに近くなるように符号
化出力信号が決定されるからである。
均してやると、その平均値がゼロに近くなるように符号
化出力信号が決定されるからである。
符号化出力信号の高周波成分を除去ずｈばけ子化によっ
て発生し７た誤差はほとんど除去できるので、Ｌ）子化
器１５の精度は低くても高Ｓ／Ｎのディジタル出力信号
が得られる。このとき信号周波数よりサンプリング周波
数（動作クロック周波数）を高くするほど、高周波域に
貝子化雑行が分布し、信号局θＵ数帯域でのＳ／Ｎは向
上する。
て発生し７た誤差はほとんど除去できるので、Ｌ）子化
器１５の精度は低くても高Ｓ／Ｎのディジタル出力信号
が得られる。このとき信号周波数よりサンプリング周波
数（動作クロック周波数）を高くするほど、高周波域に
貝子化雑行が分布し、信号局θＵ数帯域でのＳ／Ｎは向
上する。
■■子化器１５の出力はディジタル値であるので、先に
述べたようにＤ／Ａ変換回路１３を用いてアナログ値に
戻した後に入力信号と符号化１」４力ｆ言号の差をめて
いる。さらに符号化出力信号に含まれる部局ｔ１．ｌｚ
ｆ′４１＋ ７：＜はディジタルフィルり１７で除ｊ
モされ、その（戸Ｃ皮出力であるディジタル信号は出力
端Ｊ” １８へ供給される。クロック☆；ｈ１子１９か
ら動作クロックがＤ／Ａ変換回路１３．３Ｔｉ子化器１
５及びディジタルフィルタ１７へ供給される。第１図中
で点線部分２１を符号器と呼んで１．／）る。
述べたようにＤ／Ａ変換回路１３を用いてアナログ値に
戻した後に入力信号と符号化１」４力ｆ言号の差をめて
いる。さらに符号化出力信号に含まれる部局ｔ１．ｌｚ
ｆ′４１＋ ７：＜はディジタルフィルり１７で除ｊ
モされ、その（戸Ｃ皮出力であるディジタル信号は出力
端Ｊ” １８へ供給される。クロック☆；ｈ１子１９か
ら動作クロックがＤ／Ａ変換回路１３．３Ｔｉ子化器１
５及びディジタルフィルタ１７へ供給される。第１図中
で点線部分２１を符号器と呼んで１．／）る。
一般に集４１１１回路上に実現できる逐次比較形め変換
：）Ｊの精度は１０〜１２ビット分解能が上限である。
：）Ｊの精度は１０〜１２ビット分解能が上限である。
ところが第１図に示した構成ではＤ／Ａ変換回路１３及
び［ｉｔ子化器１５に１〜２ビツトの低い分解能の回路
を用いても、サンプリング周波数を高く設定すると１２
ビット以上の精度を得ることが可能である。
び［ｉｔ子化器１５に１〜２ビツトの低い分解能の回路
を用いても、サンプリング周波数を高く設定すると１２
ビット以上の精度を得ることが可能である。
第２図はオーバーサンプル符号器を用いたＤ／Ａ変換器
の構成を示す。ディジタル信号入力端子２２よシの多ビ
ツト高分解能ディジタル入力信号はディジタル加算器２
３において符号化出力信号との差がとられ、その差出力
はディジタル積分器２４で積分され、その積分値はディ
ジタルｉ′Ｉ、を子化器２５−ご量子化されて符号化信
号出力端子２６へ出力される。その符号化出力信号はＤ
／Ａ変換回路２７でアナログ信号に変換され、そのアナ
ログ信号はアナログフィルタ２８で雑音成分が除去され
てアナログ信号出力端子２９に出力される。
の構成を示す。ディジタル信号入力端子２２よシの多ビ
ツト高分解能ディジタル入力信号はディジタル加算器２
３において符号化出力信号との差がとられ、その差出力
はディジタル積分器２４で積分され、その積分値はディ
ジタルｉ′Ｉ、を子化器２５−ご量子化されて符号化信
号出力端子２６へ出力される。その符号化出力信号はＤ
／Ａ変換回路２７でアナログ信号に変換され、そのアナ
ログ信号はアナログフィルタ２８で雑音成分が除去され
てアナログ信号出力端子２９に出力される。
このようにして人力された多ビットの高分解能信号は右
号器２１によシ低い分解能（例えば１〜２ビツト）に変
換される。、２＋（本釣には第１図に示した符号器と全
く同じ動作をイｊうが、人力信号がアナログとディジタ
ルとの違いによって処理回路が異なる。端子２６の符号
１ヒ出力信号は高周波帯域に多くの’ｒ１１音を含んで
いるので、低分解能のＤ／Ａ変換回路２７を用いてアナ
ログ値に変換した後にアノーログフ・ｒシタ２８で高周
波信号を除去すれば、高Ｓ／Ｈのアナログ出力１言号が
得られる。
号器２１によシ低い分解能（例えば１〜２ビツト）に変
換される。、２＋（本釣には第１図に示した符号器と全
く同じ動作をイｊうが、人力信号がアナログとディジタ
ルとの違いによって処理回路が異なる。端子２６の符号
１ヒ出力信号は高周波帯域に多くの’ｒ１１音を含んで
いるので、低分解能のＤ／Ａ変換回路２７を用いてアナ
ログ値に変換した後にアノーログフ・ｒシタ２８で高周
波信号を除去すれば、高Ｓ／Ｈのアナログ出力１言号が
得られる。
以上説明したように符号器２１はＡ／Ｄ変換器及びＤ／
Ａ変換器に適用することが可能であるが、基本的には全
く同じ機能であるので以下の説明はＡ／Ｄ変換器に適用
１する右号器について述べる。
Ａ変換器に適用することが可能であるが、基本的には全
く同じ機能であるので以下の説明はＡ／Ｄ変換器に適用
１する右号器について述べる。
第１図に示した見本構成の１ｎ号器のＳ／Ｎ特性を改１
：キするために、第３図に示すように変調信号ｒｂ：ｉ
３１を伺加して変調信号をアナログ加算器１２へ供給
して人力信号に加えたものがある。
：キするために、第３図に示すように変調信号ｒｂ：ｉ
３１を伺加して変調信号をアナログ加算器１２へ供給
して人力信号に加えたものがある。
Ａ／Ｄ変換器としてのＳ／Ｎ特性を評価するため、第１
図中のディジタルフィルタ１７の特性を（１）氏とし、 ・動作クロック周波数を２．０４８ ＭＨ２、入力信号
周波数をＩ ＫＨ，７，、Ｓ ／ Ｎ評価対象の信号周
波数帯域をＯ〜４に、Ｈ７，とじた場合のＳ／Ｎ値を算
出した。
図中のディジタルフィルタ１７の特性を（１）氏とし、 ・動作クロック周波数を２．０４８ ＭＨ２、入力信号
周波数をＩ ＫＨ，７，、Ｓ ／ Ｎ評価対象の信号周
波数帯域をＯ〜４に、Ｈ７，とじた場合のＳ／Ｎ値を算
出した。
■子化器１５は信号振幅範囲を１〜−１としたとき、０
２５以上の入力を＋１．０．２５〜−０２５の入力を０
．０．２５以下の入力を−１と判定するものとし、Ｄ／
Ａ変換回路１３は−Ｆ１，０．−１に対応するアナログ
レベルを出力するものとした。
２５以上の入力を＋１．０．２５〜−０２５の入力を０
．０．２５以下の入力を−１と判定するものとし、Ｄ／
Ａ変換回路１３は−Ｆ１，０．−１に対応するアナログ
レベルを出力するものとした。
第４図に従来の変調信号源３１の出力波形を示す。
同図Ａは直流電圧、同図Ｂは正Ｉ圧波電圧の場合である
。
。
第５図は第１図の見本構成の９で）号器についてＳ／Ｎ
特性を算出したものである。人力レベルとＳ／Ｎはリニ
アな関係を示さず、Ｓ／Ｎは入力レベルによって大きく
変化する。ダイナミックレンジとしては６０ｄＢ程度で
ある。
特性を算出したものである。人力レベルとＳ／Ｎはリニ
アな関係を示さず、Ｓ／Ｎは入力レベルによって大きく
変化する。ダイナミックレンジとしては６０ｄＢ程度で
ある。
これに対して第３図に示した９０号器は第６図、第７図
にそれぞれ直流変調信号、正弦波変調１菖号の場合を示
すように、低入力レベルでのＳ／Ｎが大幅に改善されて
いる。第６図で直流変調信号は０、０４５ ｄ Ｂ 、
第７図で正弦波変調１菖のピークレベルは０．０４５ｄ
Ｂである。第４図Ａの直流電圧を加算した第６図によれ
ばＳ／Ｎ改迎効果は火きく、ダイナミックレンジは８５
ｄＢ程度ある。
にそれぞれ直流変調信号、正弦波変調１菖号の場合を示
すように、低入力レベルでのＳ／Ｎが大幅に改善されて
いる。第６図で直流変調信号は０、０４５ ｄ Ｂ 、
第７図で正弦波変調１菖のピークレベルは０．０４５ｄ
Ｂである。第４図Ａの直流電圧を加算した第６図によれ
ばＳ／Ｎ改迎効果は火きく、ダイナミックレンジは８５
ｄＢ程度ある。
この場合ディジタル信号出力には直流オフセットが発生
するとともに、直流電圧値に対してＳ／Ｎ特性変化が太
きいという欠点があった。
するとともに、直流電圧値に対してＳ／Ｎ特性変化が太
きいという欠点があった。
第４図Ｂの正Ｌｌｉ波電圧を加算した第７図によればＳ
／Ｎ改善効果は第６図のもの程ではないが、市ＩＪＡ波
周波数をディジタルフィルタ１７で除去できる周θ・シ
数に選べば、ディンタル信号出力に変調信号は含まれな
い。
／Ｎ改善効果は第６図のもの程ではないが、市ＩＪＡ波
周波数をディジタルフィルタ１７で除去できる周θ・シ
数に選べば、ディンタル信号出力に変調信号は含まれな
い。
第６図及び第７図では中程度の入力レベルで大きなＳ／
Ｎ劣化を生じるという共通の欠点があった。即ち第６図
では−２７ｄ Ｂ、第７図では一４２〜３ｄＢに谷があ
る。特に第７図の谷は比ｉ咬的低い人力レベルにちるた
め、Ｓ／Ｎの絶対１直はかなり小さくなるという欠点が
あった。
Ｎ劣化を生じるという共通の欠点があった。即ち第６図
では−２７ｄ Ｂ、第７図では一４２〜３ｄＢに谷があ
る。特に第７図の谷は比ｉ咬的低い人力レベルにちるた
め、Ｓ／Ｎの絶対１直はかなり小さくなるという欠点が
あった。
〈発明の概要〉
この発明の目的は広い入力レベル範囲で高いＳ／Ｎを実
現できるオーバーナンプル形符号器を提供することにあ
る。
現できるオーバーナンプル形符号器を提供することにあ
る。
この発明によれば人力信号に加える変調信号として、人
力信号周波数よりも高くサンプリング周波数よりも低い
周波数をもち、立上り部及び立下り部の振幅が大とされ
た矩形波信号を用いる。このようにして変換誤差が特定
の入力レベルに集中しないようにされる。
力信号周波数よりも高くサンプリング周波数よりも低い
周波数をもち、立上り部及び立下り部の振幅が大とされ
た矩形波信号を用いる。このようにして変換誤差が特定
の入力レベルに集中しないようにされる。
〈実施例〉
第８図にこの発明の実施例を示す。第８図において第３
図と対応する部分に同一′４ｒｊ号をｆ＝１けである。
図と対応する部分に同一′４ｒｊ号をｆ＝１けである。
変調信号源３１はこの例では動作クロックを分周するこ
とによって、動作クロックに同期した変調信号を発生す
る回路とした場合である。この変調信号の周波数は入力
信号周波数よシも高く、動作クロック周波数よりも低い
値とされる。また変調信号波形を第９図に示す。立上シ
、立上り部分の振幅が大とされた矩形波とされる。
とによって、動作クロックに同期した変調信号を発生す
る回路とした場合である。この変調信号の周波数は入力
信号周波数よシも高く、動作クロック周波数よりも低い
値とされる。また変調信号波形を第９図に示す。立上シ
、立上り部分の振幅が大とされた矩形波とされる。
第８図において第３図の場合と同様に量子化器１５の量
子化は一般に低分解能のものでも１言号周波数帯域より
動作クロックをかなシ高く設定することで高Ｓ／ＮのＡ
／Ｄ変換器が実現できる。例えば信号振幅範囲を＋１〜
−１としたとき０．２５以北の入力を＋１．０２５〜−
０２５の入力を０、−０．２５以１での入力を−１と判
定する３値の１１１゛子１ヒ器でも充分に高い精度が実
現できる。３値のけｒ止器を月］いた場合、符号化出力
信号は＋１．０゜−１の３館を表わすディジタル値とな
り、Ｄ／Ａ変換回路１３のアナログ出力レベルも＋１．
０゜−１のみである。
子化は一般に低分解能のものでも１言号周波数帯域より
動作クロックをかなシ高く設定することで高Ｓ／ＮのＡ
／Ｄ変換器が実現できる。例えば信号振幅範囲を＋１〜
−１としたとき０．２５以北の入力を＋１．０２５〜−
０２５の入力を０、−０．２５以１での入力を−１と判
定する３値の１１１゛子１ヒ器でも充分に高い精度が実
現できる。３値のけｒ止器を月］いた場合、符号化出力
信号は＋１．０゜−１の３館を表わすディジタル値とな
り、Ｄ／Ａ変換回路１３のアナログ出力レベルも＋１．
０゜−１のみである。
変調信号源３１は、この例ではクロック端子１９の動作
クロックを分周することによって第９図に示した矩形波
を発生する。この変調信号の周波数を、出力端Ｔ−１６
の次段に接続されるディジタルフィルタ１７によって除
去される周波数に選ぶことでＡｌ１）変換器の出力には
変調信号は伝達しないし、また直流オフセット電圧も発
生しない。変調信号の周波数は上記条件から先に述べた
ように信号周波数帯域よシ高く、動作クロック周波数よ
ｐ低い周波数になる。変調信号波形は第９図に示したよ
うに人力信号がゼロを中心に振れる場合、ゼロを中心に
ｖａの振幅で振れる矩形波形にその立−（ニリと立Ｆり
部分にＶａＪｊ：ｌ大きなＶｂの振幅とされる。Ｖｂの
電圧をとる期間ｔ、は矩形波の周期ｔ。の１／２００〜
１／１０程度である。ここで【。を余り小さくすると、
量子化器１５でのサンプリング時に、この振幅ｖｂの部
分がサンプリングされない場合が生じ、Ｖｂを設けた意
味がなくなる。従ってｔ□は動作クロック周期よシも大
とされる。一方ｔ１を余り大きくすると、Ｓ／Ｎを大と
する効果がなくなる。ｖｂはＶａの１〜３倍程度がよい
。ＶｂをＶａよりも小さくすると、Ｓ／Ｎ改善の効果が
余り得られ々い。一方■ｂを３Ｖ３以上にすると小さい
入力レベルでのＳ／Ｎが劣化する。
クロックを分周することによって第９図に示した矩形波
を発生する。この変調信号の周波数を、出力端Ｔ−１６
の次段に接続されるディジタルフィルタ１７によって除
去される周波数に選ぶことでＡｌ１）変換器の出力には
変調信号は伝達しないし、また直流オフセット電圧も発
生しない。変調信号の周波数は上記条件から先に述べた
ように信号周波数帯域よシ高く、動作クロック周波数よ
ｐ低い周波数になる。変調信号波形は第９図に示したよ
うに人力信号がゼロを中心に振れる場合、ゼロを中心に
ｖａの振幅で振れる矩形波形にその立−（ニリと立Ｆり
部分にＶａＪｊ：ｌ大きなＶｂの振幅とされる。Ｖｂの
電圧をとる期間ｔ、は矩形波の周期ｔ。の１／２００〜
１／１０程度である。ここで【。を余り小さくすると、
量子化器１５でのサンプリング時に、この振幅ｖｂの部
分がサンプリングされない場合が生じ、Ｖｂを設けた意
味がなくなる。従ってｔ□は動作クロック周期よシも大
とされる。一方ｔ１を余り大きくすると、Ｓ／Ｎを大と
する効果がなくなる。ｖｂはＶａの１〜３倍程度がよい
。ＶｂをＶａよりも小さくすると、Ｓ／Ｎ改善の効果が
余り得られ々い。一方■ｂを３Ｖ３以上にすると小さい
入力レベルでのＳ／Ｎが劣化する。
第１図に示した基本構成では低入力レベル信号に対して
高いＳ／Ｎが得られないのは、直流ゼロレベル付近で大
きな変換誤差を発生するからである。”第１０図は微小
人力１言号（−５５ｄＢ）に直流を与えた場合のＳ／Ｎ
特性を示したものである。
高いＳ／Ｎが得られないのは、直流ゼロレベル付近で大
きな変換誤差を発生するからである。”第１０図は微小
人力１言号（−５５ｄＢ）に直流を与えた場合のＳ／Ｎ
特性を示したものである。
同図Ａは第１図の基本構成の特性で、加算する〔流がゼ
ロレベルのときＳ／Ｎは大きく劣化［７ている。第１０
図Ａにおいて例えば０．０５（フルスケールを＋１とし
て）でのＳ／Ｎが大きいから００５の曲流を加えて微小
入力信号を変換すると良好なＳ／Ｎが得られることがわ
かる。第１０図ＢはＩＦ弦波と、第１０図Ｃは矩形波（
振幅±０．０４５）をそれぞれ入力に加算した場合の特
性で、大きなＳ／Ｎ劣化を起こす直流レベルがゼロ１ノ
ベルに集中せＪ′に分散されている。従って直流ゼロレ
ベルを中心に微小入力信号（±０５以内）を変換すると
良好なＳ／Ｎが得られるが、ある程度以上の振幅をもつ
人力１３号ではＳ／Ｎが１０〜１５ ｄ Ｂに劣化する
部分で賀換するのでＳ／Ｎ劣化が生じる。
ロレベルのときＳ／Ｎは大きく劣化［７ている。第１０
図Ａにおいて例えば０．０５（フルスケールを＋１とし
て）でのＳ／Ｎが大きいから００５の曲流を加えて微小
入力信号を変換すると良好なＳ／Ｎが得られることがわ
かる。第１０図ＢはＩＦ弦波と、第１０図Ｃは矩形波（
振幅±０．０４５）をそれぞれ入力に加算した場合の特
性で、大きなＳ／Ｎ劣化を起こす直流レベルがゼロ１ノ
ベルに集中せＪ′に分散されている。従って直流ゼロレ
ベルを中心に微小入力信号（±０５以内）を変換すると
良好なＳ／Ｎが得られるが、ある程度以上の振幅をもつ
人力１３号ではＳ／Ｎが１０〜１５ ｄ Ｂに劣化する
部分で賀換するのでＳ／Ｎ劣化が生じる。
第１０図１〕は第９図に示した変調波形を加算した場合
で、ゼロレベルでの大きな変換１貫差は広い範囲に分散
され、Ｓ／Ｎ劣化の谷の深さも幅も小さくなっており、
大きな改善が見られる。
で、ゼロレベルでの大きな変換１貫差は広い範囲に分散
され、Ｓ／Ｎ劣化の谷の深さも幅も小さくなっており、
大きな改善が見られる。
第１１図乃至第１３図は第８図に示したで１号器をＡ／
１〕変換器に適用した場合のＳ／Ｎ特性であり、第６図
、第７図の」場合と同条件で算出したもノテする。低人
力レベルでのＳ／Ｎは第６図と同４“７度に良好である
とともにＶｂの振幅を大きくするにつれて−２５〜−３
０ｄＢの入力レベルでのＳ／Ｎ劣化は改善される。第１
１図〜第１３図でＶａ＝０．０４５、第１−１図でＶｂ
二〇、第１２図で■ｂ＝０．０４５、第１３図でＶｂ＝
０．０９０であり、Ｖｂ＝２Ｖａの第１３図の場合はＳ
／ Ｎ劣化による谷はほとんど見られず、はぼリニア
なＳ／Ｎ特性が得られる。第１３図のＳ／Ｎ特性は理、
ｌｊ的に作られたリニア１４ビツトのＡ／Ｄ変換器に相
当するものである。
１〕変換器に適用した場合のＳ／Ｎ特性であり、第６図
、第７図の」場合と同条件で算出したもノテする。低人
力レベルでのＳ／Ｎは第６図と同４“７度に良好である
とともにＶｂの振幅を大きくするにつれて−２５〜−３
０ｄＢの入力レベルでのＳ／Ｎ劣化は改善される。第１
１図〜第１３図でＶａ＝０．０４５、第１−１図でＶｂ
二〇、第１２図で■ｂ＝０．０４５、第１３図でＶｂ＝
０．０９０であり、Ｖｂ＝２Ｖａの第１３図の場合はＳ
／ Ｎ劣化による谷はほとんど見られず、はぼリニア
なＳ／Ｎ特性が得られる。第１３図のＳ／Ｎ特性は理、
ｌｊ的に作られたリニア１４ビツトのＡ／Ｄ変換器に相
当するものである。
第１４図はこの発明の実施例１、Ｙ細回路図である。
ｊｊｌ算器１２及Ｕ−積分器１４の機能をスイッｆ−ト
キャパシタ回路を用いて実現して訃り、入力信号電圧は
スイッチ５３．５５のオンと、スイッチ５４５６のオン
とを繰返ずことにより容量素子５７でサンプルされて容
量素子３４に積分される。■ン仄変換回路１３に容量素
子６６に）、ｌ、 ｆｆ、ｊＪ、電圧ＶｒＬＥＦを充電
し、スイッチング順序で極性を変えたり、充電しなかっ
たりして＋１．０．−１に社１当する電イ奇全債分器１
４に（云達する。即ちスイッチ６３．６４をオンした後
、これらをオフとしてスイッチ６２゜６５をオンにして
＋１を出力し、スイッチ６３゜６５をオンにした後、こ
れらをオフとしてスイッチ６２．６４をオンにして−１
を出力する。変１週信号Ｃ原；３１もスイッチトキャパ
シタ回路を用いておυ分周ｒ、ｉ ：３５で極性を切換
え、例えば微分回路とｒｌ′１．ケ定−フルチバイブレ
ータとよ妙なる立上り、立ドり険出回路３６でパルス波
形を制御している。
キャパシタ回路を用いて実現して訃り、入力信号電圧は
スイッチ５３．５５のオンと、スイッチ５４５６のオン
とを繰返ずことにより容量素子５７でサンプルされて容
量素子３４に積分される。■ン仄変換回路１３に容量素
子６６に）、ｌ、 ｆｆ、ｊＪ、電圧ＶｒＬＥＦを充電
し、スイッチング順序で極性を変えたり、充電しなかっ
たりして＋１．０．−１に社１当する電イ奇全債分器１
４に（云達する。即ちスイッチ６３．６４をオンした後
、これらをオフとしてスイッチ６２゜６５をオンにして
＋１を出力し、スイッチ６３゜６５をオンにした後、こ
れらをオフとしてスイッチ６２．６４をオンにして−１
を出力する。変１週信号Ｃ原；３１もスイッチトキャパ
シタ回路を用いておυ分周ｒ、ｉ ：３５で極性を切換
え、例えば微分回路とｒｌ′１．ケ定−フルチバイブレ
ータとよ妙なる立上り、立ドり険出回路３６でパルス波
形を制御している。
容：Ｉ）素子６６の容量値に対する容量素子５２の容：
１５ ｉ１’ｊの比でＶ、が決まり、容＋ｊｉｌ素子５
１の容量値の比でＶｂが決まる１、スイッチ３８ 、
：３９をオンＫ Ｌ／（後、これらをオフとしてスイッ
チ３７，４３ｆ：オンと１７て＋Ｖ、を出力し、この１
１４ｆスｊツチ４４をオン１心しておくと、＋ （Ｖａ
＋Ｖｂ ）が出力される。
１５ ｉ１’ｊの比でＶ、が決まり、容＋ｊｉｌ素子５
１の容量値の比でＶｂが決まる１、スイッチ３８ 、
：３９をオンＫ Ｌ／（後、これらをオフとしてスイッ
チ３７，４３ｆ：オンと１７て＋Ｖ、を出力し、この１
１４ｆスｊツチ４４をオン１心しておくと、＋ （Ｖａ
＋Ｖｂ ）が出力される。
スイッチ：３８ 、４３をオンにした後、これらをオフ
と１７てヌ・ｆフチ３フ、３９をオンにして−ｖａを出
力し、この１１（１スイツチ４４をオンにしておくと−
（■２→−Ｖｌ） ）が出力される。
と１７てヌ・ｆフチ３フ、３９をオンにして−ｖａを出
力し、この１１（１スイツチ４４をオンにしておくと−
（■２→−Ｖｌ） ）が出力される。
第１−４図に示した符号器を用いれば高精度が要求され
る容１．１；列や抵抗列を用いることなく高Ｓ／ＮのＡ
／’Ｄ変換器が実現できる。変調１８号を入力信号に加
ｉ；’、！するためには第８図に示したようにアナログ
加算器１２に変調信号を加える場合に限らず、アナログ
加算器１２の前段において入力信号に変調信号を加えて
もよく、或はＤ／Ａ変換回路１３の出力に変、調信号を
加えてもよく、また加算器１２の出力に変調信号を加え
てもよい。変調１ぎ号は動作クロックを分周する場合に
限らず、これと無関係に発生させてもよい。
る容１．１；列や抵抗列を用いることなく高Ｓ／ＮのＡ
／’Ｄ変換器が実現できる。変調１８号を入力信号に加
ｉ；’、！するためには第８図に示したようにアナログ
加算器１２に変調信号を加える場合に限らず、アナログ
加算器１２の前段において入力信号に変調信号を加えて
もよく、或はＤ／Ａ変換回路１３の出力に変、調信号を
加えてもよく、また加算器１２の出力に変調信号を加え
てもよい。変調１ぎ号は動作クロックを分周する場合に
限らず、これと無関係に発生させてもよい。
この発明の符号器はＤ／Ａ変換器に適用してもＡ／Ｄ変
換２１÷と同様な効果が得られる。この場合はディジタ
ル変調信号をディジタル入力信号に／ＪＩＪ算する。
換２１÷と同様な効果が得られる。この場合はディジタ
ル変調信号をディジタル入力信号に／ＪＩＪ算する。
く効 果〉
以上ＡＧ）−明したようにこの発明の符号器を１［１い
たＡ／Ｄｅ換器、Ｄ ／ Ａ 変換器）Ｓ ／ Ｎ ！
ｌ〒＋Ｉ： １４ ｉｆｆ：米杉のように′］ＩＪ定の
人力レベルで人きなＳ／Ｎ劣化がなく、広い人力レベル
範囲において１；ｊ」いＳ／Ｎを得ることができる利点
がある。この発明のｓＡｑ特性は理想リニアＡ／Ｄ変換
器、Ｄ／Ａ変換λ÷に近いものでちゃ、音声信号等以外
にも広く汎用的に適用できる利点がある。ま／乙この発
明の符号器金用い／こＡ／Ｄ変換器、Ｄ、／Ａ変換器で
は高い精度の素子が８兜なく、集積回路上に経済的に実
現できるという利点もある。さらに高周波・：）１域に
分布するｋ“１１音をフィルタによって除去することに
よって、７１１７１１ｉｊ等からの外来雑音も同時に除
去されるのて耐雑音性が高く、アナログ回路部分とロジ
ック回路ケ同−チツブ上に搭ｉ＋ｔｌｌ： しても旨い
Ｓ／Ｎ特性が確保されるという利点もある。また前記実
施例のようにｖ ａｌ：！ｌ信号を動作クロックを分周
して作る場合は、ディジタルフィルタ１７で変、週信号
成分を除去する際に、ディジクルフィルタ１７の動１１
クロックと変調１言号とが同１す１［７、これと良好に
除去できる。なおフィルタ１７として（はアナログフィ
ルタでもよい。
たＡ／Ｄｅ換器、Ｄ ／ Ａ 変換器）Ｓ ／ Ｎ ！
ｌ〒＋Ｉ： １４ ｉｆｆ：米杉のように′］ＩＪ定の
人力レベルで人きなＳ／Ｎ劣化がなく、広い人力レベル
範囲において１；ｊ」いＳ／Ｎを得ることができる利点
がある。この発明のｓＡｑ特性は理想リニアＡ／Ｄ変換
器、Ｄ／Ａ変換λ÷に近いものでちゃ、音声信号等以外
にも広く汎用的に適用できる利点がある。ま／乙この発
明の符号器金用い／こＡ／Ｄ変換器、Ｄ、／Ａ変換器で
は高い精度の素子が８兜なく、集積回路上に経済的に実
現できるという利点もある。さらに高周波・：）１域に
分布するｋ“１１音をフィルタによって除去することに
よって、７１１７１１ｉｊ等からの外来雑音も同時に除
去されるのて耐雑音性が高く、アナログ回路部分とロジ
ック回路ケ同−チツブ上に搭ｉ＋ｔｌｌ： しても旨い
Ｓ／Ｎ特性が確保されるという利点もある。また前記実
施例のようにｖ ａｌ：！ｌ信号を動作クロックを分周
して作る場合は、ディジタルフィルタ１７で変、週信号
成分を除去する際に、ディジクルフィルタ１７の動１１
クロックと変調１言号とが同１す１［７、これと良好に
除去できる。なおフィルタ１７として（はアナログフィ
ルタでもよい。
第１図ｔよ従来のオーバーサンプル９′：１号器を月１
い／こＡ／１〕変換器の構成を示すブロック図、第２図
は従゛１（のオーバーリー〕／プルｊ守弓器を用いたＤ
／Ａ変換）（：すの構成を示すグロック図、第３図は改
産されグζ従来の″ｉコ１号器の構成を示すブロック図
、第４図は従来の変調（ｔｊ号源の波形を示す図、第５
図は基本構成Ａ／Ｄ変換器のＳ／Ｎ特性を示す図、第６
図及び第７図ｔまそれぞれ従来形Ａ ／ Ｉ）変換器の
Ｓ／Ｎ特性を示す図、第８図はこの発明によるオーバー
ナンプル形符号器の一例を示すブロック図、第９図はこ
の発明に用いられる変調信号の波形例を示す図、第１０
図は微小信号入力時のＳ／Ｎと直流レベルの関係を示す
図、第１１図乃至第１３図はそれぞれこの発明を適用し
たＡ／Ｄ変換器のＳ／Ｎ特性を示す図、第１４図はこの
発明の具体例を示す回路＋２１である。 １１：信号入力端子、１２：加筒器、１３：Ｄ／Ａ変換
回路、１４：積分器、１５ ＋ Ｌｊ量子化器１６：出
力端子、１９：クロック端子、３１：変調ｆｌｊ号諒。 特５′Ｆ出願人 日本電信電話公ンー１代 理 人 草
野 ［（１ 丼 １ 図 １ 丼３ 図 ３ 井４ 図 升７図 入力レベル（ｄＢ） ″）ｆｌ ８ 霞 １ ７９ 図 ’′ｙｒ１０口 山シ完レベル １派しベル 第１０ 図 ７１３図 Ｉ へ刀しベル（０日）
い／こＡ／１〕変換器の構成を示すブロック図、第２図
は従゛１（のオーバーリー〕／プルｊ守弓器を用いたＤ
／Ａ変換）（：すの構成を示すグロック図、第３図は改
産されグζ従来の″ｉコ１号器の構成を示すブロック図
、第４図は従来の変調（ｔｊ号源の波形を示す図、第５
図は基本構成Ａ／Ｄ変換器のＳ／Ｎ特性を示す図、第６
図及び第７図ｔまそれぞれ従来形Ａ ／ Ｉ）変換器の
Ｓ／Ｎ特性を示す図、第８図はこの発明によるオーバー
ナンプル形符号器の一例を示すブロック図、第９図はこ
の発明に用いられる変調信号の波形例を示す図、第１０
図は微小信号入力時のＳ／Ｎと直流レベルの関係を示す
図、第１１図乃至第１３図はそれぞれこの発明を適用し
たＡ／Ｄ変換器のＳ／Ｎ特性を示す図、第１４図はこの
発明の具体例を示す回路＋２１である。 １１：信号入力端子、１２：加筒器、１３：Ｄ／Ａ変換
回路、１４：積分器、１５ ＋ Ｌｊ量子化器１６：出
力端子、１９：クロック端子、３１：変調ｆｌｊ号諒。 特５′Ｆ出願人 日本電信電話公ンー１代 理 人 草
野 ［（１ 丼 １ 図 １ 丼３ 図 ３ 井４ 図 升７図 入力レベル（ｄＢ） ″）ｆｌ ８ 霞 １ ７９ 図 ’′ｙｒ１０口 山シ完レベル １派しベル 第１０ 図 ７１３図 Ｉ へ刀しベル（０日）
Claims (1)
- （１） 入力信号周波数より高い一定周波数でサンプリ
ングされた入力信号から、その［）ＩＪのサンプル周！
ｔｌｌの′４ｒ１号化出ノＪ ｌｔＴ号ケ差し引く加算
器と、その加３１１乙の出力を積分する積分器と、その
積分器の出力を１１量子化する量子化器とを自し、その
量子化器の出力を１で１号化出力信号とするとともに１
）ＩＪ記加算器に戻して帰還ループを形成する符号器に
おいて、入力信号周波数より高く、サンプリンク周波数
より低い周波数をもち立上シ部及び立下り部の振幅が人
とされた矩形波変調信号を入力信号に加冨１する１段が
設けられていることを特徴とするオーバーサンプル符号
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164383A JPS6032433A (ja) | 1983-08-01 | 1983-08-01 | オ−バ−サンプル形符号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14164383A JPS6032433A (ja) | 1983-08-01 | 1983-08-01 | オ−バ−サンプル形符号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032433A true JPS6032433A (ja) | 1985-02-19 |
Family
ID=15296814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14164383A Pending JPS6032433A (ja) | 1983-08-01 | 1983-08-01 | オ−バ−サンプル形符号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112822A (ja) * | 1987-10-26 | 1989-05-01 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング形ｄ／ａ変換器 |
| JP2009046853A (ja) * | 2007-08-17 | 2009-03-05 | Ohbayashi Corp | 土留壁の止水構造及び止水構造の構築方法 |
-
1983
- 1983-08-01 JP JP14164383A patent/JPS6032433A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112822A (ja) * | 1987-10-26 | 1989-05-01 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング形ｄ／ａ変換器 |
| JP2009046853A (ja) * | 2007-08-17 | 2009-03-05 | Ohbayashi Corp | 土留壁の止水構造及び止水構造の構築方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100313079B1 (ko) | 음성디지탈화방법과장치 | |
| Candy | A use of double integration in sigma delta modulation | |
| CN101427471B (zh) | 使用模拟-数字δ-∑调制器的信号处理系统及方法 | |
| CA1218157A (en) | Analog and digital signal apparatus | |
| EP0617516B1 (en) | Sigma-delta modulator with improved tone rejection and method therefor | |
| US6255974B1 (en) | Programmable dynamic range sigma delta A/D converter | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| ES519149A0 (es) | Un modulador delta-sigma para codificar digitalmente una senal de entrada analogica. | |
| JPH04229723A (ja) | 高次シグマ・デルタアナログ／デジタル変換器 | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| US20040233085A1 (en) | Output filter for delta sigma modulator and digital signal processor provided with the same | |
| JPS6014536B2 (ja) | ｂビツト補助Ａ／Ｄ変換器付き（ｂ＋ａ）ビツトＡ／Ｄ変換器 | |
| US5276764A (en) | Method and device for compressing and expanding an analog signal | |
| Candy et al. | A per-channel A/D converter having 15-segment µ-255 companding | |
| JPS6032433A (ja) | オ−バ−サンプル形符号器 | |
| JPH073953B2 (ja) | コード変換器 | |
| Aldajani et al. | A stable adaptive structure for delta modulation with improved performance | |
| JPH0477493B2 (ja) | ||
| Ramesh et al. | Sigma delta analog to digital converters with adaptive quantization | |
| US3651515A (en) | Capacitive switched gain ratio operational amplifier pcm decoder | |
| Coates et al. | Sampling and Pulse Code Modulation | |
| Al Smadi et al. | Estimation and Design Techniques for Adaptive Delta Modulation Using Otas | |
| JPS59210723A (ja) | 符号器 | |
| Finck | High performance stereo bit-stream DAC with digital filter | |
| Adams | Design and Implementation of an Audio 18-Bit Analog-to-Digital Converter Using Oversampling Techniques |