JPS6031601A - 制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は所謂ラッチングリレーを用いてその出力にて機
器を制御する回路に関する。

〔背景技術〕

従来、リレーによる制御回路をそのま一電子回路に置き
換えている場合が多い。

これはきわめて単純な機能で論理ゲートのみで構成でき
る場合は問題が生・じないがより機能を高めるために７
リツプ７０ツブ等の記憶素子やカウンティング素子等を
用いるとノイズによる誤動作が生じシステムの信頼性を
下げる。誤動作除去には高度の電子技術を必要とする。

とくにカウンティング素子の誤動作除去は市販品を用い
るかぎりきわめて困難である。

また各種の機能を出すには特定の機器（カウンター・タ
イマー）を外付せざるを得ない場合が多く標準化が困難
である。

〔発明の目的〕

□　本発明は上記の点に鑑みてなしたものであって、即
ちラッチングリレーを用いることにより、標・単化が容
易で、耐ノイズ性に秀れかつ高度の制御機能が得られる
回路本式を提供するものである。

〔発明の開示〕

（実施例） 以下本発明を一実施例として掲げた図面に基いて説明す
ると、第１図は基本構成図を示す。

すなわち外来サーチより電子回路を保護する入力部１と
、入力部１自分自身の出力１ａ及びドライブ回路２の出
力２ａおよびリレー６の接点４の出力４ａを取り込み論
理判断を行なうゲート部５と、ゲート部５および入力部
１からの信号を受けてラッチングリレー６を駆動するド
ライブ回路２、該ドライブ回路２で駆動されるラッチン
グリレー６およびその接点４から構成される。

こソで入力部１は抵抗とコンデンサで、且つゲート部５
はＡＮＤ　、ＯＲ等で構成される。ドライブ回路２はＩ
Ｃ化された基本的なものであり特殊な機能を持つので詳
細に説明する。９Ｊ２図はドライブ回路２とラッチング
リレー３との接続図で第３図はドライブ回路２の各端子
Ｒ６Ｓ、Ｔ、Ｍへの入力信号と接点動作との関連を示し
たものである。

すなわちドライブ回路２は負論理信号で動作する４ケの
入力端子Ｒ，Ｓ、Ｔ、Ｍを持ち、セット端子Ｓにパルス
信号を加えることにより接点４が動作状態に軟化、リセ
ット端子ノ（に信号を加えると接点４が初期状態に復帰
するようにその出方Ｑσはラッチングリレー６のコイル
に接続されている。

モノ端子Ｍに入力した場合は汎用リレー（無極リレー）
と同じ動作をし、トグル端子１゛に入力するとステッピ
ングリレーとして動作する。これは第６図に示す。

第４図は入力部１を示す基本的構成図で、本来制御回路
では外来サーチによる電子回路の破壊を防ぐことがポイ
ントとなる。

また押釦スイッチ等に加える電圧は＾いほど信頼性が高
い。而して、第５図は具体的な回路図である。

すなわち分圧回路６でゲート回路５の許容入力電圧にま
で落し、さらに第１ザージ保護回路７のダイオードｎＢ
、Ｄ４　でサーチを吸収する。電源ＤＣは第２、第３の
サージ保護回路８．９のダイオードＤＯ，ＤＩ、　Ｄ２
及び抵抗Ｒ４でサージを阻止する。

侵入するサーチが低いと想定される場合は第３のサージ
保護回路９のダイオードＤＯ１Ｄ１は省略できる。

またドライブ回路２及びゲート部５のＩＣが保護ダイオ
ードを有する場合は第１のサージ保護回路８のダイオー
ドＤ８、Ｄ４を省略できる。且つ、スイッチ類の信頼性
が十分に高い場合は第２、第６の保護回路８．９の出力
電圧ｖ１＝ｖ２とし、抵抗に２　＝　Ｑとし、抵抗Ｒ８
除去とし回路を簡略化できる。　− 第６図はカウンタ機能を付加したもので、誤動作（シ、
やすたンめ・、−細心のｙＡ・〆、対策を必要とＪ二る
。力−ウ１．゛ンティング機能を容易に付加できること
である。これはドライブ回路２とラッチングリレー６と
の多段接続でＮ進カウンティング回路１０を構成し、そ
の出力１０ａをゲート！ｉ５５に入力することにより、
カウンティング機能を持つ制御回路を構成した例を示す
。

第７図はプログラマブルカウンタ機能の付加を示し、第
６図のカウンティング回路の接点出力４ａをすべてゲー
ト部に入力し、ゲート部５にプログラマブルな素子ＰＡ
Ｌ（プログラマブルアーリロジックと称し、内部の論理
回路網を外部からパルス−流で切断することにより任意
の論理回路を構成できる素子）を用い、その出力５ａで
カウンティング回路１０のリレー３をリセットすること
により、プログラマブルなカウンタを構成できる。

第８図は具体的な実施例のひとつで１０進カウンタを構
成した例を示す。

リレードライブ回路２ラツチングリレー６とを４段接続
し、接点Ｋｌ、、に４の共通端子と接地、Ｋｌの常開接
点出力、Ｋ２の常閉接点出力、Ｋ８　の常開接点出力に
４の常開接点出力を４ＮＡＮＤゲート２Ｑ１に接続する
。入力信号が１０回入力されると５Ｑｓの出力５ａはＨ
−ｅ　Ｌに変化し、接続されているリレーをすべてリセ
ットし初期状態に帰すので１０式カウンタとして動作す
る。

これを拡張すればＮ進カウンタとして動作させられる。

、第９図はカウンティング部からの入力をゲート部５で
ゲートによる組み合わせまたはデコーダ１１でデコード
して（この場合は４→１６変換）出力し、その出力１１
ａにリレー１２を接続すると、シフトスイッチＳ８を押
すたびにリレー１２・・・が順次オン、オフするステッ
ピング出力が得られる。

第１０図はソフトスイッチＳ、を押すごとに接点Ｋｌ、
　Ｒ２・・・が順次オンしていく順次起動するリレ一群
を備えた回路構成の実施例を示す。

入力信号はサーヂ保験のための入力部１を経てコンデン
サＣ１、抵抗Ｒ１、Ｒ１でパルスに変換され機能ＩＣＱ
１のセラ）　％１子に加えられる。リレードライブ回路
２Ｑ１が動作しリレー３Ｃ１に電流が流れ、接点Ｋｌが
閉ぢる。接点に１が閉ぢても入力パルスはリレーの動作
時間よりはるかに短かいから、リレードライブ回路２Ｑ
２に入力は加わらないので該リレードライブ回路２Ｑ２
は動作しない。（またリレーはラッチングタイプだから
接点に１は閉ぢたま＼に保たれる） 次のパルス信号でリレードライブ回路２Ｑ１．２ｑ２と
もに動作するがすでにリレードライブ回路２Ｑｌは動作
しているのでリレードライブ回路２Ｑ２のみが動作し、
接点に２が閘ぢてリレードライブ回路２Ｑｓは動作可能
の状態に移る。

従って次のパルスでリレードライブ回路２Ｑａが動作す
る。

このように次々と順次動作していき接点狗、Ｒ２・・・
と１幀次閉ぢてぃ（。

第１０図の回路構成では丁でに動作済みのリレーにも動
作ごとに電流が流れるという欠点がありラッチングリレ
ーの特性を十分に住がしているとは云えない。

第１１図は動作の必要なリレーのみに電流が流れるよう
に、動作の終ったリレーには信号が入力されないよう接
続されてトランスファー接点が必要であるとの欠点かあ
るが省エネ効果がある。

前述の第９図でもステッピング機能を付加できるがゲー
ト部５で論理構成を行なう必要があっな本方式は必要と
するリレーの個数は増えるがゲート部５で回路作成の必
要がなく、リレードライブ回路２とリレー３との多段接
続で容易に任意のシフト段数のステッピング出力を付加
できる。

第１０図はステッピング機能の回路の初段のリレーにデ
ータスイッチが１のとき入力し、０のとき入力しない回
路を構成して入力すると、シフトレヂスタ４！Ａ能を持
つ回路を構成できる。

第１１図はリレードライブ回路２にラッチングリレー６
のより筒度な使用法を考える時である。

第１２図は端子Ｒ，Ｓ、Ｔのすべてめ　を使用している
ので拡張性が弱い。

第１３図は、任意ステップの遂行等機能付加に適切な端
子１゛を使用せず残しておき端子Ｒ，Ｓのみを用いて回
路構成した例を示す。

〔発明の効果〕

本発明は上記の如く構成したから次の効果がある。

■　誤動作の主因のフリップの代りにノイズに強いラッ
チングリレーを記憶素子として用いられ、信頼性が同上
する。

■　高機能化と周辺電子回路の簡略化のため、特定機能
を備えたＩＣをリレーに内蔵またはこのＩＣを介してラ
ッチングリレーを駆動する。

ことにより電子回路はほとんど論理ゲートで構成でき、
ＰＡＬに容易に置き換え得る。

■　カウンティング、シフトレジスタ等の機能も容易に
実現でき標準化が可能となる。

■　高度のノイズ除去技術・電子技術を必要とし１ない
回路が簡略１ヒされる。

【図面の簡単な説明】

図面は本発明制御回路の一実施例を示し、第１図は基本
構成図、第２図はドライブ回路図、第６図は動作時間チ
ャート図、第４図乃至第１６図は夫々異なる実施例図で
ある。 １・・・入力部、２・・・リレードライブ回路、６・・
・ラッチングリレー、４・・・接点、５・・・ゲート部
。 特許出願人 松下電工株式会社 代理人弁理士　竹　元　敏　丸 （ほか２名）

Claims (1)

【特許請求の範囲】
1. （１）１の入力パルスによって１のドライブを行い、且
   つ次の入力パルスによって前記１のドライブとは異なる
   ドライブを行うと共に、その各々のドライブ後は次の入
   力パルスまでのそのドライブを機械的に維持するラッチ
   ングリレーと、この各々の入力パルスに対応して該ラッ
   チングリレーをドライブするＩＣ化されたドライブ回路
   と、このドライブ回路の出力及びリレー接点の出力を取
   り込んで論理判断を行うゲート部と、このゲート部及び
   ドライブ回路の前段に接続されて両者の耐外来サージ保
   護用の入力部とでなしたことを特徴とした制御回路。