JPS6030210A - ジヤイレ−タ - Google Patents
ジヤイレ−タInfo
- Publication number
- JPS6030210A JPS6030210A JP58138816A JP13881683A JPS6030210A JP S6030210 A JPS6030210 A JP S6030210A JP 58138816 A JP58138816 A JP 58138816A JP 13881683 A JP13881683 A JP 13881683A JP S6030210 A JPS6030210 A JP S6030210A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/42—Gyrators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/902—Optical coupling to semiconductor
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、容量性負荷を見かけ上の誘導性インピーダ
ンス（又はその逆）に変換する変換器として使用される
ジャイレー・夕に関する。
ンス（又はその逆）に変換する変換器として使用される
ジャイレー・夕に関する。
従来、ジャイレータの代表的なものとしては、下記の文
献に示すようなものが知られている。
献に示すようなものが知られている。
（１） Ｔｈｅ ｇｙｒａｔｏｒ、 ａ ｎｅｗ ｅｌ
ｅｃｔｒｉｃ ｎｅｔｗｏｒｋｅｌｅｍｅｎｔ。
ｅｃｔｒｉｃ ｎｅｔｗｏｒｋｅｌｅｍｅｎｔ。
Ｂ、 ＤＳＨ，Ｔｅｌｌｅｇｅｎ
Ｐｈｉｌｌｐｓ Ｒｅ５ｅａｒｃｈ Ｒｅｐｏｒｔｓ、
ｖｏｌ、３、ｐｐ・８１−１０１．１９４８ （２） Ａｎ ｅｌｅｃｔｒｏｎｌｃ ｇｙｒａｔｏｒ
ＨＸＯｌＶｏｏｒｍａｎ ｅｔ ａｌ。
ｖｏｌ、３、ｐｐ・８１−１０１．１９４８ （２） Ａｎ ｅｌｅｃｔｒｏｎｌｃ ｇｙｒａｔｏｒ
ＨＸＯｌＶｏｏｒｍａｎ ｅｔ ａｌ。
ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ−ｓｔａ
ｔｅ ｃｉｒｃｕｉｔｓ ＊ｖｏｌ、５ｃ−７，ｐｐ、
４６９−４７４、Ｄｅｃ、１．９７２第１図は、（２）
の文献で上げたジャイレータの電流的な等価回路を示す
もので、２組の電圧・１゛ば流変換回路を使用したもの
である。すなわち、それぞれのペースが入力端子１１お
よび出力端子１２に接続された一対のＰＮＰ ）ランジ
スタＱｌ ｌＱ２のエミッタ間には抵抗Ｒ１が挿接され
て第１の電圧・電流変換回路が構成され、これらトラン
ジスタＱ ｒ ｒ Ｑ ２のコレクタにはそれぞれ、コ
レクタが上記出力端子１２および入力端子１１に接続さ
れた一対のＮＰＮ ）ランジスタＱ４１Ｑ３のペースが
接続される。上記トランジスタＱ３．Ｑ４のエミッタ間
には抵抗Ｒ２が挿接されて、上記トランジスタ。３ 、
Ｑ４と抵抗Ｒ２とで第２の電圧・電流変換回路が構成さ
れ、それぞれのペース間忙はコンデンサｃｌが挿接され
る。そして、コンデンサＣＩの容量に対応した入力イン
ピーダンスを得る。
ｔｅ ｃｉｒｃｕｉｔｓ ＊ｖｏｌ、５ｃ−７，ｐｐ、
４６９−４７４、Ｄｅｃ、１．９７２第１図は、（２）
の文献で上げたジャイレータの電流的な等価回路を示す
もので、２組の電圧・１゛ば流変換回路を使用したもの
である。すなわち、それぞれのペースが入力端子１１お
よび出力端子１２に接続された一対のＰＮＰ ）ランジ
スタＱｌ ｌＱ２のエミッタ間には抵抗Ｒ１が挿接され
て第１の電圧・電流変換回路が構成され、これらトラン
ジスタＱ ｒ ｒ Ｑ ２のコレクタにはそれぞれ、コ
レクタが上記出力端子１２および入力端子１１に接続さ
れた一対のＮＰＮ ）ランジスタＱ４１Ｑ３のペースが
接続される。上記トランジスタＱ３．Ｑ４のエミッタ間
には抵抗Ｒ２が挿接されて、上記トランジスタ。３ 、
Ｑ４と抵抗Ｒ２とで第２の電圧・電流変換回路が構成さ
れ、それぞれのペース間忙はコンデンサｃｌが挿接され
る。そして、コンデンサＣＩの容量に対応した入力イン
ピーダンスを得る。
」二足のような構成において動作を説明する。
今、入力端子１１および出力端子１２間、っまりトラン
ジスタＱ１＋Ｑ２のペース間にＶなる電位差が印加され
たとすると、抵抗Ｒ１の両端ｇ＋＋ｇ＋’間にはこれに
対応したυｌなる電位差が発生する。ここで、トランジ
スタＱ１＋Ｑ２のＶＢＥを無視すれば、「υキ・Ｖ′」
であシ、抵抗ｒｔ１には図示矢印方向にｉなる′ＩＬＬ
流が流れる。これによって、コンデンサＣＩがＶＣなる
電位差で充電され、このコンデンサＣ，の充電電位によ
ってトランジスタＱ４１Ｑ４かへ４通制御され、前記抵
抗Ｒ２には上記コンデンサＣ１の両端の電位差に対応し
た電流ｉｃが流れる。これによって、容伊性負荷は見か
け上叫叙を性インピーダンスに変換される。
ジスタＱ１＋Ｑ２のペース間にＶなる電位差が印加され
たとすると、抵抗Ｒ１の両端ｇ＋＋ｇ＋’間にはこれに
対応したυｌなる電位差が発生する。ここで、トランジ
スタＱ１＋Ｑ２のＶＢＥを無視すれば、「υキ・Ｖ′」
であシ、抵抗ｒｔ１には図示矢印方向にｉなる′ＩＬＬ
流が流れる。これによって、コンデンサＣＩがＶＣなる
電位差で充電され、このコンデンサＣ，の充電電位によ
ってトランジスタＱ４１Ｑ４かへ４通制御され、前記抵
抗Ｒ２には上記コンデンサＣ１の両端の電位差に対応し
た電流ｉｃが流れる。これによって、容伊性負荷は見か
け上叫叙を性インピーダンスに変換される。
しかし、上記のような構成では、入出力間の印加電圧が
同相である必岐があり、また入力電圧は電流レベルであ
る必要がある。上記トランジスタＱｌ−Ｑ２のコレクタ
側にカレントミラー回路を設ければ入力電圧の範囲を広
げられるが、回路構成が複雑化するのみならずこのカレ
ントミラー回路の動作範囲が電源゛電圧に制限される欠
点がある。さらに、上記ジャイレータを２段縦続接続し
て等測的にトランスを構成できるが、入出力間を分離で
きないため応用範囲が狭い欠点がある。
同相である必岐があり、また入力電圧は電流レベルであ
る必要がある。上記トランジスタＱｌ−Ｑ２のコレクタ
側にカレントミラー回路を設ければ入力電圧の範囲を広
げられるが、回路構成が複雑化するのみならずこのカレ
ントミラー回路の動作範囲が電源゛電圧に制限される欠
点がある。さらに、上記ジャイレータを２段縦続接続し
て等測的にトランスを構成できるが、入出力間を分離で
きないため応用範囲が狭い欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、入力１侃圧・ＩＩ！ｊ囲が広
く設定できるとともに入出力間を分離でき、応用範囲の
広いジャイレータを提供することである。
その目的とするところは、入力１侃圧・ＩＩ！ｊ囲が広
く設定できるとともに入出力間を分離でき、応用範囲の
広いジャイレータを提供することである。
すなわち、この発明においては、光学結合素子を使用す
ることによシ回路の［ハ〕略化を図るとともに、入出力
間を分離し、入力電圧範凹も広く設定するもので、第１
端子に印加された電圧をこれに対応した電流に変換する
第１電圧・電流変換手段を設け、この第１ ｍ圧・′電
流変換手段から出力された電流を第１の電光変換手段に
よって光イｇ号に変換し、この光信号を第１０電光変換
手段と光学的に結合された第１光電変換手段によって対
応した電流に変換する。上記第１光電変換手段の光電変
換出力は、第２端子に接続された負荷インピーダンス手
段に供給され、て電圧・電流変換する。さらに、上記第
２電圧・電流変換手段の出力Ｉｉ流を第２の電光変換手
段によって光信号に変換し、この光信号を上記第２の電
光変換手段と光学的に結合された第２光電変換手段によ
って対応した電流に変換シフ、前記第１ Ｖｊｆｌｉ子
にこの１１流を供玲する如く構成したものである。
ることによシ回路の［ハ〕略化を図るとともに、入出力
間を分離し、入力電圧範凹も広く設定するもので、第１
端子に印加された電圧をこれに対応した電流に変換する
第１電圧・電流変換手段を設け、この第１ ｍ圧・′電
流変換手段から出力された電流を第１の電光変換手段に
よって光イｇ号に変換し、この光信号を第１０電光変換
手段と光学的に結合された第１光電変換手段によって対
応した電流に変換する。上記第１光電変換手段の光電変
換出力は、第２端子に接続された負荷インピーダンス手
段に供給され、て電圧・電流変換する。さらに、上記第
２電圧・電流変換手段の出力Ｉｉ流を第２の電光変換手
段によって光信号に変換し、この光信号を上記第２の電
光変換手段と光学的に結合された第２光電変換手段によ
って対応した電流に変換シフ、前記第１ Ｖｊｆｌｉ子
にこの１１流を供玲する如く構成したものである。
以下、この発明の一実施列について図面を参照して説明
する。第２図において、トランジスタＱｓ＋抵抗Ｒ３、
およびトランジスタＱ６ 。
する。第２図において、トランジスタＱｓ＋抵抗Ｒ３、
およびトランジスタＱ６ 。
抵抗Ｒ４はそれぞれ第１．第２の電圧・電流変換回路を
構成しておシ、上記トランジスタＱ５のペースには入力
端子（第１端子）１３が、Ｑ６のペースには出力端子（
第２端子）１４がそれぞれ接続される。上記トランジス
タＱＳ＋Ｑ６のコレクタにはそれぞれ、第１．第２の賀
光変換（・ミ子たとえｒ、ｆ発光ダイオードＬＥＪ）、
、 ＬＥＤ２を斤して正電＃、■が接続されるととも
に、エミッタにはそれぞれ上記抵抗Ｒ３、Ｒ４を介して
負電源○が接続される。また、上記出力端子１４と正電
源■との間には、発光ダイオードＬＥＤ 、と光学的に
結合された第１の光電変換素子たとえばフォトトランジ
スタＱ７ （フォトカプラＰＣ，）が挿接され、上記入
力何子１３と負ｒにυＶθ間には上記発光ダイオードＬ
ｇＤ２ と光学的に結合された第２の光電変換素子たと
えばフォトトランジスタＱｓ （フォトカプラＰＣ２）
が挿接される。そして、出力柚子１４と負屯源θ間に挿
接された負荷インピーダンスＺＬ （コンデンサＣ２）
の容置に対応した入力インピーダンスを得るようにして
成る。
構成しておシ、上記トランジスタＱ５のペースには入力
端子（第１端子）１３が、Ｑ６のペースには出力端子（
第２端子）１４がそれぞれ接続される。上記トランジス
タＱＳ＋Ｑ６のコレクタにはそれぞれ、第１．第２の賀
光変換（・ミ子たとえｒ、ｆ発光ダイオードＬＥＪ）、
、 ＬＥＤ２を斤して正電＃、■が接続されるととも
に、エミッタにはそれぞれ上記抵抗Ｒ３、Ｒ４を介して
負電源○が接続される。また、上記出力端子１４と正電
源■との間には、発光ダイオードＬＥＤ 、と光学的に
結合された第１の光電変換素子たとえばフォトトランジ
スタＱ７ （フォトカプラＰＣ，）が挿接され、上記入
力何子１３と負ｒにυＶθ間には上記発光ダイオードＬ
ｇＤ２ と光学的に結合された第２の光電変換素子たと
えばフォトトランジスタＱｓ （フォトカプラＰＣ２）
が挿接される。そして、出力柚子１４と負屯源θ間に挿
接された負荷インピーダンスＺＬ （コンデンサＣ２）
の容置に対応した入力インピーダンスを得るようにして
成る。
次に、上記のような構成において］動作を説明する。今
、入力および出力端子１３．１４に印加される電圧およ
び電流をそれぞれ、”、＋Ｉｌ、ｖ２ 、 ＋２とし７
、トランジスタＱｓ 、Ｑａのコレクタ電流をそれぞれ
’ＣＩ ｒ ＩＣ２とすると次式（１）。
、入力および出力端子１３．１４に印加される電圧およ
び電流をそれぞれ、”、＋Ｉｌ、ｖ２ 、 ＋２とし７
、トランジスタＱｓ 、Ｑａのコレクタ電流をそれぞれ
’ＣＩ ｒ ＩＣ２とすると次式（１）。
（２）で表わせる。
Ｉｃ１＝ （Ｖ＋−Ｖｎｐ：）／Ｒｓ ＝ Ｖ＋／Ｒ３
−（１１１Ｃ２＝ （Ｖ２−Ｖｉ＋ｚ）／Ｒ４＝ Ｖ２
／Ｒ４−（２）従っテ、トランジスタＱｓ＋Ｑｅ＋７）
ペース・エミッタ間電圧ＶＢＥを無視すれば、コレクク
′Ｉ江流は入力電圧に比レリする。っまシ、重圧・電流
変換を行なったことになる。
−（１１１Ｃ２＝ （Ｖ２−Ｖｉ＋ｚ）／Ｒ４＝ Ｖ２
／Ｒ４−（２）従っテ、トランジスタＱｓ＋Ｑｅ＋７）
ペース・エミッタ間電圧ＶＢＥを無視すれば、コレクク
′Ｉ江流は入力電圧に比レリする。っまシ、重圧・電流
変換を行なったことになる。
ここで、発光ダイアＦ ｌ’ ＬＤ；ＤＩｒ ＬＩ’ｌ
Ｄ２と７オトトランジスタＱ７．Ｑａ とでイｊｑ成し
たンオトカブラＰＣ，，ＰＣ２の′ｆｊｌ：流伝達比を
それぞれＫｌ、に２ とすると、フォトトランジスタ。
Ｄ２と７オトトランジスタＱ７．Ｑａ とでイｊｑ成し
たンオトカブラＰＣ，，ＰＣ２の′ｆｊｌ：流伝達比を
それぞれＫｌ、に２ とすると、フォトトランジスタ。
７のエミッタｒｕ、 ｂＬ ＋よ、に＋°ｒｃ’ 、Ｑ
ｓ のエミッタ′電流はに２・Ｉｃ２となる。従って
、入カｌ’ｉｆｊ子１３および出力端子１４を流れる電
流ｒ、 、 ＋２はそれぞれ次式（３） 、 （４）で
表わせる。
ｓ のエミッタ′電流はに２・Ｉｃ２となる。従って
、入カｌ’ｉｆｊ子１３および出力端子１４を流れる電
流ｒ、 、 ＋２はそれぞれ次式（３） 、 （４）で
表わせる。
なお、削代（３） 、 （４）においては、トランジス
タＱ５＋Ｑｓのペース電流は無視できるものとする。
タＱ５＋Ｑｓのペース電流は無視できるものとする。
次に、負荷インピーダンスをｚＬとすると、Ｖ２＋１２
の関係は、 ”２ ＝ ＺＬ ・Ｉ ２ −（５） である。削代（３） 、 （４）および（５）を用いて
、入力端子１３側から見た入力インピーダンスＺｉｎを
める。
の関係は、 ”２ ＝ ＺＬ ・Ｉ ２ −（５） である。削代（３） 、 （４）および（５）を用いて
、入力端子１３側から見た入力インピーダンスＺｉｎを
める。
削代（６）で示したように、人力インピーダンスＺｊｎ
は、出力端子１４に接続された負荷インピーダンスＺＬ
の逆数となシ、これはジャイレータの基本動作となる。
は、出力端子１４に接続された負荷インピーダンスＺＬ
の逆数となシ、これはジャイレータの基本動作となる。
この意味でジャイレータはインピーダンスインバータと
も呼ばれている。
も呼ばれている。
上記負荷インピーダンスＺＬとしてコンデンサＣ２を考
えてみる。
えてみる。
であるので、この場合の等価入力インピーダンスは、
＝ｊωＬｅｇ ・・・（８）
となる。従って、訪導性インピーダンスＬｅｇに等しい
ことがわかる。これを第３図（、） 、 （ｂ）に示す
。一般に、大きいコイルを作るのは現実的でないので、
ジャイレータは上述したように容量を用いて大きな値の
インダクタンスを作る目的で使用される。
ことがわかる。これを第３図（、） 、 （ｂ）に示す
。一般に、大きいコイルを作るのは現実的でないので、
ジャイレータは上述したように容量を用いて大きな値の
インダクタンスを作る目的で使用される。
第４図は、この発明の１ｍの実施例を示すもので、前記
第２図の回路においては、入力端子１３には流し込み、
出力端子１４については流し出し方向の電流能力しか無
かったのに対し、それぞれの端子に双方向の電流能力を
持たせる如く構成したものである。すなわち、前記第２
図の回路を接地点を境にして入出力側から見て鏡像とな
るように構成したもので、前記第２図の回路と同一構成
部には同じ符号を、これと対称関係にある部分にはダッ
シュを付した同じ符号を付しその説明は省略する。
第２図の回路においては、入力端子１３には流し込み、
出力端子１４については流し出し方向の電流能力しか無
かったのに対し、それぞれの端子に双方向の電流能力を
持たせる如く構成したものである。すなわち、前記第２
図の回路を接地点を境にして入出力側から見て鏡像とな
るように構成したもので、前記第２図の回路と同一構成
部には同じ符号を、これと対称関係にある部分にはダッ
シュを付した同じ符号を付しその説明は省略する。
上記のような構成において、入力電圧Ｖｌの正の半サイ
クルには、前記第２図と同一構成部が動作して入力端子
１３および出力端子１４には図示矢印方向に′電流Ｉ、
、Ｉ、が流れる。一方、入力電圧ｖｌの負の半サイクル
には、ダラシ−をイ」シた回路植成部が動作して入力端
子１３および出力端子１４にはし」示破線矢印方向に電
流１１’＋１２’が流れる。
クルには、前記第２図と同一構成部が動作して入力端子
１３および出力端子１４には図示矢印方向に′電流Ｉ、
、Ｉ、が流れる。一方、入力電圧ｖｌの負の半サイクル
には、ダラシ−をイ」シた回路植成部が動作して入力端
子１３および出力端子１４にはし」示破線矢印方向に電
流１１’＋１２’が流れる。
従って、このような構成によれば、交流入力で動作可能
であり、負荷容隘Ｃ２を完全に充放電できる。
であり、負荷容隘Ｃ２を完全に充放電できる。
第５図は、この発明によるジャイレータの試験回路を示
している。この回路は、入力端子１３に抵抗Ｒ６の一端
を接続してＲＬ微分回路に等価とし、上記抵抗Ｒ５のｆ
ｉｂ ＱＡから入力信号Ｖｌｎとして紀６図に示すよう
な±１０Ｖの振幅を有するパルス状信号を入力している
。図において、電源電圧Ｖｃｃ＝１５Ｖ 、 ＶｇＥ＝
−１５Ｖ。
している。この回路は、入力端子１３に抵抗Ｒ６の一端
を接続してＲＬ微分回路に等価とし、上記抵抗Ｒ５のｆ
ｉｂ ＱＡから入力信号Ｖｌｎとして紀６図に示すよう
な±１０Ｖの振幅を有するパルス状信号を入力している
。図において、電源電圧Ｖｃｃ＝１５Ｖ 、 ＶｇＥ＝
−１５Ｖ。
抵抗Ｒ３＋ ”３’ ｒ Ｒ４＋ Ｒ４’ ＋ Ｒ６”
”１ ｋΩ、Ｃ２＝（１，１μＦとした場合、入力電圧
ｖｌ として第６図に示すような出力波形が得られた。
”１ ｋΩ、Ｃ２＝（１，１μＦとした場合、入力電圧
ｖｌ として第６図に示すような出力波形が得られた。
入力電圧Ｖｌの振幅の１の点で実測したパルス幅をＴｗ
ｌ、 Ｔｗ２とすると、前記（８）より、ｒ（、、Ｒ２
”−１の場合、 となる。この誘導性インピーダンスＬｅｇと抵抗Ｒ５の
時定数τ１は、 となる。
ｌ、 Ｔｗ２とすると、前記（８）より、ｒ（、、Ｒ２
”−１の場合、 となる。この誘導性インピーダンスＬｅｇと抵抗Ｒ５の
時定数τ１は、 となる。
一方、実１１１１１ 値Ｕ、Ｖｐ１＝ ７．５ Ｖ ＋
Ｖｐ２ ＝−８，ＯＶ、Ｖｓ＋ ＝ ０．９ Ｖ ＋
Ｖｓ２ ＝ １．ＯＶ、 ’Ｉ’ｗ＋ ＝ ０．１ｍ
５ｅｃ。
Ｖｐ２ ＝−８，ＯＶ、Ｖｓ＋ ＝ ０．９ Ｖ ＋
Ｖｓ２ ＝ １．ＯＶ、 ’Ｉ’ｗ＋ ＝ ０．１ｍ
５ｅｃ。
Ｔｗ２ ＝ ０．１５ ｍ ｓｅｃとなった。
従って、理論値τ、とパルス幅’Ｉ’ＷＩ Ｉ ＴＷ２
の実測値とは良く一致しておシ、０，１μＦのコンデン
サを使用してｏ、ｉＨのインダクタンスを実現できるジ
ャイレータが構成できたことが理解できる。
の実測値とは良く一致しておシ、０，１μＦのコンデン
サを使用してｏ、ｉＨのインダクタンスを実現できるジ
ャイレータが構成できたことが理解できる。
第゛７図は、さらに、この発明の１１口の実施例を示す
ものでフォトカプラの非線形性伝達特性を改善した回路
を示している。すなわち、上記各実施例ではフォトカプ
ラの電流伝達係数Ｋｌ＋に、が線形であると仮定して説
明したが、現実のフォトカプラにおいては、小直流領域
では２乗特性、大電流領域では線形特性を示し、電流領
域によって伝達特性が変化する。また′ＫｉＥＥ電流変
換回路の精度を良くする為に、トランジスタＱｓ＋Ｑｓ
のエミッタ電圧と入力電圧ｖＩ 。
ものでフォトカプラの非線形性伝達特性を改善した回路
を示している。すなわち、上記各実施例ではフォトカプ
ラの電流伝達係数Ｋｌ＋に、が線形であると仮定して説
明したが、現実のフォトカプラにおいては、小直流領域
では２乗特性、大電流領域では線形特性を示し、電流領
域によって伝達特性が変化する。また′ＫｉＥＥ電流変
換回路の精度を良くする為に、トランジスタＱｓ＋Ｑｓ
のエミッタ電圧と入力電圧ｖＩ 。
■２とを等しく設定するだめの誤差増幅回路として働く
オペアンプＡ ｒ ｒ Ａ ２を用いる。さらに、発光
ダイオードＬＥＤ、 ＩＬＥＤ４、この発光ダイオード
ＬＥＤ３． ＬＥＤ４ と光学的に結合されたフォトト
ランジスタＱ９ 、ＱＩＯ（〕十トカプラＰＣ１２１Ｐ
ｃ２２）、抵抗Ｒ５＋Ｒ６およびトランジスタＱｌｔ
＋Ｑｔｚを設けている。
オペアンプＡ ｒ ｒ Ａ ２を用いる。さらに、発光
ダイオードＬＥＤ、 ＩＬＥＤ４、この発光ダイオード
ＬＥＤ３． ＬＥＤ４ と光学的に結合されたフォトト
ランジスタＱ９ 、ＱＩＯ（〕十トカプラＰＣ１２１Ｐ
ｃ２２）、抵抗Ｒ５＋Ｒ６およびトランジスタＱｌｔ
＋Ｑｔｚを設けている。
すなわち、入力端子１３には、オペアンプＡ１の非反転
入力端子が接続逼れ、このオペアンプＡ１の出力端には
トランジスタＱ５のペースが接続される。上記トランジ
スタＱ５のコレクタには、トランジスタＱ＋ｔのペース
が接続されるとともに、フォトトランジスタＱ９のエミ
ッタ。
入力端子が接続逼れ、このオペアンプＡ１の出力端には
トランジスタＱ５のペースが接続される。上記トランジ
スタＱ５のコレクタには、トランジスタＱ＋ｔのペース
が接続されるとともに、フォトトランジスタＱ９のエミ
ッタ。
コレクク間を介して正’ＩＵｃ ｉｊ＋ｉｉ■が接続さ
れ、Ｑ５のエミッタには上記オペアンプＡＩの反転入力
端一が接続されるとともに、抵抗Ｒ３を介して負電源ｅ
が接続される。上記トランジスタＱ＋＋のエミッタには
、抵抗Ｒ５および発光ダイオードＬＥＤｓ 、 ＬＥＤ
Ｉをそれぞれ直列に斤して正電源■が接続され、そのコ
レクタには負電源ｅが接続される。
れ、Ｑ５のエミッタには上記オペアンプＡＩの反転入力
端一が接続されるとともに、抵抗Ｒ３を介して負電源ｅ
が接続される。上記トランジスタＱ＋＋のエミッタには
、抵抗Ｒ５および発光ダイオードＬＥＤｓ 、 ＬＥＤ
Ｉをそれぞれ直列に斤して正電源■が接続され、そのコ
レクタには負電源ｅが接続される。
一方、出力端子１４には、オペアンプＡｔの非反転入力
端子が接続され、このオペアンｆＡ２の出力端にはトラ
ンジスタＱ６のペースが接続される０上ｄ己トランジス
タＱ６のコレクタにはトランジスタＱ１２のペースが接
続されるとともに、フォトトランジスタＱ＋ｏのエミッ
タ、コレクタ間を介して正電源■が接続され、Ｑ６のエ
ミッタには上記オペアンプＡ２０反転入力端一が接続さ
れるとともに、抵抗Ｒ４を介して負電源ｅが接続される
。上記トランジスタＱ１２のエミッタには抵抗Ｒ６およ
び発光ダイオードＬＥＤ４ 、 ｒＪＤ２をそれぞれ直
列に介して正電源■が接続され、そのコレクタには負電
源ｅが接続される。
端子が接続され、このオペアンｆＡ２の出力端にはトラ
ンジスタＱ６のペースが接続される０上ｄ己トランジス
タＱ６のコレクタにはトランジスタＱ１２のペースが接
続されるとともに、フォトトランジスタＱ＋ｏのエミッ
タ、コレクタ間を介して正電源■が接続され、Ｑ６のエ
ミッタには上記オペアンプＡ２０反転入力端一が接続さ
れるとともに、抵抗Ｒ４を介して負電源ｅが接続される
。上記トランジスタＱ１２のエミッタには抵抗Ｒ６およ
び発光ダイオードＬＥＤ４ 、 ｒＪＤ２をそれぞれ直
列に介して正電源■が接続され、そのコレクタには負電
源ｅが接続される。
さらに、前記入力端子１３と負′屯源ｅとの間には、上
記発光ダイオードＬＥＤ２と光学的に結合されたフォト
トランジスタＱｓ （フォトカプラＰＣ２ｏ）が挿接さ
れ、前記出力端子１４と正電源■との間には、上記発光
ダイオードＬＥＤ 、と光学的に結合されたフォトトラ
ンジスタＱ７（フォトカプラｐｃ、、）が挿接されると
ともに、出力端子１４と負電源ｅとの間には負荷インピ
ーダンスＺＬが接続さＪｐで成る。
記発光ダイオードＬＥＤ２と光学的に結合されたフォト
トランジスタＱｓ （フォトカプラＰＣ２ｏ）が挿接さ
れ、前記出力端子１４と正電源■との間には、上記発光
ダイオードＬＥＤ 、と光学的に結合されたフォトトラ
ンジスタＱ７（フォトカプラｐｃ、、）が挿接されると
ともに、出力端子１４と負電源ｅとの間には負荷インピ
ーダンスＺＬが接続さＪｐで成る。
上記のような構成において、発光ダイオードＴ、ＥＤ
、とフォトトランジスタＱ７との電流伝達係数、はよび
ＬＥＤ３とＱ９との電流伝達係数を同じに設定すると、
フォトカプラＰＣ，，とｐｃｉ。
、とフォトトランジスタＱ７との電流伝達係数、はよび
ＬＥＤ３とＱ９との電流伝達係数を同じに設定すると、
フォトカプラＰＣ，，とｐｃｉ。
の伝達特性が一致していれば、トランジスタＱ７とＱ９
の出力電流は同じｉ直になる。
の出力電流は同じｉ直になる。
第８図は、さらにこの発明の龍の実施例を示すものて、
上記６実ＩＡｉ ９１Ｊで示したジャイレータは接地さ
れたインダクタンスしか実現できなかったのに対し、フ
ローティングタイプにし、応用上の制約をなくしたもの
である。この回路は、２組の差動電圧・電流変換回路１
５．１６、および４個のフォトカプラ（ｐｃ、、ＰＣ，
、ｐｃ２゜ｐｃ２）を使用している。すなわち、前’Ａ
Ｆ２第２図の回路を差動入力構成としたものて、前記第
２図の回路と同一構成部には同じ打上を付し、これに対
応する部分にはパーを付けた符号をｆ＝ｆ してその説
明は省ｌ１１６する。なお、各電流源１０．ＴＯ。
上記６実ＩＡｉ ９１Ｊで示したジャイレータは接地さ
れたインダクタンスしか実現できなかったのに対し、フ
ローティングタイプにし、応用上の制約をなくしたもの
である。この回路は、２組の差動電圧・電流変換回路１
５．１６、および４個のフォトカプラ（ｐｃ、、ＰＣ，
、ｐｃ２゜ｐｃ２）を使用している。すなわち、前’Ａ
Ｆ２第２図の回路を差動入力構成としたものて、前記第
２図の回路と同一構成部には同じ打上を付し、これに対
応する部分にはパーを付けた符号をｆ＝ｆ してその説
明は省ｌ１１６する。なお、各電流源１０．ＴＯ。
・・・は、差動電圧・′電流変換回路のノ９イアス電流
を打ち消すためのものである。
を打ち消すためのものである。
このような構成によれば、出力端子１４゜１４間ＶＣ４
７１ｒ接したコンデンサＣ２の容量に等価−／ＺＵｊ８
性インピーダンスＬｅｇが入力端子１３゜１３間に得ら
れる。
７１ｒ接したコンデンサＣ２の容量に等価−／ＺＵｊ８
性インピーダンスＬｅｇが入力端子１３゜１３間に得ら
れる。
以上説明したようにこの発明によれば、入力′屯圧鞍囲
が広く設定できるとともに入出力間を分離でき、応用範
囲の広いジャイレータが得られる。
が広く設定できるとともに入出力間を分離でき、応用範
囲の広いジャイレータが得られる。
第１図は従来のジャイレータを示す回路図、第２図はこ
の発明の一実施例に係るジャイレータを示す回路図、第
３図は上記第２図の回路の動作を説明するだめの図、第
４図はとの発明の他の実施レリを示す回路図、第５図は
この発明によるジャイレータの特性を調べるだめの試験
回路図、第６図は上記第５図の試験回路の特性を説明す
るだめのタイミングチャート、第７図および第８図はそ
れぞれこの発明の他の実施例を示す回路図である。 １３・・・入力端子（第１端子）、１４・・・出力端子
（第２端子）、Ｑ５．Ｑ６・・・トランジスタ、Ｒ３，
Ｒ，・・・抵抗、ＬＥＤｌ、Ｉ、ＥＤ、・・・発光ダイ
オード（第１．第２電光変換手段）、ｚＬ・・・負荷イ
ンピータンス手段、Ｑ７ ＋Ｑａ・・・フォトトランジ
スタ（第１．第２光電変換手段）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
の発明の一実施例に係るジャイレータを示す回路図、第
３図は上記第２図の回路の動作を説明するだめの図、第
４図はとの発明の他の実施レリを示す回路図、第５図は
この発明によるジャイレータの特性を調べるだめの試験
回路図、第６図は上記第５図の試験回路の特性を説明す
るだめのタイミングチャート、第７図および第８図はそ
れぞれこの発明の他の実施例を示す回路図である。 １３・・・入力端子（第１端子）、１４・・・出力端子
（第２端子）、Ｑ５．Ｑ６・・・トランジスタ、Ｒ３，
Ｒ，・・・抵抗、ＬＥＤｌ、Ｉ、ＥＤ、・・・発光ダイ
オード（第１．第２電光変換手段）、ｚＬ・・・負荷イ
ンピータンス手段、Ｑ７ ＋Ｑａ・・・フォトトランジ
スタ（第１．第２光電変換手段）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
Claims (1)
- 第１端子に印加された電圧をこれに対応した電流に変換
する第１電圧・電流変換手段と、この第１電圧・電流変
換手段から出力された電流を光信号に変換する第１の電
光変換手段と、上記第１電光変換手段と光学的に結合さ
れ、第２端子に接続された負荷インピーダンス手段にこ
の第１電光変換手段によって発生された光信号に対応し
た電流を供給する第１光電変換手段と、上記負荷インピ
ーダンス手段によって第２端子に発生された電圧をこれ
に対応した電流に変換する第２電圧・電流変換手段と、
この第２′ビ・電流変換手段から出力された電流を光信
号に変換する第２の電光変換手段と、上記第２電光変換
手段と光学的に結合され、第１端子に上記第２電光変換
手段によって発生された光信号に対応した電流を供給す
る第２光電変換手段とを具備し、上記第２端子に接続さ
れた負荷インピーダンスの逆数に比例した第１ψＩＭ子
の大刀インピーダンスを得る如く構成したことを％徴と
するジャイレータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138816A JPS6030210A (ja) | 1983-07-29 | 1983-07-29 | ジヤイレ−タ |
| US06/632,858 US4565962A (en) | 1983-07-29 | 1984-07-20 | Gyrator |
| DE19843427862 DE3427862A1 (de) | 1983-07-29 | 1984-07-27 | Gyrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138816A JPS6030210A (ja) | 1983-07-29 | 1983-07-29 | ジヤイレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030210A true JPS6030210A (ja) | 1985-02-15 |
Family
ID=15230904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138816A Pending JPS6030210A (ja) | 1983-07-29 | 1983-07-29 | ジヤイレ−タ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4565962A (ja) |
| JP (1) | JPS6030210A (ja) |
| DE (1) | DE3427862A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4669037A (en) * | 1985-02-01 | 1987-05-26 | Bobry Howard H | Isolator for power system instrument |
| US5144287A (en) * | 1990-12-28 | 1992-09-01 | Rolm Systems | Current level sensing circuit for use with gyrator circuitry |
| JPH05283972A (ja) * | 1992-04-03 | 1993-10-29 | Nec Corp | フィルタ回路 |
| IT1289817B1 (it) * | 1996-12-30 | 1998-10-16 | Plaset Srl | Dispositivo per il controllo di un motore elettrico sincrono con rotore a magnete permanente |
| GB2352102B (en) * | 1999-07-16 | 2004-06-16 | Ericsson Telefon Ab L M | Integrated circuit |
| US6710317B2 (en) * | 2000-04-14 | 2004-03-23 | Robert David Meadows | Current to voltage converter with optical gain mechanism |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3513401A (en) * | 1966-04-15 | 1970-05-19 | Hitachi Ltd | Circuit arrangements employing active elements therein functioning as circulators,gyrators,inductors or filters |
| US3452304A (en) * | 1967-05-10 | 1969-06-24 | Bell Telephone Labor Inc | Nonreciprocal wave translating device |
| US3497836A (en) * | 1968-10-15 | 1970-02-24 | Bell Telephone Labor Inc | Nonreciprocal transistor network |
| US3500262A (en) * | 1968-10-15 | 1970-03-10 | Bell Telephone Labor Inc | Nonreciprocal gyrator network |
| US3501716A (en) * | 1968-12-03 | 1970-03-17 | Bell Telephone Labor Inc | Gyrator network using operational amplifiers |
-
1983
- 1983-07-29 JP JP58138816A patent/JPS6030210A/ja active Pending
-
1984
- 1984-07-20 US US06/632,858 patent/US4565962A/en not_active Expired - Lifetime
- 1984-07-27 DE DE19843427862 patent/DE3427862A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3427862C2 (ja) | 1987-07-09 |
| US4565962A (en) | 1986-01-21 |
| DE3427862A1 (de) | 1985-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4739174A (en) | Converting circuit having first and second optically coupled phototransistors and first and second operational amplifiers | |
| JPS6030210A (ja) | ジヤイレ−タ | |
| JPS58149595A (ja) | 電流送信機 | |
| US3898578A (en) | Integrable power gyrator | |
| JPS56164605A (en) | Multistage amplifying circuit | |
| JPS57121308A (en) | Power amplifier | |
| JPH0310243B2 (ja) | ||
| JP3181961B2 (ja) | アイソレーションアンプ | |
| SU1749887A1 (ru) | Управл емый резистор | |
| JPS635297Y2 (ja) | ||
| SU1672557A1 (ru) | Оптоэлектронный гиратор | |
| SU980233A1 (ru) | Преобразователь переменного тока в посто нный | |
| JPH0336093Y2 (ja) | ||
| JPS59201508A (ja) | 電圧電流変換回路 | |
| SU601827A1 (ru) | Пороговый логический элемент | |
| SU1237167A1 (ru) | Усилитель биопотенциалов с оптической разв зкой | |
| SU1455387A1 (ru) | Входное устройство схемы сравнени токов | |
| SU1405078A1 (ru) | Функциональный преобразователь | |
| JP2759212B2 (ja) | 周波数−電圧、周波数−電流変換回路 | |
| JPS6115632Y2 (ja) | ||
| JPS586443U (ja) | 入出力絶縁形直流信号伝送回路 | |
| JPS59112713A (ja) | インピ−ダンス変換回路 | |
| JPH03286608A (ja) | カレントミラー回路 | |
| JPS5841470B2 (ja) | 周波数一電流変換回路 | |
| JPS5959021U (ja) | 絶縁増幅器 |