JPS6028398B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS6028398B2 JPS6028398B2 JP13096976A JP13096976A JPS6028398B2 JP S6028398 B2 JPS6028398 B2 JP S6028398B2 JP 13096976 A JP13096976 A JP 13096976A JP 13096976 A JP13096976 A JP 13096976A JP S6028398 B2 JPS6028398 B2 JP S6028398B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- weirs
- short
- weir
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送装置、とくに蛇行状の電荷通路を有す
る電荷転送装置の改良に関するものである。
る電荷転送装置の改良に関するものである。
本発明者らの内の１名は、さきに特願昭５０一１３１９
４１号（特公昭５７一５６７８１号）により、蛇行状の
電荷通路を有する電荷転送装置を提案した。
４１号（特公昭５７一５６７８１号）により、蛇行状の
電荷通路を有する電荷転送装置を提案した。
この電荷転送装置は、第１図に示すように、半導体基板
の一主表面上において互いに平行に延長する帯状の電荷
堰１および２に挟まれた区域を電荷転送領域とし、さる
各帯状電荷堰から上記転送領域の中央へ向って延長する
短かい電荷堰３ａ，３ｂ，３ｃ……および４ａ，４ｂ，
４ｃ……が設けられている。以下電荷堰３ａ，３ｂ，３
ｃ・・・・・・を第１群、同じく４ａ，４ｂ，４ｃ……
を第２群と呼ぶことにする。第１図から明らかなごとく
、２つの電荷渡群は上下から交互に突出するように配列
されていて、この配列により、電荷転送領域内に蛇行状
の電荷通路Ｒが設定されている。ただし上記電荷通路Ｒ
内を、矢付き曲線５で示す方向に沿って電荷を転送する
ためには、電荷転送領域下に、深さの異なる電位の井戸
（ｐｏ企ｎｔｉａｌｗｅｌｌ）を形成することと、電荷
転送領域に上にその長手方向に沿って中央部で２分され
た２本の帯状転送電極（図示せず）を絶縁膜を介して配
設することが必要である。
の一主表面上において互いに平行に延長する帯状の電荷
堰１および２に挟まれた区域を電荷転送領域とし、さる
各帯状電荷堰から上記転送領域の中央へ向って延長する
短かい電荷堰３ａ，３ｂ，３ｃ……および４ａ，４ｂ，
４ｃ……が設けられている。以下電荷堰３ａ，３ｂ，３
ｃ・・・・・・を第１群、同じく４ａ，４ｂ，４ｃ……
を第２群と呼ぶことにする。第１図から明らかなごとく
、２つの電荷渡群は上下から交互に突出するように配列
されていて、この配列により、電荷転送領域内に蛇行状
の電荷通路Ｒが設定されている。ただし上記電荷通路Ｒ
内を、矢付き曲線５で示す方向に沿って電荷を転送する
ためには、電荷転送領域下に、深さの異なる電位の井戸
（ｐｏ企ｎｔｉａｌｗｅｌｌ）を形成することと、電荷
転送領域に上にその長手方向に沿って中央部で２分され
た２本の帯状転送電極（図示せず）を絶縁膜を介して配
設することが必要である。
電位の井戸を形成するための手段の一つは、電荷転送領
域内に局部的に不純物を導入することであって、この点
につき次に幾分詳細に説明する。まず説明の便宜のため
に、電荷転送領域内で同一群中で相隣る２本の短かし、
電荷堰（たとえば３ａと３ｂ）とに挟まれる領域をセル
と呼ぶことにする。
域内に局部的に不純物を導入することであって、この点
につき次に幾分詳細に説明する。まず説明の便宜のため
に、電荷転送領域内で同一群中で相隣る２本の短かし、
電荷堰（たとえば３ａと３ｂ）とに挟まれる領域をセル
と呼ぶことにする。
ただしセルの幅は電荷転送領域の幅の１′２であって、
したがってたとえば短かし、電荷堰４ａと４ｂとに挟ま
れる領域は、同じく３ａおび３ｂに挟まれる領域とは別
個のセルとする。また各個のセルには矢付き曲線５で示
した方向に順番に１１，１２，１３・・…・という符号
を付ける一方の帯状電荷堰１に沿って配列されたセル１
２，１４，１６・・・・・・についてはそれらを共通に
覆う形で図示しない第１の転送電極が設けられ、また他
方の帯状電荷堰２に沿って配列されたセル１１，１３，
１５，１７・・・・・・についてそれらを共通に覆って
図示しない第２の転送電極が設けられる。いまセル１２
に電荷が蓄積されているとして、次の転送の時点ではセ
ル１１および１３を共通にカバーする転送電極からそれ
らのセルに同時に転送用電圧が印加されるから、上記電
荷はセル１３にのみ転送されるとは限らずセル１１の方
へも逆流する可能性がある。そこで第１図の装置におい
ては、セル１２の左半分の領域１２ａの直下に当たる基
板表面部分に基板と同一導電型を与える不純物をドープ
して、この部位下に生ずる電位の井戸（以下単に井戸と
云う）の深さが、不純物ドープを行なわれれてし、ない
部位下のそれよりも浅くなるようにしている。このよう
にすればセル１１からセル１２の不純物ドープ領域１２
ａの下の井戸に移動して来た電荷は直ちに非ドープ領域
１２ｂ直下の深い井戸内に流入してここに蓄積される。
ゆえに電荷の逆流は生じない。同様にセル１３において
も左半分１３ａの下には浅い井戸、右半分１３ｂの下に
は深い井戸が生ずるから、一旦不純物ドープ領域１３ａ
の下へ移動した電荷は直ちに領域１３ｂ下へ移り、再び
セル１２の方へ逆流することはない。なお分かり易いよ
うに不純物ドープ領域には斜線を施した。以上の説明か
ら明らかなように、各セル内で電荷蓄積のために役立つ
部分は第１図において斜線を施していない領域のみであ
って、かりに電荷堰群の占有する基板面積を無視したと
しも、電荷転送領域の約１／２の面積しかも電荷蓄積に
役立っていないことになり、基板面積の活用が不充分で
ある。
したがってたとえば短かし、電荷堰４ａと４ｂとに挟ま
れる領域は、同じく３ａおび３ｂに挟まれる領域とは別
個のセルとする。また各個のセルには矢付き曲線５で示
した方向に順番に１１，１２，１３・・…・という符号
を付ける一方の帯状電荷堰１に沿って配列されたセル１
２，１４，１６・・・・・・についてはそれらを共通に
覆う形で図示しない第１の転送電極が設けられ、また他
方の帯状電荷堰２に沿って配列されたセル１１，１３，
１５，１７・・・・・・についてそれらを共通に覆って
図示しない第２の転送電極が設けられる。いまセル１２
に電荷が蓄積されているとして、次の転送の時点ではセ
ル１１および１３を共通にカバーする転送電極からそれ
らのセルに同時に転送用電圧が印加されるから、上記電
荷はセル１３にのみ転送されるとは限らずセル１１の方
へも逆流する可能性がある。そこで第１図の装置におい
ては、セル１２の左半分の領域１２ａの直下に当たる基
板表面部分に基板と同一導電型を与える不純物をドープ
して、この部位下に生ずる電位の井戸（以下単に井戸と
云う）の深さが、不純物ドープを行なわれれてし、ない
部位下のそれよりも浅くなるようにしている。このよう
にすればセル１１からセル１２の不純物ドープ領域１２
ａの下の井戸に移動して来た電荷は直ちに非ドープ領域
１２ｂ直下の深い井戸内に流入してここに蓄積される。
ゆえに電荷の逆流は生じない。同様にセル１３において
も左半分１３ａの下には浅い井戸、右半分１３ｂの下に
は深い井戸が生ずるから、一旦不純物ドープ領域１３ａ
の下へ移動した電荷は直ちに領域１３ｂ下へ移り、再び
セル１２の方へ逆流することはない。なお分かり易いよ
うに不純物ドープ領域には斜線を施した。以上の説明か
ら明らかなように、各セル内で電荷蓄積のために役立つ
部分は第１図において斜線を施していない領域のみであ
って、かりに電荷堰群の占有する基板面積を無視したと
しも、電荷転送領域の約１／２の面積しかも電荷蓄積に
役立っていないことになり、基板面積の活用が不充分で
ある。
本発明は前述の点に鑑み、短かい電荷堰の先端に屈曲を
設けることにより電荷蓄積に寄与しない基板部分の面積
を有効に縮減した新規なる電荷転送装置を提供せんとす
るものである。
設けることにより電荷蓄積に寄与しない基板部分の面積
を有効に縮減した新規なる電荷転送装置を提供せんとす
るものである。
以下図面を用いて本発明の一実施例について説明する。
第２図は本発明に係る電荷転送装置の−実施例を上面図
として示したもので、第１図と同等部分には同一符号を
付した。本実施例においては各個の短かし、電荷堰３ａ
，３ｂ，３ｃ……および４ａ，４ｂ，４ｃ……の先端は
それぞれ３イ，３口，３ハ……および４イ，４口，４ハ
……のごとく屈曲しており、終織部はすべて同一方向に
向いている。そして上記各電荷堰は電荷転送領域の幅の
２等分線×−Ｘ′を横切ったのちに屈曲している。さら
に幅狭い不純物ドープ領域２０１，２０２，２０３・・
・・・・が、各個の短かい電荷堰を連結するように形成
されている。この不純物ドープ領域は第１図に示した従
来の装置における該当領域と同じ役割をなし、電荷の逆
流を防止してその移動方向を決め、全体として被転送電
荷が矢付き曲線５に沿って転送されてゆくようにする。
また電荷転送領域の上には従来同様×−Ｘ′線に沿って
２分された図示しない１対の帯状転送電極が絶縁膜を介
して設けられる。かくして例えば被転送電荷がセル１１
を出て不純物ドープ領域２０１の下に至れば、さきに第
１図について述べたところと同様に該電荷はセル１２内
の非ドープ領域下に流入して、該領域下の井戸内に蓄積
される。しかして第２図の実施例では各不純物ドープ領
域（以下電荷案内層と呼ぶ）の幅は電荷堰の幅と同程度
でよいし、また短かし、電荷堰と一部重なり合っても、
両者は同導露型であるから装置の動作の妨げにはならな
い。理論上は電荷案内層の幅を短かし・電荷堰の幅とく
に屈曲部の幅と同一にし、電荷案内層が完全に２本の短
かし、電荷堰の間をつなぐようにすればよいのであるが
、製造工程途上における形成位置のずれ、寸法誤差を考
慮して若干の余裕を見ておけば安全である。第２図から
明らかなように、本図の実施例装置においては電荷案内
層の占有する基板面積は各個のセルのそれに比しはるか
に小さい。
として示したもので、第１図と同等部分には同一符号を
付した。本実施例においては各個の短かし、電荷堰３ａ
，３ｂ，３ｃ……および４ａ，４ｂ，４ｃ……の先端は
それぞれ３イ，３口，３ハ……および４イ，４口，４ハ
……のごとく屈曲しており、終織部はすべて同一方向に
向いている。そして上記各電荷堰は電荷転送領域の幅の
２等分線×−Ｘ′を横切ったのちに屈曲している。さら
に幅狭い不純物ドープ領域２０１，２０２，２０３・・
・・・・が、各個の短かい電荷堰を連結するように形成
されている。この不純物ドープ領域は第１図に示した従
来の装置における該当領域と同じ役割をなし、電荷の逆
流を防止してその移動方向を決め、全体として被転送電
荷が矢付き曲線５に沿って転送されてゆくようにする。
また電荷転送領域の上には従来同様×−Ｘ′線に沿って
２分された図示しない１対の帯状転送電極が絶縁膜を介
して設けられる。かくして例えば被転送電荷がセル１１
を出て不純物ドープ領域２０１の下に至れば、さきに第
１図について述べたところと同様に該電荷はセル１２内
の非ドープ領域下に流入して、該領域下の井戸内に蓄積
される。しかして第２図の実施例では各不純物ドープ領
域（以下電荷案内層と呼ぶ）の幅は電荷堰の幅と同程度
でよいし、また短かし、電荷堰と一部重なり合っても、
両者は同導露型であるから装置の動作の妨げにはならな
い。理論上は電荷案内層の幅を短かし・電荷堰の幅とく
に屈曲部の幅と同一にし、電荷案内層が完全に２本の短
かし、電荷堰の間をつなぐようにすればよいのであるが
、製造工程途上における形成位置のずれ、寸法誤差を考
慮して若干の余裕を見ておけば安全である。第２図から
明らかなように、本図の実施例装置においては電荷案内
層の占有する基板面積は各個のセルのそれに比しはるか
に小さい。
したがって、電荷案内層以外の部分の幅を第１図に示し
た従来装置と等しくした場合には各セルの電荷蓄積可能
部分の面積は、第２図の実施例装置でははるかに大きく
なる。ゆえに本発明によれば基板面積を従釆のものより
もはるかに有効に活用することができる。また、短い電
荷堰の突出端に屈曲部を形成しているので、各セルの長
手方向の寸法に対して電荷の流入口となる電荷案内層部
分の寸法を狭くでき、電荷の逆流防止のためのバリャ効
果を高めることができる。本発明はこれまでに説明した
実施例以外に種々の変型が可能である。
た従来装置と等しくした場合には各セルの電荷蓄積可能
部分の面積は、第２図の実施例装置でははるかに大きく
なる。ゆえに本発明によれば基板面積を従釆のものより
もはるかに有効に活用することができる。また、短い電
荷堰の突出端に屈曲部を形成しているので、各セルの長
手方向の寸法に対して電荷の流入口となる電荷案内層部
分の寸法を狭くでき、電荷の逆流防止のためのバリャ効
果を高めることができる。本発明はこれまでに説明した
実施例以外に種々の変型が可能である。
たとえば短かい電荷堰の先端を第２図の実施例のように
単に同一方向に屈曲せしめるのみでなく、先端形状をＴ
字状にしてもよい。本発明の電荷転送装置は、その電荷
嬢の形状に基づいて電荷案内層の幅を非常に狭くするこ
とができ、したがって電荷蓄積領域の面積を広くするこ
とができる。
単に同一方向に屈曲せしめるのみでなく、先端形状をＴ
字状にしてもよい。本発明の電荷転送装置は、その電荷
嬢の形状に基づいて電荷案内層の幅を非常に狭くするこ
とができ、したがって電荷蓄積領域の面積を広くするこ
とができる。
また、電荷案内層が電荷堰に重なるように形成されても
なんら差支えがないため、′電荷案内層形成に際してぞ
の位置制御の精度がある程度低くて差支えないので、拡
散またはイオン打込みの際の工程が容易となる等の優れ
た利点が．ある。
なんら差支えがないため、′電荷案内層形成に際してぞ
の位置制御の精度がある程度低くて差支えないので、拡
散またはイオン打込みの際の工程が容易となる等の優れ
た利点が．ある。
「第１図は従来の蛇行状電荷通路を有する函荷転送装置
の電荷堰および電荷案内層の形状を示す上面図、第２図
は本発明に係る電荷転送装置の一実施例における電荷堰
および電荷案内層の形状を示す上面図である。 １および２：帯状電荷渡、３ａ，３ｂ，３ｃ・・・・・
・：短かい電荷堰の第１群、４ａ，４ｂ，４ｃ・・・・
リ：同じく第２群、５：電荷経路、１ １，１２，１３
・・・・・・：セル、１２ａ，１３ａ，１４ａ・・・・
・・・電荷案内層、３イ，３口，３ハ・・・・・・およ
び４イ，４口，４ハ……：短かい電荷堰の屈曲部、２０
１，２０２，２０３・・・・・・：電荷案内層。
の電荷堰および電荷案内層の形状を示す上面図、第２図
は本発明に係る電荷転送装置の一実施例における電荷堰
および電荷案内層の形状を示す上面図である。 １および２：帯状電荷渡、３ａ，３ｂ，３ｃ・・・・・
・：短かい電荷堰の第１群、４ａ，４ｂ，４ｃ・・・・
リ：同じく第２群、５：電荷経路、１ １，１２，１３
・・・・・・：セル、１２ａ，１３ａ，１４ａ・・・・
・・・電荷案内層、３イ，３口，３ハ・・・・・・およ
び４イ，４口，４ハ……：短かい電荷堰の屈曲部、２０
１，２０２，２０３・・・・・・：電荷案内層。
Claims (1)
- １ 半導体基板の一主表面に、電荷の転送領域を定める
１対の平行な帯状電荷堰と、該帯状電荷堰の各々から上
記電荷転送領域の中央線を越えて交互に突出し、かつ対
向する帯状電荷堰とある間隔を隔てて終端する複数の短
い電荷堰とを設けて上記電荷転送領域中に各帯状電荷堰
側の隣接した短い電荷堰で仕切られた２列のセル配列か
ら成る蛇行状の電荷通路を形成するとともに、上記電荷
転送領域の上にはそれぞれが上記各帯状電荷堰側のセル
配列を共通に覆う１対の帯状転送電極を設けて成り、さ
らに上記各個の短い電荷堰は上記電荷転送領域の中央線
を越えた終端部分付近に屈曲部を有し、かつこれら各短
い電荷堰の屈曲端と、該屈曲端に隣接する短い電荷堰と
の間に電荷の転送方向を定める電荷案内層を具えたこと
を特徴とする電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096976A JPS6028398B2 (ja) | 1976-10-29 | 1976-10-29 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096976A JPS6028398B2 (ja) | 1976-10-29 | 1976-10-29 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5355990A JPS5355990A (en) | 1978-05-20 |
| JPS6028398B2 true JPS6028398B2 (ja) | 1985-07-04 |
Family
ID=15046838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096976A Expired JPS6028398B2 (ja) | 1976-10-29 | 1976-10-29 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028398B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101387A (ja) * | 1988-10-07 | 1990-04-13 | Ngk Insulators Ltd | 加熱炉の扉開閉装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819146B2 (ja) * | 1978-05-24 | 1983-04-16 | 富士通株式会社 | 電荷転送装置 |
-
1976
- 1976-10-29 JP JP13096976A patent/JPS6028398B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101387A (ja) * | 1988-10-07 | 1990-04-13 | Ngk Insulators Ltd | 加熱炉の扉開閉装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5355990A (en) | 1978-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7662687B2 (en) | Semiconductor memory having charge trapping memory cells and fabrication method thereof | |
| JP2755613B2 (ja) | 半導体装置 | |
| JP3695539B2 (ja) | 超高密度交互金属仮想接地ｒｏｍ、ならびにその読み出し方法及びその製造方法 | |
| US20050285207A1 (en) | Nonvolatile semiconductor memory device having strap region and fabricating method thereof | |
| US8415738B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20010002712A1 (en) | Semiconductor memory with floating gate type fet | |
| JPH09102554A (ja) | 不揮発性半導体メモリの製造方法 | |
| JPS6018149B2 (ja) | 半導体記憶器 | |
| EP2780943B1 (en) | An array of split gate non-volatile floating gate memory cells having improved strapping of the coupling gates | |
| US6566706B1 (en) | Semiconductor array of floating gate memory cells and strap regions | |
| US4179793A (en) | Method of making a charge transfer device | |
| US20030053347A1 (en) | Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby | |
| US6037226A (en) | Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate | |
| KR950014540B1 (ko) | 기판상에 고집적으로 배열된 fet를 형성하는 제조방법 | |
| KR100517560B1 (ko) | 선택트랜지스터를 갖는 이이피롬 소자 및 그 제조방법 | |
| JP2864547B2 (ja) | 大規模ｅｐｒｏｍメモリ及びその製造方法 | |
| JPS6028398B2 (ja) | 電荷転送装置 | |
| US6720593B2 (en) | Charge-coupled device having a reduced width for barrier sections in a transfer channel | |
| RU2168241C2 (ru) | Способ изготовления областей истока матрицы запоминающих ячеек быстрого электрически стираемого программируемого постоянного запоминающего устройства | |
| JP3876390B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPS63204770A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS5819146B2 (ja) | 電荷転送装置 | |
| JP5402633B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH07106449A (ja) | 不揮発性半導体記憶装置 | |
| US4905193A (en) | Large scale integrable memory cell with a trench capacitor wherein the trench edge is surrounded by a field oxide region |