JPS6028232B2 - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS6028232B2 JPS6028232B2 JP50099165A JP9916575A JPS6028232B2 JP S6028232 B2 JPS6028232 B2 JP S6028232B2 JP 50099165 A JP50099165 A JP 50099165A JP 9916575 A JP9916575 A JP 9916575A JP S6028232 B2 JPS6028232 B2 JP S6028232B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- converter
- capacitor
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 230000003071 parasitic effect Effects 0.000 claims abstract description 36
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 230000006378 damage Effects 0.000 claims abstract description 7
- 238000007599 discharging Methods 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims description 15
- 230000000977 initiatory effect Effects 0.000 abstract 1
- 239000007787 solid Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明はＤＣ−ＤＣコンバータに関するものである。
÷例えばこの種のＤＣ−ＤＣコンバータとして
第第１図のようなものが提案されれている。
第第１図のようなものが提案されれている。
これはシェンケル型ＤＣ−ＤＣコンバータであて、直流
電源電圧−Ｖｓｓを印加したＣ−Ｍ０６二相ドライバ回
路ＤＲに矩形波状のドライブ号Ｓを入力し、ドライバ回
路ＤＲから二相ドライブ信号ＱおよびＱを得て、ダイオ
ードＤ，，Ｄ２，……，Ｄｎのスイッチングによりコン
デンサＣ，，Ｃ２，・・・・・・，Ｃｎに順次昇庄した
電荷を充電し、負荷抵抗公Ｌに−ｎＶｓｓの直流露圧を
得るものである。ところで、このようなダイオ−ドＤ，
，Ｄ２，…．・・，Ｄｎのスイッチングを利用して昇圧
するものは、入力電圧となる直流電源電圧−Ｖｓｓがダ
イオードＤ，，Ｄ２，・・・・・・，Ｄｎの順方向電圧
に対し無視できない程度に抵くなると変換効率を著しく
低下させるという欠がある。
電源電圧−Ｖｓｓを印加したＣ−Ｍ０６二相ドライバ回
路ＤＲに矩形波状のドライブ号Ｓを入力し、ドライバ回
路ＤＲから二相ドライブ信号ＱおよびＱを得て、ダイオ
ードＤ，，Ｄ２，……，Ｄｎのスイッチングによりコン
デンサＣ，，Ｃ２，・・・・・・，Ｃｎに順次昇庄した
電荷を充電し、負荷抵抗公Ｌに−ｎＶｓｓの直流露圧を
得るものである。ところで、このようなダイオ−ドＤ，
，Ｄ２，…．・・，Ｄｎのスイッチングを利用して昇圧
するものは、入力電圧となる直流電源電圧−Ｖｓｓがダ
イオードＤ，，Ｄ２，・・・・・・，Ｄｎの順方向電圧
に対し無視できない程度に抵くなると変換効率を著しく
低下させるという欠がある。
例えば、電子腕時計では約１．５Ｖの比較的低い電源電
圧値のものが採用されるが、時計用のＤＣ−ＤＣコンバ
ータとして用いる場合、通常のＰ−Ｎ接合型ダイオード
ではその日頃方向電圧が電源電圧に対して無視できなく
なり効率を著しく低下して実用的でない。しかし、ショ
ツトキ・バリア・ダイオードを用いると、この場合、順
方向電圧を通常のＰ−Ｎ接合型ダィオ−ドより低くでき
るので、上述した時計用としても約８０％の高効率を得
、実用には何ら支障のないようにできる。ところが、他
の時計回路を構成するＩＣまたはＬＳＩチップにこれら
ダイオードＤ，，Ｄ２，……Ｄｎをも内蔵しようとする
場合、Ｐ−Ｎ接合型ダイオード群は比較的容易に作成で
きるが、ショットキ・バリア・ダイオードではきわめて
困難となる。
圧値のものが採用されるが、時計用のＤＣ−ＤＣコンバ
ータとして用いる場合、通常のＰ−Ｎ接合型ダイオード
ではその日頃方向電圧が電源電圧に対して無視できなく
なり効率を著しく低下して実用的でない。しかし、ショ
ツトキ・バリア・ダイオードを用いると、この場合、順
方向電圧を通常のＰ−Ｎ接合型ダィオ−ドより低くでき
るので、上述した時計用としても約８０％の高効率を得
、実用には何ら支障のないようにできる。ところが、他
の時計回路を構成するＩＣまたはＬＳＩチップにこれら
ダイオードＤ，，Ｄ２，……Ｄｎをも内蔵しようとする
場合、Ｐ−Ｎ接合型ダイオード群は比較的容易に作成で
きるが、ショットキ・バリア・ダイオードではきわめて
困難となる。
電子腕時計は回路部分を少なくしてかつ安価に構成する
ことが望まれる訳であるが、上述したＤＣ−ＤＣコンバ
ータではシヨツトキ・バリア・ダイオードを時計用のＩ
ＣまたはＬＳＩチップとは別に外付け部品として構成せ
ざるを得ない。本発明は以上のような点からスイッチン
グ素子として、電界効果型スイッチングトランジスタ（
以下単にＦＥＴという）を用いＤＣ−ＤＣコンバータの
全半導体部分を他の回路を構成するＩＣまたはＬＳＩチ
ップに内蔵できるようにするとともに、ショットキ・バ
リア・ダイオードの場合よりも更に高い効率を得ようと
するものである。
ことが望まれる訳であるが、上述したＤＣ−ＤＣコンバ
ータではシヨツトキ・バリア・ダイオードを時計用のＩ
ＣまたはＬＳＩチップとは別に外付け部品として構成せ
ざるを得ない。本発明は以上のような点からスイッチン
グ素子として、電界効果型スイッチングトランジスタ（
以下単にＦＥＴという）を用いＤＣ−ＤＣコンバータの
全半導体部分を他の回路を構成するＩＣまたはＬＳＩチ
ップに内蔵できるようにするとともに、ショットキ・バ
リア・ダイオードの場合よりも更に高い効率を得ようと
するものである。
また、従来の通常のＰ−Ｎ接合型ダイオードまたはショ
ツトキ・バリア・ダイオードでは温度低下に従って順万
向電圧を大きくし昇庄電圧を低下して効率を減少させる
が本発明はこれも事実上解決して温度変化のないように
できるものである。以下図面の一実施例に従って本発明
を詳説する。
ツトキ・バリア・ダイオードでは温度低下に従って順万
向電圧を大きくし昇庄電圧を低下して効率を減少させる
が本発明はこれも事実上解決して温度変化のないように
できるものである。以下図面の一実施例に従って本発明
を詳説する。
スイッチング素子としてはバィポーラ型トランジスタも
考えられるが、これは駆動用の電力消費が大きくなり、
全回路がＣ−ＭＯＳディバスで横成される微少低消費電
力の電子腕時計用のＤＣ−ＤＣコンバータとしては前述
したＦＥＴ、なかんずくＭＯＳＦＥＴを利用するのが最
も適当である。
考えられるが、これは駆動用の電力消費が大きくなり、
全回路がＣ−ＭＯＳディバスで横成される微少低消費電
力の電子腕時計用のＤＣ−ＤＣコンバータとしては前述
したＦＥＴ、なかんずくＭＯＳＦＥＴを利用するのが最
も適当である。
ここでは一例としてＦＥＴの中でも特にＭＯＳＦＥＴを
スイッチング素子として使用する場合を示すが、他の形
式のＦＥＴでも同様にして適用可能である。さて、Ｐチ
ヤンネルＭＯＳＦＥＴまたはＮチヤンネルＭＯＳＦＥＴ
のオン抵抗Ｒｏｎは、サブストレート電位に対してソー
ス電位またはドレィン電位が一致したとき最小となる。
スイッチング素子として使用する場合を示すが、他の形
式のＦＥＴでも同様にして適用可能である。さて、Ｐチ
ヤンネルＭＯＳＦＥＴまたはＮチヤンネルＭＯＳＦＥＴ
のオン抵抗Ｒｏｎは、サブストレート電位に対してソー
ス電位またはドレィン電位が一致したとき最小となる。
今、仮に、ゲート・サブストレ−ト間にチャンネル発生
に十分な電位差を与えても、サブストレート電位とソー
ス電位またはドレイン電位の差が大きくなると、オン抵
抗Ｒｏｎが増加して実質的にオフとなることがある。こ
れはスイッチング素子として甚だ不都合である。従って
、ソース電位またはドレィン電位が不定であるよような
スイッチング素子としてはＰチヤンネルＭＯＳＦＥＴお
よびＮチャンネルＭＯＳＦＥＴを並列接続したベアスイ
ッチが望ましい。このスイッチではそれぞれのオン抵抗
Ｒｏｎが並列俵続された形となるので、ソース電位また
はドレィン電位が変化しても全体としてのオン抵抗Ｒｏ
ｎは比較的安定した低い値を維持できる。第２図は並列
接続したＰチャンネルＭＯＳＦＥＴおよびＮチャンネル
ＭＯＳＦＥＴからなるベアスイッチを利用した３倍圧の
Ｃ−ＭＯＳシェンケル型ＤＣ‐ＤＣコンバータを示して
いる。
に十分な電位差を与えても、サブストレート電位とソー
ス電位またはドレイン電位の差が大きくなると、オン抵
抗Ｒｏｎが増加して実質的にオフとなることがある。こ
れはスイッチング素子として甚だ不都合である。従って
、ソース電位またはドレィン電位が不定であるよような
スイッチング素子としてはＰチヤンネルＭＯＳＦＥＴお
よびＮチャンネルＭＯＳＦＥＴを並列接続したベアスイ
ッチが望ましい。このスイッチではそれぞれのオン抵抗
Ｒｏｎが並列俵続された形となるので、ソース電位また
はドレィン電位が変化しても全体としてのオン抵抗Ｒｏ
ｎは比較的安定した低い値を維持できる。第２図は並列
接続したＰチャンネルＭＯＳＦＥＴおよびＮチャンネル
ＭＯＳＦＥＴからなるベアスイッチを利用した３倍圧の
Ｃ−ＭＯＳシェンケル型ＤＣ‐ＤＣコンバータを示して
いる。
ドライバ回路ＤＲは第１図と同様で、ベアスィツチＳ，
はダイオード○，、ベアスイツチＳ２はダイオードＤ２
、ＮチャンネルＭＯＳＦＥＴ単独からなるスイッチＳ３
はダイオードＤ３に相当する。
はダイオード○，、ベアスイツチＳ２はダイオードＤ２
、ＮチャンネルＭＯＳＦＥＴ単独からなるスイッチＳ３
はダイオードＤ３に相当する。
更に具体的に述べると、ベアスィッチＳ４，Ｓ２はそれ
ぞれｐ チャンネルＭＯＳＦＥＴよびＮチャ ン ネル
ＭＯＳＦＥＴのスソース同志、ドレィン同志を接続し、
ＰチヤンネルＭＯＳＦＥＴのサブストレートＳｓゆをＶ
ＤＤ（ェＧＮＤ）に、またＮチャンネルＭＯＳＦＥＴの
サブストレートＳ肋を最終段コンデンサＣ３の一端に接
続している。レベルコンバータＬＣは電源電圧として上
記コンデンサＣ３の一端に生じる電圧すなわち出力とな
る電圧Ｖｏｕｔを印加するようにし、クロツク信号ＱＬ
としてドライバ回路ＤＲのドライバ号Ｓを入力している
。レベルコンバータＬＣの出力信号ＱＨおよびＱＨはそ
れぞれベアスイッチＳ，のＮチャンネルＭＯＳＦＥＴ、
ベアスイッチＳ２のＰチヤンネルＭＯＳＦＥＴ、スイッ
チＳ３ＣのＮチャンネルＭＯＳＦＥＴの各ゲートＧおよ
びベアスイッチＳ，のＰチヤンネルＭＯＳＦＥＴ、ベア
スイツチＳ２のＮチヤンネルＭＯＳＦＥＴの各ゲートＧ
に入力し、各スイッチＳ２．Ｓ２，Ｓ３をスイッチング
する。
ぞれｐ チャンネルＭＯＳＦＥＴよびＮチャ ン ネル
ＭＯＳＦＥＴのスソース同志、ドレィン同志を接続し、
ＰチヤンネルＭＯＳＦＥＴのサブストレートＳｓゆをＶ
ＤＤ（ェＧＮＤ）に、またＮチャンネルＭＯＳＦＥＴの
サブストレートＳ肋を最終段コンデンサＣ３の一端に接
続している。レベルコンバータＬＣは電源電圧として上
記コンデンサＣ３の一端に生じる電圧すなわち出力とな
る電圧Ｖｏｕｔを印加するようにし、クロツク信号ＱＬ
としてドライバ回路ＤＲのドライバ号Ｓを入力している
。レベルコンバータＬＣの出力信号ＱＨおよびＱＨはそ
れぞれベアスイッチＳ，のＮチャンネルＭＯＳＦＥＴ、
ベアスイッチＳ２のＰチヤンネルＭＯＳＦＥＴ、スイッ
チＳ３ＣのＮチャンネルＭＯＳＦＥＴの各ゲートＧおよ
びベアスイッチＳ，のＰチヤンネルＭＯＳＦＥＴ、ベア
スイツチＳ２のＮチヤンネルＭＯＳＦＥＴの各ゲートＧ
に入力し、各スイッチＳ２．Ｓ２，Ｓ３をスイッチング
する。
レベルコンバータＬＣの詳細例を示すと第３図のとおり
で、そのタイムチャートは第４図のようである。
で、そのタイムチャートは第４図のようである。
クロック信号ＱＬが入力されると、第１段目のＣ−ＭＯ
Ｓィンバータｌｎｌにより反転信号ＱＬが得られ、第２
段目のＣ−ＭＯＳィンバータｌｎ２により若干遅れた同
相信号ＱＬ′が得られる。遅れの理由は、第２段目のＣ
−ＭＯＳィンバータｌｎ２のゲート容量及びオン時の抵
抗成分等によって積分回路が形成され、第２段目の反転
動作が第１段目のＣ−ＭＯＳィンバータｌｎｌより若干
遅れるためである。これらの信号電圧範囲はＶＤＤ（＝
ＧＮＤ）〜−Ｖｓｓで、同相信号ＱＬ′は第１のＰチャ
ンネルＭＯＳＦＥＴＩのゲート、逆相信号ＱＬは第２の
ＰチャンネルＭＯＳＦＥＴ２のゲートに入力される。
Ｓィンバータｌｎｌにより反転信号ＱＬが得られ、第２
段目のＣ−ＭＯＳィンバータｌｎ２により若干遅れた同
相信号ＱＬ′が得られる。遅れの理由は、第２段目のＣ
−ＭＯＳィンバータｌｎ２のゲート容量及びオン時の抵
抗成分等によって積分回路が形成され、第２段目の反転
動作が第１段目のＣ−ＭＯＳィンバータｌｎｌより若干
遅れるためである。これらの信号電圧範囲はＶＤＤ（＝
ＧＮＤ）〜−Ｖｓｓで、同相信号ＱＬ′は第１のＰチャ
ンネルＭＯＳＦＥＴＩのゲート、逆相信号ＱＬは第２の
ＰチャンネルＭＯＳＦＥＴ２のゲートに入力される。
そして、第１のＰチャンネルＭＯＳＦＥＴＩおよび第２
のＰチャンネルＭＯＳＦＥＴ２はそれぞれ第３のＮチャ
ンネルＭＯＳＦＥＴ３おのよび第４のＮチャンネルＭＯ
ＳＦＥＴ４を介して電圧ＶＤＤ（＝ＧＮＤ）とＶｏｕｔ
間に接続され、接続点から得られる出力信号ＱＨ，ＱＨ
を各第３、第４のＮチャンネルＭＯＳＦＥＴ３，４のゲ
ートに入力するようにしている。さて、まず、逆相信号
ＱＬがＶＤＤ（＝ＧＮＤ）、同相信号ＱＬ′が−Ｖｓｓ
であるとすると、第１のＰチャンネルＭＯＳＦＥＴＩが
オン、第２２のＰチャンネルＭＯＳＦＥＴ２がオフで、
出力信号ＱＨはＶＤＤ（＝−ＧＮＤ）となり、第４のＮ
チャンネルＭＯＳＦＥＴ４をオンにする。
のＰチャンネルＭＯＳＦＥＴ２はそれぞれ第３のＮチャ
ンネルＭＯＳＦＥＴ３おのよび第４のＮチャンネルＭＯ
ＳＦＥＴ４を介して電圧ＶＤＤ（＝ＧＮＤ）とＶｏｕｔ
間に接続され、接続点から得られる出力信号ＱＨ，ＱＨ
を各第３、第４のＮチャンネルＭＯＳＦＥＴ３，４のゲ
ートに入力するようにしている。さて、まず、逆相信号
ＱＬがＶＤＤ（＝ＧＮＤ）、同相信号ＱＬ′が−Ｖｓｓ
であるとすると、第１のＰチャンネルＭＯＳＦＥＴＩが
オン、第２２のＰチャンネルＭＯＳＦＥＴ２がオフで、
出力信号ＱＨはＶＤＤ（＝−ＧＮＤ）となり、第４のＮ
チャンネルＭＯＳＦＥＴ４をオンにする。
第４のＮチャンネルＭＯＳＦＥＴ４がオンであると、出
力信号ＱＨはＶｏ山と同電位となり第３のＮチャンネル
ＭＯＳＦＥＴ３をオフにして維持する。
力信号ＱＨはＶｏ山と同電位となり第３のＮチャンネル
ＭＯＳＦＥＴ３をオフにして維持する。
反転信号ＱＬが一Ｖｓｓになると、第２のＰチャンネル
ＭＯＳＦＥＴ２もオンし、また第３のＮチャンネルＭＯ
ＳＦＥＴ３もオンする。
ＭＯＳＦＥＴ２もオンし、また第３のＮチャンネルＭＯ
ＳＦＥＴ３もオンする。
すなわち、すべてのＭＯＳＦＥＴ１，２，３，４がオン
する。今ここで、第１よび第２のＰチャンネルＭＯＳＦ
ＥＴ１，２のオン抵抗が第３および第４のＮチャンネル
ＭＯＳＦＥＴ３，４のオン抵抗より充分小さいものとす
ると、出力信号ＱＨは略々ＶＤＤ（＝ＧＮＤ）に近い値
まで反転し、また、出力信号Ｑ山まＶＤＤ（＝ＧＮＤ）
より若干低下した値を維持する。同相信号ＱＬ′がＶＤ
Ｄ（＝ＧＮＤ）になると、第１のＰチャンネルＭＯＳＦ
ＥＴＩはオフとなり出力信号ＱＨはＶｏ山を出力する。
出力信号ＱＨがＶｏｕｔとなると第４のＮチャンネルＭ
ＯＳＦＥＴ４がオフとなり出力信号ＱＨは完全にＶＤＤ
（＝ＧＮＤ）となる。逆相信号ＱＬがＶＤＤ（＝ＧＮＤ
）となると、第２のＰチャンネルＭＯＳＦＥＴ２はオフ
となるが、第２のＰチャンネルＭＯＳＦＥＴ２および第
４のＮチャンネルＭＯＳＦＥＴ４のオフ時に有する容量
成分により出力信号ＱＨはＶＤＤを維持し、またこの出
力信号ＱＨにより第３のＮチャンネルＭＯＳＦＥＴ３を
オンして維持する。従って出力信号ＱＨもＶｏｕｔのま
まである。同相信号ＱＬ′が−Ｖｓｓになると、第１の
ＰチャンネルＭＯＳＦＥＴＩがオンし出力信号ＱＨをＶ
ＤＤ（＝ＧＮＤ）近くに引っぱり、第４のＮチャンネル
ＭＯＳＦＥＴ４をオンする。第４のＮチャンネルＭＯＳ
ＦＥＴ４がオンとなると出力信号ＱＨはＶｏｕｔになり
、第３のＮチャンネルＭＯＳＦＥＴ３はオフになり、出
力信号ＱＨを完全にＶＤＤ（＝ＧＮＤ）とする。こうし
てレベルコンバータＬＣはＶＤＤ（＝ＧＮＤ）〜−Ｖｓ
ｓの鰭圧範囲内にある信号をＶＤＤ（＝ＧＮＤ）〜Ｖｏ
ｕｔの電圧範囲に変換する。
する。今ここで、第１よび第２のＰチャンネルＭＯＳＦ
ＥＴ１，２のオン抵抗が第３および第４のＮチャンネル
ＭＯＳＦＥＴ３，４のオン抵抗より充分小さいものとす
ると、出力信号ＱＨは略々ＶＤＤ（＝ＧＮＤ）に近い値
まで反転し、また、出力信号Ｑ山まＶＤＤ（＝ＧＮＤ）
より若干低下した値を維持する。同相信号ＱＬ′がＶＤ
Ｄ（＝ＧＮＤ）になると、第１のＰチャンネルＭＯＳＦ
ＥＴＩはオフとなり出力信号ＱＨはＶｏ山を出力する。
出力信号ＱＨがＶｏｕｔとなると第４のＮチャンネルＭ
ＯＳＦＥＴ４がオフとなり出力信号ＱＨは完全にＶＤＤ
（＝ＧＮＤ）となる。逆相信号ＱＬがＶＤＤ（＝ＧＮＤ
）となると、第２のＰチャンネルＭＯＳＦＥＴ２はオフ
となるが、第２のＰチャンネルＭＯＳＦＥＴ２および第
４のＮチャンネルＭＯＳＦＥＴ４のオフ時に有する容量
成分により出力信号ＱＨはＶＤＤを維持し、またこの出
力信号ＱＨにより第３のＮチャンネルＭＯＳＦＥＴ３を
オンして維持する。従って出力信号ＱＨもＶｏｕｔのま
まである。同相信号ＱＬ′が−Ｖｓｓになると、第１の
ＰチャンネルＭＯＳＦＥＴＩがオンし出力信号ＱＨをＶ
ＤＤ（＝ＧＮＤ）近くに引っぱり、第４のＮチャンネル
ＭＯＳＦＥＴ４をオンする。第４のＮチャンネルＭＯＳ
ＦＥＴ４がオンとなると出力信号ＱＨはＶｏｕｔになり
、第３のＮチャンネルＭＯＳＦＥＴ３はオフになり、出
力信号ＱＨを完全にＶＤＤ（＝ＧＮＤ）とする。こうし
てレベルコンバータＬＣはＶＤＤ（＝ＧＮＤ）〜−Ｖｓ
ｓの鰭圧範囲内にある信号をＶＤＤ（＝ＧＮＤ）〜Ｖｏ
ｕｔの電圧範囲に変換する。
なお、第２図において、ドライバ回路ＤＲの出力信号Ｑ
としベルコンバータＬＣの出力信号ＱＨおよびドライバ
回路ＤＲの出力信号ＱとしベルコンバータＬＣの出力信
号ＱＨはそれぞれ同相である。このようなＭＯＳＦＥＴ
のスイッチング素子を用いて構成するＤＣ−ＤＣコンバ
ータにおいて最も注意を要することは、駆動開始して定
常状態に至るまでの過渡状態においてもＭＯＳＦＥＴの
スイッチングが可能となるような各部電圧を供輪溝する
ことである。
としベルコンバータＬＣの出力信号ＱＨおよびドライバ
回路ＤＲの出力信号ＱとしベルコンバータＬＣの出力信
号ＱＨはそれぞれ同相である。このようなＭＯＳＦＥＴ
のスイッチング素子を用いて構成するＤＣ−ＤＣコンバ
ータにおいて最も注意を要することは、駆動開始して定
常状態に至るまでの過渡状態においてもＭＯＳＦＥＴの
スイッチングが可能となるような各部電圧を供輪溝する
ことである。
ＤＣ−ＤＣコンバータは駆動して初めて昇氏した鰭圧を
得るものであり、例え駆動のためとはいえ部からのこの
ような高電源電圧を供Ｖ給することは困難である。ここ
ではＭＯＳＦＥＴに寄生する寄生ダイオード等の起動用
ダイオードをたくみに利用して自己起動を可能となるよ
うにしている。第２図のスイッチＳ，，Ｓ２，Ｓ３に示
されたＤｎ，，Ｄｎ２ ，……Ｄｎ６ およびＤｐ，，
Ｄｐ２ ，…，Ｄｐ４はそれぞれのスイッチを構成する
ＭＯＳＦＥＴの寄生ダイオードである。
得るものであり、例え駆動のためとはいえ部からのこの
ような高電源電圧を供Ｖ給することは困難である。ここ
ではＭＯＳＦＥＴに寄生する寄生ダイオード等の起動用
ダイオードをたくみに利用して自己起動を可能となるよ
うにしている。第２図のスイッチＳ，，Ｓ２，Ｓ３に示
されたＤｎ，，Ｄｎ２ ，……Ｄｎ６ およびＤｐ，，
Ｄｐ２ ，…，Ｄｐ４はそれぞれのスイッチを構成する
ＭＯＳＦＥＴの寄生ダイオードである。
ところで、この寄生ダイオードはＭＯＳＩＣ等の製作上
Ｐ−Ｎ接合部面積が比較的小さくなるので、もし、寄生
ダイオードに順方向に大電流が流れるようなことがあれ
ば、この寄生ダイオードが破壊される恐れがある。従っ
て、場合によっては、この寄生ダイオードの破壊防止用
ダイオードを寄生ダイオ−ドと並列に設ける必要がある
。第２図の回路においては起動時に、寄生ダイオードＤ
ｎ・，Ｄｎ２，Ｄｎ３’Ｄｎ４ ，Ｄｎ６ に大電流が
流れる恐れがあり、これらの寄生ダイオードに保護ダイ
オードＤＮ，．３，ＤＮ２，ＤＮ岬をそれぞれ並列接続
している。なお保護ダイオードのうちＤＮ，．３および
ＤＮ４．６は寄生ダイオードＤｎ，，Ｄｎ３ および○
ｎ４ ，Ｄｎ６ の保護ダイオードとして共通に使用し
ている。これらの保護ダイオードは寄生ダイオードの破
壊防止のためだけに設けられるものであり、Ｐ−Ｎ接合
型ダイオードで充分可能である。また、ダイオードＤｓ
Ｔは、駆動用のため別途に設けられた駆動専用のダイオ
ードで、コンデンサＣ，とスイッチＳ，の接続点と電源
電圧−Ｖｓｓの端子間に接続されている。さて、電源電
圧−Ｖｓｓが印加されると、ドライバ回路ＤＲの動作（
遅延による不動作やその後の反転動作）に関わらず、コ
ンデンサＣ３には電源電圧−Ｖｓｓの端子からスイッチ
Ｓ，の寄生ダイオードＤｎ２ およびこの保護ダイオー
ドＤＮ２を介して充電されるが、これらダイオードの順
方向電圧降下のためｌ−Ｖｓｓｌりいく分低い電圧値で
充電される。
Ｐ−Ｎ接合部面積が比較的小さくなるので、もし、寄生
ダイオードに順方向に大電流が流れるようなことがあれ
ば、この寄生ダイオードが破壊される恐れがある。従っ
て、場合によっては、この寄生ダイオードの破壊防止用
ダイオードを寄生ダイオ−ドと並列に設ける必要がある
。第２図の回路においては起動時に、寄生ダイオードＤ
ｎ・，Ｄｎ２，Ｄｎ３’Ｄｎ４ ，Ｄｎ６ に大電流が
流れる恐れがあり、これらの寄生ダイオードに保護ダイ
オードＤＮ，．３，ＤＮ２，ＤＮ岬をそれぞれ並列接続
している。なお保護ダイオードのうちＤＮ，．３および
ＤＮ４．６は寄生ダイオードＤｎ，，Ｄｎ３ および○
ｎ４ ，Ｄｎ６ の保護ダイオードとして共通に使用し
ている。これらの保護ダイオードは寄生ダイオードの破
壊防止のためだけに設けられるものであり、Ｐ−Ｎ接合
型ダイオードで充分可能である。また、ダイオードＤｓ
Ｔは、駆動用のため別途に設けられた駆動専用のダイオ
ードで、コンデンサＣ，とスイッチＳ，の接続点と電源
電圧−Ｖｓｓの端子間に接続されている。さて、電源電
圧−Ｖｓｓが印加されると、ドライバ回路ＤＲの動作（
遅延による不動作やその後の反転動作）に関わらず、コ
ンデンサＣ３には電源電圧−Ｖｓｓの端子からスイッチ
Ｓ，の寄生ダイオードＤｎ２ およびこの保護ダイオー
ドＤＮ２を介して充電されるが、これらダイオードの順
方向電圧降下のためｌ−Ｖｓｓｌりいく分低い電圧値で
充電される。
つまり、ダイオードの順方向電圧軽降下分をＱとすると
、コンデンサＣ３はｌ−Ｖｓｓｌ−ＩＱＩに充電される
。この電圧ｌ−Ｖｓｓｌ−ＩＱＩはしベルコンバータＬ
ＣにＶｏｕｔとして入力され、ここでレベルコンバータ
ＬＣおよびベアスイッチＳ，，こ等のＭＯＢＦＥＴのし
きい値電圧ｌ一Ｖｔｈｌがｌ−Ｖｓｓｌ−ＩＱＩよりも
充分小さくなるように設計されていれば、レベルコンバ
ータＬＣの出力力信号ＱＨおびＱＨははＭＯＳＦＥＴの
スイッチングが可能な電位を供給できることとなる。以
後ドライバ回路ＤＲの動作により出力信号ＱおよびＱが
変化すれば、回路は過渡的な昇圧状態を経て定常状態に
おちつく。以上の駆動においては、駆動専用のダイオー
ドＤｓＴは不要であり、また寄生ダイオードＤｎ・，○
のおよび保護ダイオードＤＮＩ．３の助けをかりずに駆
動できる。しかし、上述の場合において、外部負荷ＲＬ
のインピーダンスが小さくて、寄生ダイオードＤｎ２お
よび保護ダイオードＤＮ２による順方向電圧降下Ｑが大
きくなるとき、コンデンサＣ３の充電電圧ｌ一Ｖｓｓｌ
一Ｉ ＱＩがＭＯＳＦＥＴのしきし、値電圧ｌ一Ｖｔｈ
ｌより小さくなってレベルコンバータＬＣおよびスイッ
チＳ，，Ｓ２，Ｓ３動作できないことがある。
、コンデンサＣ３はｌ−Ｖｓｓｌ−ＩＱＩに充電される
。この電圧ｌ−Ｖｓｓｌ−ＩＱＩはしベルコンバータＬ
ＣにＶｏｕｔとして入力され、ここでレベルコンバータ
ＬＣおよびベアスイッチＳ，，こ等のＭＯＢＦＥＴのし
きい値電圧ｌ一Ｖｔｈｌがｌ−Ｖｓｓｌ−ＩＱＩよりも
充分小さくなるように設計されていれば、レベルコンバ
ータＬＣの出力力信号ＱＨおびＱＨははＭＯＳＦＥＴの
スイッチングが可能な電位を供給できることとなる。以
後ドライバ回路ＤＲの動作により出力信号ＱおよびＱが
変化すれば、回路は過渡的な昇圧状態を経て定常状態に
おちつく。以上の駆動においては、駆動専用のダイオー
ドＤｓＴは不要であり、また寄生ダイオードＤｎ・，○
のおよび保護ダイオードＤＮＩ．３の助けをかりずに駆
動できる。しかし、上述の場合において、外部負荷ＲＬ
のインピーダンスが小さくて、寄生ダイオードＤｎ２お
よび保護ダイオードＤＮ２による順方向電圧降下Ｑが大
きくなるとき、コンデンサＣ３の充電電圧ｌ一Ｖｓｓｌ
一Ｉ ＱＩがＭＯＳＦＥＴのしきし、値電圧ｌ一Ｖｔｈ
ｌより小さくなってレベルコンバータＬＣおよびスイッ
チＳ，，Ｓ２，Ｓ３動作できないことがある。
このような場合は次のように駆動開始される。ここで、
第２図のようにベアスイッチＳ，のＮチャンネルＭＯＳ
ＦＥＴのサブストレートＳｕｂを最終毅コンデンサＣ３
の一端に接続する限りにおいて、別途駆動用ダイオード
ＤｓＴを接続する必要があるが、前述のようにして駆動
できるのであればあえて必要でない。電源電圧−Ｖｓｓ
が印加され、ドライバ回路ＤＲの出力信号ＱがＶＤＤ（
＝ＧＮＤ）となると、ベアスイッチＳ，がオンしないで
もとにかくここでは駆動用ダイオード○３Ｔを介してコ
ンデンサＣ，には略々ｌ−Ｖｓｓｌの電圧が充電される
。
第２図のようにベアスイッチＳ，のＮチャンネルＭＯＳ
ＦＥＴのサブストレートＳｕｂを最終毅コンデンサＣ３
の一端に接続する限りにおいて、別途駆動用ダイオード
ＤｓＴを接続する必要があるが、前述のようにして駆動
できるのであればあえて必要でない。電源電圧−Ｖｓｓ
が印加され、ドライバ回路ＤＲの出力信号ＱがＶＤＤ（
＝ＧＮＤ）となると、ベアスイッチＳ，がオンしないで
もとにかくここでは駆動用ダイオード○３Ｔを介してコ
ンデンサＣ，には略々ｌ−Ｖｓｓｌの電圧が充電される
。
この状態において、ドライバ回路ＤＲの出力信号Ｑが−
Ｖｓｓとなると、コンデンサＣ３はスイッチＳ，の寄生
ダイオードＤｎ，、スイッチＳ２の寄生ダイオードＤｎ
３ およびこれらの保護ダイオードＤＮ，．３を介して
ｌ一２Ｖｓｓｌ−ｌ３ｌの電圧に充電される。ただし、
８は上記したダイオードの順方向電圧降下分に駆動用ダ
イオードＤｓＴの順方向電圧降下分を加えた値である。
一般にＰ−Ｎ接合型ダイオードの順方向電圧は０．６Ｖ
程度であるので、電源電圧−Ｖｓｓが−１．０Ｖ以下の
場合は、ｌ‐２Ｖｓｓｌ‐ｌ８ ｌ＞ｌ−Ｖｓｓｌ−Ｉ
ＱＩが成立する。
Ｖｓｓとなると、コンデンサＣ３はスイッチＳ，の寄生
ダイオードＤｎ，、スイッチＳ２の寄生ダイオードＤｎ
３ およびこれらの保護ダイオードＤＮ，．３を介して
ｌ一２Ｖｓｓｌ−ｌ３ｌの電圧に充電される。ただし、
８は上記したダイオードの順方向電圧降下分に駆動用ダ
イオードＤｓＴの順方向電圧降下分を加えた値である。
一般にＰ−Ｎ接合型ダイオードの順方向電圧は０．６Ｖ
程度であるので、電源電圧−Ｖｓｓが−１．０Ｖ以下の
場合は、ｌ‐２Ｖｓｓｌ‐ｌ８ ｌ＞ｌ−Ｖｓｓｌ−Ｉ
ＱＩが成立する。
こうしてコンデンサＣ３の充電電圧ｌ−２Ｖｓｓｌ一ｌ
８ ｌをレベルコンバータＬＣおよびスイッチＳ，，Ｓ
２等のＭＯＳＦＥＴのしきい値蟹圧ｌ‐Ｖｔｈｌ以上と
して、この場合はスイッチＳ２をオする。以後はしベル
コンバータＬＣおよびスイッチＳ，，Ｓ２，Ｓ３の動作
が可能となり駆動を開始する。なお、上述は外部負荷Ｒ
Ｌのインピーダンスが小さいときの場合として説明した
が、レベルコンバータＬＣおよびスイッチＳ，，Ｓ２，
Ｓ３のＭＯＳＦＥＴのしきい値電圧ｌ−Ｖｔｈｌがやや
高く設定されている場合等も有効で、この場合はＭＯＳ
ＩＣの作製において歩留りを向上させる利点がある。
８ ｌをレベルコンバータＬＣおよびスイッチＳ，，Ｓ
２等のＭＯＳＦＥＴのしきい値蟹圧ｌ‐Ｖｔｈｌ以上と
して、この場合はスイッチＳ２をオする。以後はしベル
コンバータＬＣおよびスイッチＳ，，Ｓ２，Ｓ３の動作
が可能となり駆動を開始する。なお、上述は外部負荷Ｒ
Ｌのインピーダンスが小さいときの場合として説明した
が、レベルコンバータＬＣおよびスイッチＳ，，Ｓ２，
Ｓ３のＭＯＳＦＥＴのしきい値電圧ｌ−Ｖｔｈｌがやや
高く設定されている場合等も有効で、この場合はＭＯＳ
ＩＣの作製において歩留りを向上させる利点がある。
ところで、前述したような寄生ダイオード等とサブスト
レート回路とによる最終段コンデンサＣ３に対する充放
電路により、電圧電源−Ｖｓｓが印加されると、コンデ
ンサＣ３はｌ一Ｖｓｓｌ−ＩＱｌ、また、ドライバ回路
ＤＲが駆動して出力信号ＱがＶ血，一Ｖｓｓを反転する
と同コンデンサＣ３はｌ−２Ｖｓｓｌ一ＩＢ Ｉの電圧
にそれぞれ充電されるが、その後レベルコンバータＬＣ
が動作開始して、スイッチＳ，．Ｓ２・Ｓ３のスイッチ
ングにより本来のの昇圧動作が始まると、ごく短時間で
あるが、例えば、前述したようにコンデンサＣ３にｌ−
２Ｖｓｓｌ一ｌ３ ｌの軍電圧が充電されてスイッチＳ
２がオンすると、コンデンサＣ２の充電電圧はｌ−２Ｖ
ｓｓｌ一ＩＱＩとなり、コンデンサＣ２にｌ一２Ｖｓｓ
ｌ−ｌ８ ｌより大きい電圧が充電され、スイッチＳ２
，Ｓ３の各寄生ダイオードＤｎ４ ，Ｄｎ６に大きな順
方向電流が流れる可能性がある。
レート回路とによる最終段コンデンサＣ３に対する充放
電路により、電圧電源−Ｖｓｓが印加されると、コンデ
ンサＣ３はｌ一Ｖｓｓｌ−ＩＱｌ、また、ドライバ回路
ＤＲが駆動して出力信号ＱがＶ血，一Ｖｓｓを反転する
と同コンデンサＣ３はｌ−２Ｖｓｓｌ一ＩＢ Ｉの電圧
にそれぞれ充電されるが、その後レベルコンバータＬＣ
が動作開始して、スイッチＳ，．Ｓ２・Ｓ３のスイッチ
ングにより本来のの昇圧動作が始まると、ごく短時間で
あるが、例えば、前述したようにコンデンサＣ３にｌ−
２Ｖｓｓｌ一ｌ３ ｌの軍電圧が充電されてスイッチＳ
２がオンすると、コンデンサＣ２の充電電圧はｌ−２Ｖ
ｓｓｌ一ＩＱＩとなり、コンデンサＣ２にｌ一２Ｖｓｓ
ｌ−ｌ８ ｌより大きい電圧が充電され、スイッチＳ２
，Ｓ３の各寄生ダイオードＤｎ４ ，Ｄｎ６に大きな順
方向電流が流れる可能性がある。
これら寄生ダィオード‘こ並列接続された保護ダイオー
ドＤＮ４．６は、この順方向電流を分流して寄生ダイオ
ードが破壊されることを防止する。なお定常状態におい
ては、各スイッチＳ，，Ｓ２，Ｓ３の充分４・さし・オ
ン抵抗により寄生ダイオードおよび保護ダイオードは逆
バイアスされ定常動作に何ら支障をしきたさない。第２
図のＩＣ化に際する製作例を示すと第５図のとおりであ
る。
ドＤＮ４．６は、この順方向電流を分流して寄生ダイオ
ードが破壊されることを防止する。なお定常状態におい
ては、各スイッチＳ，，Ｓ２，Ｓ３の充分４・さし・オ
ン抵抗により寄生ダイオードおよび保護ダイオードは逆
バイアスされ定常動作に何ら支障をしきたさない。第２
図のＩＣ化に際する製作例を示すと第５図のとおりであ
る。
ただし第５図はベアスイッチＳ，および起動用および保
護ダイオードＤｓＴ，ＤＮ２，ＤＮＭのみを示している
。第５図から明らかなようにスイッチＳ，を構成するＮ
チャンネルＭＯＳＦＥＴ，ＰチャンネルＭＯＳＦＥＴの
各ソース部およびドレィン部に寄生する寄生ダイオード
のＰ−Ｎ接合面積は通常非常に小さい。
護ダイオードＤｓＴ，ＤＮ２，ＤＮＭのみを示している
。第５図から明らかなようにスイッチＳ，を構成するＮ
チャンネルＭＯＳＦＥＴ，ＰチャンネルＭＯＳＦＥＴの
各ソース部およびドレィン部に寄生する寄生ダイオード
のＰ−Ｎ接合面積は通常非常に小さい。
従って、今、仮にＮチャンネルＭＯＳＦＥＴ，Ｐチャン
ネルＭＯＳＦＥＴの作成において、保護ダイオードＤＮ
２，ＤＮ，．３に示されるようにＰ一Ｎ接合面積を大き
くとれば、ＭＯＳＦＥＴにおける許容電流容量が増加し
て保護ダイオードＤＮ２，ＤＮ，．３を不要にできる。
すなわち、寄生ダイオードだけでも駆動開始が可能にで
きる。なお、図において各Ｐ−型島状領域、Ｎ‐型基板
領域内に形成したか型領域、Ｎ十領域はそれぞれ領域の
電極引き出しのため特別に設けられた領域である。以上
の実施例ではスイッチング素子としてＰおよびＮチャン
ネルＭＯＳＦＥＴからなるベアスイッチを利用したが、
一のＭＯＳＦＥＴにおいて、サブストレートに対してド
レインまたはソースとの爵位がＭＯＳＦＥＴのオン時に
ほぼ等しくなるようにすれば、あえてベアにする必要は
ない。
ネルＭＯＳＦＥＴの作成において、保護ダイオードＤＮ
２，ＤＮ，．３に示されるようにＰ一Ｎ接合面積を大き
くとれば、ＭＯＳＦＥＴにおける許容電流容量が増加し
て保護ダイオードＤＮ２，ＤＮ，．３を不要にできる。
すなわち、寄生ダイオードだけでも駆動開始が可能にで
きる。なお、図において各Ｐ−型島状領域、Ｎ‐型基板
領域内に形成したか型領域、Ｎ十領域はそれぞれ領域の
電極引き出しのため特別に設けられた領域である。以上
の実施例ではスイッチング素子としてＰおよびＮチャン
ネルＭＯＳＦＥＴからなるベアスイッチを利用したが、
一のＭＯＳＦＥＴにおいて、サブストレートに対してド
レインまたはソースとの爵位がＭＯＳＦＥＴのオン時に
ほぼ等しくなるようにすれば、あえてベアにする必要は
ない。
−のＭＯＳＦＥＴからなるスイッチを用いた例を第６図
、第７図に示す。第６図は３倍圧、第７図は２倍圧の場
合である。第６図においてスイッチＳ，′Ｓ２′，Ｓ３
′はＮチャンネルＭＯＳＦＥＴのドレインおよびサブス
トレートを共通接続して構成されている。
、第７図に示す。第６図は３倍圧、第７図は２倍圧の場
合である。第６図においてスイッチＳ，′Ｓ２′，Ｓ３
′はＮチャンネルＭＯＳＦＥＴのドレインおよびサブス
トレートを共通接続して構成されている。
ダイオードＤＮ２′，ＤＮ３ぷは第２図の起動用ダイオ
ードＤｓ７、保護用ダイオードＯＮ，．３と同様の働き
をするものであり、ここではそれぞれスイッチＳ，′の
寄生ダイオードＤｎ２ およびスイッチＳ２′，Ｓ３′
の寄生ダイオードＤｎ３，ＤＭの直列回路に並列接続さ
れ、これら寄生ダイオードの破壊防止用保護ダイオード
を兼れねている。ところで、スイッチＳ，′Ｓ２′，Ｓ
３′のゲートにはコンデンサＣ３の充電電圧すなわち出
力電圧Ｖｏ山を電源電圧とするレベルコンバータＬＣの
出力信号を入力しておりスイッチＳ，′Ｓ２′等はその
オフ時にゲートの方がサブストレートより負の電位にな
ることがある。しかし、一般に、ある程度負の電位にな
ってもＭＯＳＦＥＴはゲート破壊を起こすことがなく、
第６図のように３倍圧程度では通常何の支障もない。第
７図の２倍圧の場合もほとんど同様である。
ードＤｓ７、保護用ダイオードＯＮ，．３と同様の働き
をするものであり、ここではそれぞれスイッチＳ，′の
寄生ダイオードＤｎ２ およびスイッチＳ２′，Ｓ３′
の寄生ダイオードＤｎ３，ＤＭの直列回路に並列接続さ
れ、これら寄生ダイオードの破壊防止用保護ダイオード
を兼れねている。ところで、スイッチＳ，′Ｓ２′，Ｓ
３′のゲートにはコンデンサＣ３の充電電圧すなわち出
力電圧Ｖｏ山を電源電圧とするレベルコンバータＬＣの
出力信号を入力しておりスイッチＳ，′Ｓ２′等はその
オフ時にゲートの方がサブストレートより負の電位にな
ることがある。しかし、一般に、ある程度負の電位にな
ってもＭＯＳＦＥＴはゲート破壊を起こすことがなく、
第６図のように３倍圧程度では通常何の支障もない。第
７図の２倍圧の場合もほとんど同様である。
この場合、ドライバ回路ＤＲは出力信号Ｑを出力するの
みでなく、ダイオードＤＮ．３ｒはスイッチＳ２′の寄
生ダイオードＤｎ４ の破壊防止を兼用するだけである
。また、２倍圧の場合はスイッチＳ，がオフになるとき
、ＮチャンネルＭＯＳＦＥＴのサブストレートおよびゲ
ートが−２Ｖｓｓとなって同電位であり、第６図のよう
なことがない。もちろん、ＭＯＳＦＥＴから構成される
スイッチのゲート破壊については、第２図のようなベア
スイッチを用いれば、オフ時のサブストレートとゲート
を同電位にすることができるので、ゲート破壊の恐れが
全くなく３倍圧以上のものにおいても有効に適用できる
。
みでなく、ダイオードＤＮ．３ｒはスイッチＳ２′の寄
生ダイオードＤｎ４ の破壊防止を兼用するだけである
。また、２倍圧の場合はスイッチＳ，がオフになるとき
、ＮチャンネルＭＯＳＦＥＴのサブストレートおよびゲ
ートが−２Ｖｓｓとなって同電位であり、第６図のよう
なことがない。もちろん、ＭＯＳＦＥＴから構成される
スイッチのゲート破壊については、第２図のようなベア
スイッチを用いれば、オフ時のサブストレートとゲート
を同電位にすることができるので、ゲート破壊の恐れが
全くなく３倍圧以上のものにおいても有効に適用できる
。
なお、最終段のスイッチ、例えば第２図スイッチＳ３は
ベアスイッチにしなくてもオフ時のサプストレートとゲ
ートを同電圧とできるので、第２図のように−のＭＯＳ
ＦＥＴで充分である。なおまた、レベルコンバータＬＣ
は第８図のように構成してもよい。
ベアスイッチにしなくてもオフ時のサプストレートとゲ
ートを同電圧とできるので、第２図のように−のＭＯＳ
ＦＥＴで充分である。なおまた、レベルコンバータＬＣ
は第８図のように構成してもよい。
第８図の各部信号波形を示すと第９図のとおりである。
本回路において、４段のＴ型フリップフロップからなる
分周器ＤＶ、アンドゲートん，Ａ２，Ａ３は電源電圧一
Ｖｓｓが印加され、ＰチャンネルＭＯＳＦＥＴ５”６お
よびフリップフロツプ回路ＦＦはＤＣ−ＤＣコンバータ
の最終段コンデンサ（例えば第２図であればコンデンサ
Ｃ３）の充電電圧ｙｏｕｔが印加される。結局この回路
−Ｖｓｓ電源系は出力信号Ｑｏ，Ｑｏ′に明らかなよう
にパルス中の非常に狭いものとし、Ｖｏ山鰭源系のＰチ
ャンネルＭＯＳＦＥＴ５，６にそれぞれ直列接続した抵
抗Ｒ，，Ｒ２で消費される電力を減少させる。また分周
回路ＤＶの出力信号ＱＬ，ＱＬはドライバ回路に入力し
てもよいものである。以上実施例としてシェンケル型Ｄ
Ｃ−ＤＣコンバータについて述べたが、第１０図のよう
なコッククロフト型ＤＣ−ＤＣコンバータ等に適用する
ことももちろん可能である。両型のＤＣ−ＤＣコンパ−
夕は３倍圧までは両型とも同回路である。４倍圧以上は
、第１図のシェンケル型ＤＣ−ＤＣコンパ−夕において
、第３段目以上のコンデンサをそれぞれ２段前のコンデ
ンサに直列接続すればコッククロフト塾ＤＣ一ＤＣコン
バータと同一になるので、列えば第１１図に示すように
４倍圧の場合は第３段目ののコンデンサＣ３を第１段目
のコンデンサＣ，Ａと直列接続されるようにすればコッ
ククロフト型が構成できる。第１１図において、点線Ａ
の接続は４倍圧ののシェンケル型の場合を示す。このよ
うに本発明はスイッチング素子としてＭＯＳ構成等のＦ
ＥＴを使うものであって、これらＦＥＴをスイッチング
するレベルコンバータをも含めて、ＤＣ−ＤＣコンバー
タの全半導体部分をＩＣまたは瓜１チップに内蔵でき、
電源投入時はＦＥＴの寄生ダイオード、またはこれら寄
生ダイオードの薮滋防止用保護ダイオード、また更には
起動のため特別設けられた専用の起動勤ダイオード等に
よって確実にこのＤＣ−ＤＣコンバータを起動でき、し
かも上述した保護ダイオードまたは専用の起動ダイオー
ドを使うものであっても、これらはＰ−Ｎ接合型ダイオ
ードとしてＩＣまたは瓜１チップに内蔵でき有用である
。また本発明はスイッチング素子をＦＥＴとしているの
で効率が向上でき、また温度変化による影響を受けるこ
とがないので安定した高効率のものを提供できる。
本回路において、４段のＴ型フリップフロップからなる
分周器ＤＶ、アンドゲートん，Ａ２，Ａ３は電源電圧一
Ｖｓｓが印加され、ＰチャンネルＭＯＳＦＥＴ５”６お
よびフリップフロツプ回路ＦＦはＤＣ−ＤＣコンバータ
の最終段コンデンサ（例えば第２図であればコンデンサ
Ｃ３）の充電電圧ｙｏｕｔが印加される。結局この回路
−Ｖｓｓ電源系は出力信号Ｑｏ，Ｑｏ′に明らかなよう
にパルス中の非常に狭いものとし、Ｖｏ山鰭源系のＰチ
ャンネルＭＯＳＦＥＴ５，６にそれぞれ直列接続した抵
抗Ｒ，，Ｒ２で消費される電力を減少させる。また分周
回路ＤＶの出力信号ＱＬ，ＱＬはドライバ回路に入力し
てもよいものである。以上実施例としてシェンケル型Ｄ
Ｃ−ＤＣコンバータについて述べたが、第１０図のよう
なコッククロフト型ＤＣ−ＤＣコンバータ等に適用する
ことももちろん可能である。両型のＤＣ−ＤＣコンパ−
夕は３倍圧までは両型とも同回路である。４倍圧以上は
、第１図のシェンケル型ＤＣ−ＤＣコンパ−夕において
、第３段目以上のコンデンサをそれぞれ２段前のコンデ
ンサに直列接続すればコッククロフト塾ＤＣ一ＤＣコン
バータと同一になるので、列えば第１１図に示すように
４倍圧の場合は第３段目ののコンデンサＣ３を第１段目
のコンデンサＣ，Ａと直列接続されるようにすればコッ
ククロフト型が構成できる。第１１図において、点線Ａ
の接続は４倍圧ののシェンケル型の場合を示す。このよ
うに本発明はスイッチング素子としてＭＯＳ構成等のＦ
ＥＴを使うものであって、これらＦＥＴをスイッチング
するレベルコンバータをも含めて、ＤＣ−ＤＣコンバー
タの全半導体部分をＩＣまたは瓜１チップに内蔵でき、
電源投入時はＦＥＴの寄生ダイオード、またはこれら寄
生ダイオードの薮滋防止用保護ダイオード、また更には
起動のため特別設けられた専用の起動勤ダイオード等に
よって確実にこのＤＣ−ＤＣコンバータを起動でき、し
かも上述した保護ダイオードまたは専用の起動ダイオー
ドを使うものであっても、これらはＰ−Ｎ接合型ダイオ
ードとしてＩＣまたは瓜１チップに内蔵でき有用である
。また本発明はスイッチング素子をＦＥＴとしているの
で効率が向上でき、また温度変化による影響を受けるこ
とがないので安定した高効率のものを提供できる。
第１図は従釆例を示す電気回路図、第２図は本発明の−
実施例を示す電気回路図、第３図は第２図の要部部品の
詳細を示す電気回路図、第４図は．第３図の各部信号波
形を示すタイムチャート、第５図は第２図回路のＩＣ化
の製作例を示す要部断面図、第６図は本発明の他の実施
例を示す電気回路図、第７図は本発明の更に他の実施例
を示す電気回路図、第８図は第３図と同部の詳細を示す
他の電気回路図、第９図は第８図の各部信号波形を示す
タイムチャ−ト、第１０図は他の従釆例を示す電気回路
図、第１１図は第１０図に対応する本発明の一実施例を
示す電気回路図である。 ＤＲ・・・ドライバ回路、Ｓ，，Ｓ２・Ｓ３，Ｓ４，Ｓ
，′，Ｓ２′，Ｓ３′…スイッチ、Ｃ，，Ｃ２，Ｃ３，
…，Ｃｎ・”コンデンサ、ＲＬ…負荷抵抗、ＬＣ・・・
レベルコンバータ、Ｄｎ，十Ｄｎ２ ，…Ｄｎ６ ，Ｄ
ｐ， ，Ｄｐ２ ，…Ｄｐ４・・・寄生ダイオード、Ｏ
Ｎ２，ＤＮ・．３，ＤＮ２’ＤＮ２′，ＤＮ４．６・・
・保護ダイオード、ＤｓＴ・・・起動用ダイオード。 第１図 第３図 第６図 図 Ｎ 舷 図 寸 船 図 山 球 第７図 第９図 第８図 第１０図 図 ； 船
実施例を示す電気回路図、第３図は第２図の要部部品の
詳細を示す電気回路図、第４図は．第３図の各部信号波
形を示すタイムチャート、第５図は第２図回路のＩＣ化
の製作例を示す要部断面図、第６図は本発明の他の実施
例を示す電気回路図、第７図は本発明の更に他の実施例
を示す電気回路図、第８図は第３図と同部の詳細を示す
他の電気回路図、第９図は第８図の各部信号波形を示す
タイムチャ−ト、第１０図は他の従釆例を示す電気回路
図、第１１図は第１０図に対応する本発明の一実施例を
示す電気回路図である。 ＤＲ・・・ドライバ回路、Ｓ，，Ｓ２・Ｓ３，Ｓ４，Ｓ
，′，Ｓ２′，Ｓ３′…スイッチ、Ｃ，，Ｃ２，Ｃ３，
…，Ｃｎ・”コンデンサ、ＲＬ…負荷抵抗、ＬＣ・・・
レベルコンバータ、Ｄｎ，十Ｄｎ２ ，…Ｄｎ６ ，Ｄ
ｐ， ，Ｄｐ２ ，…Ｄｐ４・・・寄生ダイオード、Ｏ
Ｎ２，ＤＮ・．３，ＤＮ２’ＤＮ２′，ＤＮ４．６・・
・保護ダイオード、ＤｓＴ・・・起動用ダイオード。 第１図 第３図 第６図 図 Ｎ 舷 図 寸 船 図 山 球 第７図 第９図 第８図 第１０図 図 ； 船
Claims (1)
- 【特許請求の範囲】 １ Ｃ−ＭＯＳドライバ段と、複数段縦続接続されたコ
ンデンサ及び該コンデンサの充放電を制御するスイツチ
ング素子を含む昇圧段とを有するものにおいて、 前記
昇圧段のそれぞれコンデンサに直列に接続され、ゲート
電極に供給される制御信号により前記コンデンサの充放
電を制御する前記スイツチング素子としての電界効果型
スイツチングトランジスタと、 前記Ｃ−ＭＯＳドライ
バ段に供給される駆動信号に応答し、前記昇圧段の最終
段に表われる最も高い昇圧電圧を前記電界効果型スイツ
チングトランジスタのゲート電極に制御信号として供給
するレベルコンバータと、 前記電界効果型スイツチン
グトランジスタにある寄生ダイオード及び前記スイツチ
ングトランジスタのサブストレート回路との接続により
、駆動開始時に形成する前記昇圧段の最終段のコンデン
サに対する充放電路 とを備えてなることを特徴とする
ＤＣ−ＤＣコンバータ。 ２ Ｃ−ＭＯＳドライバ段と、複数段縦続接続されたコ
ンデンサ及び該コンデンサの充放電を制御するスイツチ
ング素子を含む昇圧段とを有するものにおいて、 前記
昇圧段のそれぞれコンデンサに直列に接続され、ゲート
電極に供給される制御信号により前記コンデンサの充放
電を制御する前記スイツチング素子としての電界効果型
スイツチングトランジスタと、 前記Ｃ−ＭＯＳドライ
バ段に供給される駆動信号に応答し、前記昇圧段の最終
段に表われる最も高い昇圧電圧を前記電界効果型スイツ
チングトランジスタのゲート電極に制御信号として供給
するレベルコンバータと、 前記電界効果型スイツチン
グトランジスタにある寄生ダイオード及び前記スイツチ
ングトランジスタのサブストレート回路との接続により
、駆動開始時に形成する前記昇圧段の最終段のコンデン
サに対する充放電路と、 該充放電路を構成する寄生ダ
イオードと並列に接続され、大電流が流れることによる
前記寄生ダイオードの破壊を防止する保護ダイオード
とを備えてなることを特徴とするＤＣ−ＤＣコンバータ
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50099165A JPS6028232B2 (ja) | 1975-08-14 | 1975-08-14 | Ｄｃ−ｄｃコンバ−タ |
| CH1042876A CH628491B (de) | 1975-08-14 | 1976-08-16 | Elektronischer zeitmesser mit einer gleichstromkonverterschaltung. |
| US05/905,293 US4279010A (en) | 1975-08-14 | 1978-05-12 | DC-DC Converter for solid state watches |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50099165A JPS6028232B2 (ja) | 1975-08-14 | 1975-08-14 | Ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5222718A JPS5222718A (en) | 1977-02-21 |
| JPS6028232B2 true JPS6028232B2 (ja) | 1985-07-03 |
Family
ID=14240027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50099165A Expired JPS6028232B2 (ja) | 1975-08-14 | 1975-08-14 | Ｄｃ−ｄｃコンバ−タ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4279010A (ja) |
| JP (1) | JPS6028232B2 (ja) |
| CH (1) | CH628491B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116175U (ja) * | 1983-01-25 | 1984-08-06 | 株式会社青山製作所 | ナツト類の連続供給装置 |
| JPH01258459A (ja) * | 1988-04-08 | 1989-10-16 | Seikosha Co Ltd | 電池を電源とした集積回路 |
| DE58907764D1 (de) * | 1988-10-13 | 1994-07-07 | Siemens Ag | Integrierte Spannungsvervielfachschaltung für niedrige Versorgungsspannung. |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
| US5335826A (en) * | 1993-02-23 | 1994-08-09 | Aoyama Seisakusho Co., Ltd. | Apparatus for feeding nuts or the like |
| JPH07120718A (ja) * | 1993-08-31 | 1995-05-12 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
| FR2751484B1 (fr) * | 1996-07-16 | 1998-09-04 | Asulab Sa | Circuit d'alimentation electrique continue regulee par un convertisseur reversible |
| JP4746205B2 (ja) * | 2001-06-12 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 昇圧回路及びこれを内蔵する半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1364618A (en) * | 1971-12-03 | 1974-08-21 | Seiko Instr & Electronics | Voltage boosters |
| CH612568GA3 (en) * | 1971-12-29 | 1979-08-15 | Electronic time piece | |
| US3942047A (en) * | 1974-06-03 | 1976-03-02 | Motorola, Inc. | MOS DC Voltage booster circuit |
| GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
| US3955353A (en) * | 1974-07-10 | 1976-05-11 | Optel Corporation | Direct current power converters employing digital techniques used in electronic timekeeping apparatus |
| US3975671A (en) * | 1975-02-24 | 1976-08-17 | Intel Corporation | Capacitive voltage converter employing CMOS switches |
-
1975
- 1975-08-14 JP JP50099165A patent/JPS6028232B2/ja not_active Expired
-
1976
- 1976-08-16 CH CH1042876A patent/CH628491B/de unknown
-
1978
- 1978-05-12 US US05/905,293 patent/US4279010A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CH628491B (de) | |
| CH628491GA3 (ja) | 1982-03-15 |
| JPS5222718A (en) | 1977-02-21 |
| US4279010A (en) | 1981-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208996B2 (en) | Charge pump circuit | |
| US7427891B2 (en) | Charge pump-type booster circuit | |
| US7920018B2 (en) | Booster circuit | |
| US20160006349A1 (en) | Four-phase charge pump circuit | |
| US8547168B2 (en) | High current drive switched capacitor charge pump | |
| US20080042731A1 (en) | High efficiency bi-directional charge pump circuit | |
| WO2007066587A1 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| US7236425B2 (en) | Charge pump circuit | |
| US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
| US20120161857A1 (en) | Charge pump circuit | |
| US20100283533A1 (en) | Charge pump circuit and method | |
| JPS6028232B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US20060133176A1 (en) | Charge pump with ensured pumping capability | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| US4275437A (en) | Semiconductor circuit for voltage conversion | |
| US6118329A (en) | Negative charge pump using positive high voltage | |
| JPH11308856A (ja) | チャージポンプ回路装置 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| US20210067034A1 (en) | Charge pump circuit | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| JP4773746B2 (ja) | 昇圧回路 | |
| US9112406B2 (en) | High efficiency charge pump circuit | |
| JP3354713B2 (ja) | 半導体昇圧回路 | |
| JP2001245468A (ja) | 昇圧回路 | |
| JP6637695B2 (ja) | チャージポンプ回路 |