JPS6025840B2 - サンプルホ−ルド回路 - Google Patents

Description

【発明の詳細な説明】 本発明は高速入力信号の瞬時値を信号蓄積手段に蓄積す
る様にしたサンプルホールド回路に関する。

従来高周波入力信号を増幅して陰極線管の管面に表示し
たり、アナログ・デジタル変換器（以下ＡＤ変換器とい
う）に加えてデジタル信号に変換し、このデジタル信号
を記憶手段に記憶するか又はデジタル電子計算機で演算
処理することが行われている。

その場合には、一般に高周波入力信号の瞬時値を取出し
て（サンプリング）、このサンプル電圧を利用回路が処
理するに要する所定時間保持（ホールド）するためサン
プリングホールド回路を使用している。従来斯るサンプ
ルホールド回路の一例として第１図に示す如きものが提
案されている。

即ち第１図に於いては入力端ＩＮ‘こ加えた入力信号は
ダイオードＤ．，○２，Ｄ３及びＤ４より成るダイオー
ドブリッジにより構成したサンプリングゲートＢを介し
、このサンプリングゲートがオンの期間中、出力端と基
準電位源（例えば接地）との間に接続した信号蓄積手段
郎ちコンデンサＣＨを充電し、この充電電位、即ちサン
プル電圧は緩衝増幅器Ａを経て出力端子ＯＵＴから利用
回路（図示せず）に供給される。このサンプリングゲー
トＢのオンオフ制御は電流源ｌｏ，ｌｓのオンオフによ
り行う。このサンプリングゲートＢをオンとし入力信号
をサンプルするには、電流源ｌｏをオン、電流源ｌｓを
オフとする。この期間（サンプル期間）は数ナノ秒（１
０‐竿少）乃至数１０ナノ秒であり、この期間に対応す
る入力信号の瞬時電圧にコンデンサＣＨを充電する。次
に電流源ｌｏをオフ、電流源ｌｓをオンとすると電流源
１３よりの電流はダイオードＤ５一○６を流れて、それ
らの両端に夫々約０．６ボルトの電圧降下を生じサンプ
リングゲートＢは逆バイアスされてオフとなり、コンデ
ンサＣＨはサンプル電圧を保持する。なお、ダイオード
は及びＤ６の共通接続点は緩衝増幅器Ａの出力端に接続
されているので、これらダイオードＤ５及びＤ６の共通
接続点の電位はコンデンサＣＨの電位と同じである。よ
って、サンプリングゲートＢがオン及びオフに変化して
も、制御端ａ，及びｂの電位は対称に変化するので、サ
ンプリングゲートＢが入力信号に与える歪の影響は非常
に４・さし、。次にサンプリングゲートＢがオンとなる
と、コンデンサＣ日はその時点の瞬時電圧に充電され、
以後同様にサンプリング及びホールド動作を繰返す。斯
る第１図に示す如きサンプルホールド回路に於いて入力
端子ＩＮ‘こ供給される入力信号電圧がコンデンサＣＨ
両端のサンプル電圧より土０．６ボルト即ちダイオード
Ｄｓ，Ｄ６の電圧降下以上に変化すると、サンプリング
ゲートＢのダイオードＤ，，Ｄ２又はダイオ−ドＤ３，
Ｄ４がオンとなり、サンプル電圧が変化してしまうので
、動作可能な入力信号範囲が制限されていた。

またダイオードＤ，，Ｄ２，Ｄ３，Ｄ４が完全にオフで
あっても之等ダ・ィオードＤ１，Ｄ２，Ｄ３，Ｄ４の静
電容量Ｃｓにより、サンプリング期間以外の入力信号が
コンデンサＣ一に漏洩（フィードスルー）してサンプル
電圧が変化する（この漏洩の大きさは容量Ｃｓとコンデ
ンサＣＨの夫々の容量の比で決まり容量Ｃｓが大きい程
漏洩が増加する）欠点があった。又入力信号範囲を拡大
するにはダイオードＤ５，Ｄ６に直列に複数のダイオー
ド、ッェナーダィオードまたは抵抗器を接続することが
考えられる。しかしこの場合にはサンプリングゲ−トＢ
がオフの時のａｂ点間のインピーダンスが増大するため
に信号漏洩が増大する欠点がある。このような欠点を改
善した従来のサンプルホ−ルド回路として第２図に示す
如き回路が提案されている。

この第２図に於いては入力端ＩＮと信号蓄積手段即ちコ
ンデンサＣＨとの間に夫々４個のダイオードのブリッジ
より構成した２個のサンプリングゲートＳ，，Ｓ２を直
列接続し、この両サンプリングゲートＳ，，Ｓ２を、制
御手段ＣＯＮＴにより同時にオン・オフ制御する。コン
デンサＣＨの両端電圧を緩衝増幅器Ａを介して出力端Ｏ
ＵＴから利用回路（図示せず）に供給する如くする。又
必要に応じて後述の目的で両サンプリングゲートＳ，，
Ｓ２の接続点（ｃ点）と基準電位源（大地）との間に付
加コンデンサＣ＾を設ける。サンプリングゲートＳ，，
Ｓ２をオフとするように制御手段ＣＯＮＴが制御出力を
発生している期間中則ちホールド期間中コンデンサＣＨ
は前回のサンプル期間中のサンプル電圧をホールドして
いる。次のサンプル期間迄のホールド期間中に仮え入力
端ＩＮの入力信号が大幅に変化してもサンプリングゲー
トＳ，がオフであるので、サンプリングゲートＳ２がオ
ンとなることはない。また信号の漏洩も夫々のサンプリ
ングゲートＳ，及びＳ２のダィオ−ド‘こ依る静電容量
Ｃｓが直列となり信号路と直列の合成容量成分が減少す
るので、大幅に軽減できる。更に付加コンデンサＣ＾が
あれば、信号漏洩はサンプリングゲ−トＳ，の容量Ｃｓ
とコンデンサＣ＾とにより大幅に減少した後、更にサン
プリングゲートＳ２の容量Ｃ３とコンデンサＣＨとによ
り減少するので、殆んど零になる。例えばこのコンデン
サＣＨを３皿Ｆ、コンデンサＣ＾をｌＯＰＦとする。サ
ンプル期間になると制御手段ＣＯＮＴが両サンプリング
ゲートＳ，，Ｓ２を同時にオンとする制御出力を発生す
るので、コンデンサＣＨ（及びコンデンサＣ＾）をサン
プル時点における入力信号の瞬時値（新しいサンプル電
圧）に充電する。

このオン期間とコンデンサＣＨ（及びコンデンサＣ＾）
の充電回路の時定数は入力信号に応じて適切に選択する
が、この時定数は例えば約２仇Ｓである。このサンプル
期間中にコンデンサＣＨ（及びコンデンサＣ＾）は充分
に入力信号の瞬時電圧に充電されるよう入力信号源の内
部抵抗は充分低いものとする。このサンプリングゲート
Ｓ，，Ｓ２をオンとするストローフパルスは例えばスナ
ップオフターーィオード等を含む、或はその他所望の高
速論理回路等の従来回路で発生する。これによりコンデ
ンサＣ日は新しいサンプルを得て、これをホールドする
。以下この動作を繰返す。しかし、この第２図の回路に
おいて、サンプリングゲートＳ，及びＳ２が単なるダイ
オードブリッジの場合、各ダイオードブリッジの制御端
の電位が対称に変化せず、サンプルした鰭圧に歪が生じ
る。

また、サンプリングゲートＳ，及びＳ２を第１図に示す
ダイオードブリッジとした場合、上述の理由でサンプリ
ングゲートＳ，のオフ状態がまず不確実となり、サンプ
リングゲートＳ，のオフ状態が大振幅入力信号によりオ
ンに変化するとサンプリングゲートＳ２を同様にオンに
なってしまう。よって、動作可能な入力信号の範囲が制
御されてしまう。更にダイオードブリッジのオン及びオ
フを制御する電流源の制御方法によっても、各ダイオー
ドブリッジの第１及び第２制御端の電位が対称に変化せ
ず、歪の原因となる。本発明は上述の従来技術の欠点に
鑑み、広い入力信号範囲が得られ、信号漏洩が小さいと
共に、信号歪の少ない新規な高速サンプルホールド回路
を提案せんとするものである。次に第３図を参照して本
発明の好適な一実施例を説明するが、この第３図に於い
て第１及び第２図に対応する部分には同一参照符号を付
し、その詳細説明は省略する。

第３図においては、制御手段ＣＯＮＴは電流源１，．１
２と、これら電流源１，，１２の電流路を制御する各４
個の電子スイッチであるｐｎｐ形トランジスタＱ，，Ｑ
２，Ｑ３，Ｑ４及びｎｐｎ形トランジスタ法，Ｑ６，Ｑ
７，Ｑ８を含んでいる。トランジスタＱ．，Ｑ２・・・
・・・Ｑのオンオフ制御則ちサンプリングゲートＳ，，
Ｓ２のサンプル或いはホールド動作は制御端子Ｔ，，Ｔ
２，Ｌ，Ｔ４に制御信号を加えることにより行う。ホー
ルド期間中制御端子Ｔ，，Ｔ３の制御信号は「高一レベ
ルであり、Ｌ，Ｌは「低一レベルである。よってトラン
ジスタＱ２，Ｑ４，Ｑ５及びＱ７がオンであり、サンプ
リングゲートＳ，にはバイアス電流が流れないのでこの
サンプリングゲートＳ，はオフ、また電流源１，，１２
よりの電流はトランジスタＱ−ダイオードＤ６−ダイオ
ードＤ５−トランジスタＱ７を流れるので、ダイオード
Ｄ６，Ｄ５の電圧降下によりサンプリングゲートＳ２の
各ダイオードをオフとする。一方、サンプル期間中には
制御端子Ｔ，，Ｔ２，Ｔ３，Ｔ４には夫々図示のとおり
の制御パルスが加わり各制御端子Ｔ，，Ｌ，Ｔ３，Ｔ４
の制御信号レベルは上述のホールド期間中と逆になる。
よってトランジスタＱ，，Ｑ３，Ｑ６，Ｑ８がオンとな
り、サンプリングゲートＳ，の各ダイオードを順バイア
スとしてサンプリングゲートＳ，をオンとなし、また同
様にサンプリングゲ−トＳ２もオンとする。そこで上述
したサンプリング動作を行う。尚、各トランジスタＱ，
，Ｑ〆…Ｑ８のェミッタには例えば１５０程度の微小抵
抗器を挿入しているが、これら抵抗器の作用は１，，１
２の電流源の電流を正確な比率で分流するためのもので
あり、夫々等しくても、或は必要に応じて所定比率に選
択してもよい。

またトランジスタＱ，，Ｑ２，Ｑ３，Ｑ、トランジスタ
Ｑ，Ｑ６，Ｑ７，Ｑ８を夫々例えばモノリシックＩＣで
形成するか夫々特性の均一なトランジスタを使用する場
合にはェミッタ抵抗を除去し得る。またサンプリングゲ
ートＳ，及びＳ２用に夫々別個の電流源（合計４個）を
使用するも可能であるが、第３図の実施例のように構成
するのが経済的である。電流損包，，１２は相互に同じ
大きさでなければならず、必要に応じて調整手段を設け
ている。上述の如く本発明によれば次の効果が得られる
。

‘１｝ ２個のダイオードブリッジＳ．及びＳ２を直列
接続しているので、ダイオードブリッジの各ダイオード
の静電容量による入力信号の漏洩が少ない。

【２）各ダイオードブリッジの各制御端と電流源との間
に電子スイッチを挿入してあるので、電流源からの電流
をダイオードブリッジの制御端に供給するかしないかに
関係なく、ダイオードブリッジの制御端は確実にフロー
ティング状態になる。

よって、ダイオードブリッジによる信号歪が減る。湖
第１ダイオードブリッジＳ，は単なるダィオードプ１」
ツジなので、オフの際入力信号の振幅に関係なく確実に
オフである。

よって、入力信号範囲が広がる。‘４｝ 第２ダイオー
ドブリッジＳ２の両制御端間には第１及び第２ダイオー
ドの直列回路が接続され、第１及び第２ダイオードの共
通接続点は緩衝増幅器の出力端に接続されているので、
このダイオードブリッジの両制御端の電位が対称に変化
し、信号歪が更に少なくなる。

なお、第２ダイオードブリッジＳ２のオフ状態は大振幅
信号によりオンに変化させられるが、第１ダイオードブ
リッジＳ，のオフが確実なので問題がない。尚上述実施
例に於いてはサンプリングゲートを２個直列接続した例
につき述べたが、このサンプリングゲートを３個以上直
列接続する様にしても上述同様の作用効果があることは
容易に理解できよう。更に、夫々異なる入力信号源に接
続した複数のゲートをＳ，と並列接続し、任意のものを
手動又は自動選択してＳ２と同時にオン・オフ制御し、
異なる入力信号をサンプルホールドするも可である。

【図面の簡単な説明】

第１図は従釆のサンプリングホールド回路の例を示す接
続図、第２図は第１図の回路を改良した従釆のサンプル
ホールド回路を示す構成図、第３図は本発明サンプルホ
ールド回路の一実施例を示す接続図である。 ＩＮは入力端、ＯＵＴは出力端、Ｓ，及びＳ２は夫々ダ
イオードブリッジ、Ｃ＾及びＣＨは夫々コンデンサ、Ｃ
ＯＮＴは制御手段、１，及び１２は電流源である。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １ 入力端に入力信号を受ける第１ダイオードブリツジ
   と、該第１ダイオードブリツジの出力端に入力端が接続
   された第２ダイオードブリツジと、該第２ダイオードブ
   リツジの出力端及び基準電位源間に接続されたコンデン
   サと、上記第２ダイオードブリツジの出力端に入力端が
   接続された緩衝増幅器と、上記第１ダイオードブリツジ
   の第１及び第２制御端に夫々接続された第１及び第２電
   子スイツチと、上記第２ダイオードブリツジの第１制御
   端に接続された第３及び第４電子スイツチと、上記第２
   ダイオードブリツジの第２制御端に接続された第５及び
   第６電子スイツチと、上記第１、第３及び第５電子スイ
   ツチに流れ込む方向の電流を発生する第１電流源と、上
   記第２、第４及び第６電子スイツチから流れ出す方向の
   電流を発生する第２電流源と、上記第２ダイオードブリ
   ツジの第１及び第２制御端間に直列接続された第１及び
   第２ダイオードとを具え、該第１及び第２ダイオードの
   共通接続点を上記緩衝増幅器の出力端に接続し、上記第
   １、第２、第３及び第６電子スイツチを導通又は非導通
   に制御したとき上記第４及び第５電子スイツチを非導通
   又は導通に制御することを特徴とするサンプルホールド
   回路。