JPS60254340A - 情報処理装置の命令実行時間測定装置 - Google Patents

情報処理装置の命令実行時間測定装置

Info

Publication number
JPS60254340A
JPS60254340A JP59111432A JP11143284A JPS60254340A JP S60254340 A JPS60254340 A JP S60254340A JP 59111432 A JP59111432 A JP 59111432A JP 11143284 A JP11143284 A JP 11143284A JP S60254340 A JPS60254340 A JP S60254340A
Authority
JP
Japan
Prior art keywords
instruction
counting
execution time
clock
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59111432A
Other languages
English (en)
Inventor
Toshiki Nakajima
俊樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59111432A priority Critical patent/JPS60254340A/ja
Publication of JPS60254340A publication Critical patent/JPS60254340A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はプログラム等によって動作する装置に係り、特
に情報処理装置の命令実行時間測定装置に関する。
(2)技術の背景 プログラムによって制御動作を行わせる情報処理装置に
おいては、ユーザなどがプログラム開発を行おうとする
際に、開発すべきプログラムにおいて用いる命令の実行
時間を知りたいという要望がある。
(3)従来技術と問題点 前述の様な実行時間をめる場合従来は、ユーザがオシロ
スコープなどの測定器を情報処理装置の適当な観測点に
接続し、実行時間を測定すべき命令を繰り返し実行させ
ながら、1回の命令の実行毎に出力される出力信号の時
間間隔を、測定器によって測定することによって、該命
令の実行時間を測定していた。
このような方式の場合、ユーザは測定毎にオシロスコー
プな・どの測定機器を情報処理装置に接続しなければな
らず、簡単に測定を行うことは困難であった。
また上記従来方式において、オシロスコープの代すにユ
ニバーサルカウンタを設け51回の命令の実行毎に出力
される出力信号のパルス間隔をめたり、そのパルスを特
定時間計数するような方式も考えられるが、このような
場合も実行時間を測定すべき命令を繰り返し実行させな
ければならず、あるプログラム中における複数の命令の
実行時間の測定や、プログラム毎に実行時間が変化する
周辺機器への入出力命令の実行時間の測定などは困難で
あった。
(4)発明の目的 本発明は上記問題点を解決するものであり、情報処理装
置上で実行されるプログラムに特定の命令を挿入するこ
とによって、プログラム上の任意の命令の実行時間を測
定することを可能とし、測定に要する人手及び時間を削
減した情報処理装置の命令実行時間測定装置を提供する
ことを目的とする。
(5)発明の構成 本発明の特徴とするところは、情報処理装置において、
クロックを発生するクロック発生手段と。
計数開始命令によって前記クロックの計数を開始し、計
数停止命令によって前記クロック計数を停止する計数手
段と、計数結果読み出し命令によって前記計数手段によ
る計数結果を前記情報処理装置に読み出す読み出し手段
とを有し、計数開始命令から計数停止命令までのクロッ
ク数を計数することを特徴とする情報処理装置の命令実
行時間測定装置にある。
(6)発明の実施例 以示本発明の実施例について詳細に説明を行う。
第1図は情報処理装置に付加する本発明による命令実行
時間測定装置の回路構成図である。カウントスタート信
号C3TARTはJKフリッププロップ6のJ入力端子
に入力され、カウントストップ信号C3TOPはJKフ
リップフロップ6のに入力端子に入力される。またJK
フリップフロップ6のクロック入力端子CKOには、ク
ロック信号CLOCKがバッファゲート2を介して入力
され、同じくリセット入力端子R3Oにはりセント信号
RESETがNOTゲート3を介して入力される。JK
フリップフロップ6のセット出力端子Qから出力される
カウントイネーブル信号CNTEは、カランタフのカウ
ントイネーブル入力端子CEIに入力される。そしてカ
ウンタ7のキャリー出力端子CRはカウンタ8のカウン
トイネーブル入力端子CB2に接続される。カウンタ7
及び8のクロック入力端子CKI及びCR2には。
クロック信号CLOCKがNOTゲート1を介して入力
され、I!しくパラレルイネーブル入力端子PEI及び
PE2には、カウントスタート信号C3TARTがNO
Tゲート5を介して入力され。
さらにリセット入力端子R3I及びR32には。
リセット信号RESETがNoTゲート3を介して入力
される。また、カウンタ7及び8のパラレル人カビノド
端子DO−D7には、ローレベル信号Low (常にロ
ーレベルを示す)が入力され。
出力ビソト端子QO−Q7はそれぞれハスドライバゲー
ト9〜16に接続される。またハスドライバゲート9〜
16の各制御入力端子にはカウントリード信号CREA
DがNOTゲート4を介して入力される。そしてハスド
ライバゲート9〜16の各゛出力端子はデータバス17
に接続される。なおNOTゲート1はカウンタ7及び8
のクロック入力端子CKI及びCR2が負論理入力であ
るために設けられ、NOTゲート3はJKフリソプフロ
ノプ6のリセット入力端子R8O及びカウンタ7及び8
のリセット入力端子R3I及びR32が負論理入力であ
るために設けられ、NOTゲート5はカウンタ7及び8
のパラレルイネーブル入力端子PEI及びPE2が負論
理入力であるために設けられ、さらにNOTゲート4は
パスドライバゲート9〜16の各制御入力端子が負論理
入力であるために設けられている。またカウンタ7及び
8はそれぞれ4ビツト2進カウンタであり、カウンタ7
のキャリー出力端子がカウンタ8のカウントイネーブル
入力端子CE2に接続されることにより、カウンタ7と
8とで8ビツト2進カウンタが構成されており、出力端
子QOが最下位計数比カビソトθlit子、出力端子Q
7が最上位計数比カビノド端子となっている。またクロ
ック信号CLOCKは情報処理装置の基本クロック信号
と同じクロック信号である。
以上のような構成の命令実行時間測定装置を用いて、あ
る命令Xの実行時間を測定する命令の動作について以下
に説明する。
まず本実施例においては、命令実行時間を測定するため
の特殊な第1〜第3のプログラム命令が用いられる。第
1の命令はカウントスタート命令5TARTであり、こ
の命令は任意のプログラム中において実行時間を測定し
たい命令Xの直前に挿入される。第2の命令はカラン1
−ストップ命令5TOPであり、この命令は上記命令X
の直後に挿入される。第3の命令はカウントリード命令
READであり、この命令は上記カウントストップ命令
5TOPの直後に挿入される。以上のようにして3つの
特殊命令が挿入された命令Xを含むプログラムをテスト
ランさせると、カウントスタート命令5TARTによっ
てJKフリップフロップ6がセットされカウントイネー
ブル信号がカランタフに加わる。これにより第1図のカ
ウンタ7及び8がクロック信号CLOCRに同期して計
数を開始し、命令Xが情報処理装置において実行されて
いる量計数を続け、命令Xの実行終了直後カウントスト
ップ命令S’TOPによって、J Kフリップフロップ
6がリセットされ、カウントイネーブル信号がカウンタ
7に加われなくなるので計数がストップする。続いてカ
ウントリード命令READによってカウンタ7及び8の
計数出力結果がバス「タイムゲート9〜16を介してデ
ータバス17に出力される。このようにして命令Xの実
行時間がカウンタ7及び8によって計数される。以上の
動作を第2図及び第3図のタイムチャートを用いながら
具体的に説明する。
上記第1〜第3の特殊命令のカウントスタート命令5T
ARTとカウントストップ命令5TOPは実行において
も実行時間がある。その実行時間を前述の命令Xの実行
時間測定の際に補正するために、まずその実行時間を測
定する。そのタイムチャートが第2図である。この場合
の補正時間の測定はカウントスタート命令5TAR,T
、カウントストップ命令5TOP及びカウントリード命
令READのめを連続して実行することによって行われ
る。まずクロック信号CLOCKによるクロック時間t
oにカウントスタート命令5TARTが実行開始される
。そしてこの命令5TARTが実行されその実行時間の
最後にカウントスター1−信号C3TARTが出力され
る。この信号C3TARTとクロック信号CLOCKに
よってJKフリップフロップ6(第1図)がセットされ
、クロック時間taにおいてJKフリッププロップ6の
出力端子Qから出力されるカウントイネーブル信号CN
TEがハイレベルとなる。またカウントスタート信号C
3TARTがカウンタ7及び8のパラレルイネーブル入
力端子PE1及びPE2に与えられることにより、パラ
レル人カビノド端子DO〜D7にローレベル信号LOW
が入力され、カウンタ7及び8には初期計数出力値0が
セットされる。次にカウントイネーブル信号CNTEが
カウンタ7のカウントイネーブル入力端子C,E 1に
入力され、カウンタ7及び8ばクロック入力端子CKI
及びCK2から入力されるクロック信号CLOCHに同
期して計数を開始する。この計数はカウントイネーブル
信号CNTEがノーイレへルの間続けられる。次にカウ
ントスタート命令5TARTの直後にカウントストップ
命令が実行される。
そしてその実行時間の最後にカウントストップ信号c 
s ”ro pが出力される。この信号C3TOPによ
ってJKフリップフロップ6はリセットされ。
その出力のカウントイネーブル信号CNTEはクロック
時間t8においてローレベルとなる。これによってカウ
ンタ7及び8は計数をストップする。
以上の動作によって、カウントスタート命令5TART
が実行されてクロック時間t4に計数を開始してから、
カラン1−ストップ命令5TOPが実行されてクロック
時間tθに計数がストップするまでカウンタ7及び8に
おいて計数が行われ。
出力端子QO−Q7より出力される計数値N1ば第2図
の場合N1=4 (10進値)となる。この計数値はカ
ウントスタート命令5TARTを実行した直後にカウン
トストップ命令5TOPを実行しても、カウンタ7及び
8が計数をストップするまでに4マシンサイクルを要す
ることを示しており、これが後の測定における補正値と
なる。そして第2図においてカウントストップ命令の次
にカウントリード命令READが実行され、その最後に
カウントリード信号CREΔDが出力される。
この信号CREADによってバスドライバゲート9〜1
6がオンとなり、カウンタ7及びBの8ビツト計数出力
値N1 (2進値)がデータバス17に出力され、その
結果が後の測定における補正値として情報処理装置を介
してユーザに出力される。
次に実際にある命令Xの実行時間を測定する。
そのためのタイムチャートが第3図である。この場合、
測定は命令Xを実行するプログラムにおいてその命令X
の直前にカウントスタート命令5TARTを挿入し、直
後にカウントストップ命令5Topiびカウントリード
命令READを挿入して、上記プログラムをテストラン
させることによフて行われる。まずクロック時間to゛
にカウントスタート命令5TARTが実行開始され、そ
の実行時間の最後にカウントスタート信号C3TART
が立ち上り、前記と同様にしてJKフリップフロップ6
の出力であるカウントイネーブル信号CNTEがクロッ
ク時間ta′にハイレベルとなる。これによってカウン
タ7及び8が計数を開始する。そしてカウントイネーブ
ル信号は命令Xに続くカウントストップ命令5TOPが
実行し終るクロック時間tI4′までハイレベルとなる
ので。
その間カウンタ7及び8において計数が行われる。
すなわちカウントスタート命令5TARTが実行された
後、命令X及びカウントストップ命令5TOPが実行さ
れているクロック時間も4゛〜t14’の量計数が行わ
れる。そしてカウントリード命令READによって出力
されるカウントリード信号CREADによってバスドラ
イバゲート9〜16がオンとなり、カウンタ7及び8の
8ビ、2ト2進計数出力値N2が出力端子QO〜Q7よ
りデータバス17に出力され、情報処理装置を介してユ
ーザに出力される。第3図の場合、N2−10(10進
値)である。
以上の計数結果N2は命令Xの実行時間(ta〜too
’クロック時間)の他にカウントストップ命令5TOP
の実行時間(tIo′〜も14′クロック時間)も含ん
でいる。ところがカウントストップ命令5TOPのみの
実行時間ばあらかじめ前記補正値N1としてめである。
従って命令Xのみの実行時間は上記計数結果N2から前
記補正値N1を減することによってまる。結局第2図及
び第3図の場合命令Xの実行時間は、N2−N1=10
−4=6 (10進値)となる。
前述の本発明の実施例において、クロックを情報処理装
置のシステムクロック(命令を実行するためのクロック
)とすることによって情報処理装置におけるマシンサイ
クルとしてめることが可能である。
以上本実施例の動作をまとめると、実行時間を測定した
い命令Xを含むプログラム中において。
その命令Xの前後に測定用の命令を挿入し、そのプログ
ラムをテストランすることによって、簡単な補正の後に
命令Xの実行時間を容易に得ることができる。なお上記
全動作において、第1図の、yKフリップフロップ6、
カウンタ7及び8はリセット信号RESETによってあ
らかじめリセットしておく。
上記実施例によれば、命令Xは1つの命令である必要は
なく複数の命令群であっても当然よい。
そして実行時間の測定は命令Xを実行ずべき実際のプロ
グラム中において行われるため、同じ命令でもプログラ
ムによって実行時間が変化するような周辺機器への入出
力命令などの実行時間測定もプログラム毎に行うことが
できる。
なお第1図の実施例において、カウンタ7及び8は8ビ
、ト2進カウンクとして構成されているため、測定でき
る実行時間は0〜255マシンサイクル(10進値)ま
でである。しかし、その構成は8ビツトに限定されるも
のでないことは言うまでもない。また計数を行う手段は
カウンタに限られるものでもない。
さらに前記実行時間の補正はユーザが自身で行うように
なっているが、前記補正値を記憶する手段を設け、各測
定毎にその補正計算を自動的に行うようにすることも可
能である。
本発明の実施例においては計数の開始並びにストップを
カウントスタート命令、カウントスト・ノブ命令とした
が、これは特殊命令に限らず、たとえば出力ポートにJ
Kフリップフロップを接続することによって設置したボ
ートへの出力命令とすることも可能である。
(7)効果 本発明によれば、簡単な回路を付加するだりで。
実行時間を測定すべき命令Xを含むプログラム中で直接
測定を行うことができ、これによって測定に要する人手
及び時間を削減できる。また命令Xの種類及び数なども
限定されないため、汎用性に冨んだ測定を行うことがで
きる。
【図面の簡単な説明】
第1図は本発明による命令実行時間測定装置の回路構成
図、第2図及び第3図は第1図の回路の動作タイミング
チャートである。 1、 3. 4. 5 ・ ・ ・NOTゲート、 2
・ ・・パンファゲート、 6・ ・・JKフリップフ
ロップ、 7.8・・・カウンタ。 9.10,11,12,13,14,15.16・・・
バスドライバゲート、 17・・・データバス。 CLOCK・・・クロック信号。 C3TART・・・カウントスタート信号。 C3TOP・・・カウントストップ信号。 CREAD・・・カウントリード信号。 RI’u S IF、T・・・リセット信号。 5TART・・・カウントスタート命令。 5TOP・・・カウントストップ命令。 REΔD・・・カウントリード命令

Claims (4)

    【特許請求の範囲】
  1. (1)情報処理装置において、クロ、りを発生するクロ
    ック発生手段と、計数開始命令によって前記クロックの
    計数を開始し、計数停止命令によって前記クロックの計
    数を停止する計数手段と、計数結果読み出し命令によっ
    て前記計数手段による計数結果を前記情報処理装置に読
    み出す読み出し手段とを有し、計数開始命令から計数停
    止命令までのクロック数を計数することを特徴とする情
    報処理装置の命令実行時間測定装置。
  2. (2)前記クロック発生手段は情報処理装置のシステム
    クロックであることを特徴とする特許請求の範囲第1項
    記載の情報処理装置の命令実行時間測定装置。
  3. (3)前記計数開始命令は実行時間を測定すべき被測定
    命令または命令群の直前に挿入され、前記計数停止命令
    は前記被測定命令または命令群の直後に 挿入されることを特徴とする特許請求の範囲第1項記載
    の情報処理装置の命令実行時間測定装置。
  4. (4)前記計数手段は情報処理装置の命令によって七ノ
    ド、リセット可能なフリップフロ、プと当該フリップフ
    ロップがセント状態にある期間のマシンサイクルを計数
    するカウンタとよりなり、前記読み出し手段は当該カウ
    ンタの計数結果を命令によって読み出してなり、情報処
    理装置上で走行するプログラムにより命令実行時間の測
    定を可能としてなる特許請求の範囲第1項記載の情報処
    理装置の命令実行時間測定装置。
JP59111432A 1984-05-31 1984-05-31 情報処理装置の命令実行時間測定装置 Pending JPS60254340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59111432A JPS60254340A (ja) 1984-05-31 1984-05-31 情報処理装置の命令実行時間測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59111432A JPS60254340A (ja) 1984-05-31 1984-05-31 情報処理装置の命令実行時間測定装置

Publications (1)

Publication Number Publication Date
JPS60254340A true JPS60254340A (ja) 1985-12-16

Family

ID=14561038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59111432A Pending JPS60254340A (ja) 1984-05-31 1984-05-31 情報処理装置の命令実行時間測定装置

Country Status (1)

Country Link
JP (1) JPS60254340A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148342A (ja) * 1986-12-12 1988-06-21 Nec Corp ル−プ実行時間測定方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148342A (ja) * 1986-12-12 1988-06-21 Nec Corp ル−プ実行時間測定方式

Similar Documents

Publication Publication Date Title
US5014196A (en) Vector operation instruction activation controller for vector arithmetic units having arithmetic functions with different numbers of pipeline stages
JPS60254340A (ja) 情報処理装置の命令実行時間測定装置
CN111274132A (zh) 设备驱动程序数据清理函数可靠性测试的方法及装置
US4970679A (en) Pulse input apparatus
JPH0534474A (ja) 計測タイマ装置
CN106814248A (zh) 一种数字测频中的数据处理方法和装置
CN112462248A (zh) 一种测试信号输出系统及其使用方法
JPS6248866B2 (ja)
JPH0229457Y2 (ja)
JPH0296848A (ja) 命令の実行時間測定方法
JP2545234Y2 (ja) タイミング補正回路
JPS60143784A (ja) 周期測定回路
JPS62236047A (ja) プログラムの処理時間測定装置
JPH0231247A (ja) データ処理装置
JPS61165171A (ja) マイクロコンピユ−タ
JP2607113B2 (ja) A/d変換方法
SU1437865A1 (ru) Устройство дл контрол цифровых узлов
JPH067125B2 (ja) 超音波測定装置のゲートパルス発生回路
JPH02230436A (ja) プログラム実行時間計測方法とその装置
JPS58222359A (ja) 処理時間測定装置
JPH05134901A (ja) 解析器
JPH04349543A (ja) プログラム処理時間の測定方式
JPH0231248A (ja) データ処理装置
JPH04355837A (ja) インタ−バルタイマのテスト方法
JPS59221710A (ja) シ−ケンスプログラムの演算処理時間測定方式