JPS60251458A - 多重系計算機システムのテスト方法 - Google Patents
多重系計算機システムのテスト方法Info
- Publication number
- JPS60251458A JPS60251458A JP59106580A JP10658084A JPS60251458A JP S60251458 A JPS60251458 A JP S60251458A JP 59106580 A JP59106580 A JP 59106580A JP 10658084 A JP10658084 A JP 10658084A JP S60251458 A JPS60251458 A JP S60251458A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- transmission line
- output
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は計算機システムに関し、特に複数台の処理装置
(計算機)が伝送路によシ接続されている多重系計算機
システムのテスト方法に関するものである。
(計算機)が伝送路によシ接続されている多重系計算機
システムのテスト方法に関するものである。
第1図は、システムの処理性・信頼性および拡張性を向
上させるため、処理装置と入出力装置を複数台組合せた
多重系計算機システムの一例を示す図である。同図にお
いて、処理装置(計算機)1〜5と入出力装置7.8は
、伝送路6によシ相互に結合され、各処理装置1〜5問
および処理装置1〜5と入出力装置7.8の間でデータ
転送が行われる構成を有している。
上させるため、処理装置と入出力装置を複数台組合せた
多重系計算機システムの一例を示す図である。同図にお
いて、処理装置(計算機)1〜5と入出力装置7.8は
、伝送路6によシ相互に結合され、各処理装置1〜5問
および処理装置1〜5と入出力装置7.8の間でデータ
転送が行われる構成を有している。
第2図はこのような多重系計算機システムにおいてテス
トを行う場合の従来方法による構成を示す図である。処
理装置9は伝送路10に接続され、伝送路10上に流れ
るデータ11を入力する。処理装置9では入力データ1
1に対し演算12を行い、この結果を出力データ13と
して伝送路10上に出力する。
トを行う場合の従来方法による構成を示す図である。処
理装置9は伝送路10に接続され、伝送路10上に流れ
るデータ11を入力する。処理装置9では入力データ1
1に対し演算12を行い、この結果を出力データ13と
して伝送路10上に出力する。
この様な多重系計算機システムにおいて、処理装置9の
テストを行う場合、例えば処理装置9が新たに追加され
た場合(増設)あるいは内部の処理を一部変更した場合
(改造)等において、演算12の結果である出力データ
13を直接伝送路10上に流すと、他の処理装置にこの
テスト用の出力データ13が入力され、その動作に影響
を与えることがあシ、信頼性上問題がある。このため処
理装置9内にスイッチ機構14を設け、処理装置9がテ
スト中の状態にある場合には、演算12の結果を伝送路
10に流すかわシに印字装置15に出力もしくは記憶装
置16に蓄積するようにしていた。
テストを行う場合、例えば処理装置9が新たに追加され
た場合(増設)あるいは内部の処理を一部変更した場合
(改造)等において、演算12の結果である出力データ
13を直接伝送路10上に流すと、他の処理装置にこの
テスト用の出力データ13が入力され、その動作に影響
を与えることがあシ、信頼性上問題がある。このため処
理装置9内にスイッチ機構14を設け、処理装置9がテ
スト中の状態にある場合には、演算12の結果を伝送路
10に流すかわシに印字装置15に出力もしくは記憶装
置16に蓄積するようにしていた。
しかし、この様な従来の多重系計算機システムのテスト
方法では、スイッチ機構14を処理装置9に内蔵する必
要があり、かつテスト専用の印字装置15や記憶装置1
6が余分に必要となり、更に実際に伝送路10上にテス
トデータ13を流す処理を行わないため、システム全体
のテストを行うことができないという問題点があった。
方法では、スイッチ機構14を処理装置9に内蔵する必
要があり、かつテスト専用の印字装置15や記憶装置1
6が余分に必要となり、更に実際に伝送路10上にテス
トデータ13を流す処理を行わないため、システム全体
のテストを行うことができないという問題点があった。
又、従来の多重系計算機システムのテスト方法では、処
理装置の設置場所でテストを行う必要があるが、各処理
装置は複数の工場や作業場にそれぞれ設置されているの
が通常である。従って、テストを行う作業員は、テスト
を行う処理装置が設置されている工場等にいちいち出向
く必要があシ、作業効率が低くなるといり問題点があっ
た。
理装置の設置場所でテストを行う必要があるが、各処理
装置は複数の工場や作業場にそれぞれ設置されているの
が通常である。従って、テストを行う作業員は、テスト
を行う処理装置が設置されている工場等にいちいち出向
く必要があシ、作業効率が低くなるといり問題点があっ
た。
本発明は上記した従来技術の問題点に鑑みなされたもの
で、多重系計算機システムにおいて処理装置を増設した
シ、改良したシする際に、当該処理装置にテスト専用の
余分な装置を設けることなく、かつ多重系計算機システ
ムの伝送路を通してのテストを実行することが可能で、
更に処理装置の設置場所に作業員が出向くことなくテス
トを実行することができる多重系計算機システムのテス
ト方法を提供することを目的としている。
で、多重系計算機システムにおいて処理装置を増設した
シ、改良したシする際に、当該処理装置にテスト専用の
余分な装置を設けることなく、かつ多重系計算機システ
ムの伝送路を通してのテストを実行することが可能で、
更に処理装置の設置場所に作業員が出向くことなくテス
トを実行することができる多重系計算機システムのテス
ト方法を提供することを目的としている。
本発明は、被テスト対象処理装置において実稼動時と同
一の条件にて伝送路からデータを入力し、かつ演算結果
のデータを伝送路上に出力するテスト方法であって、具
体的には、被テスト対象処理装置から出力されるデータ
に対してテスト中であることを示すフラグを付加するよ
うにし、該データを受信した処理装置でこれを無視する
ようにし、更に伝送路上を流れる全データをチェックし
て、被テスト対象処理装置からのデータだけをテスト結
果データとして記憶もしくは表示することを特徴として
いる。
一の条件にて伝送路からデータを入力し、かつ演算結果
のデータを伝送路上に出力するテスト方法であって、具
体的には、被テスト対象処理装置から出力されるデータ
に対してテスト中であることを示すフラグを付加するよ
うにし、該データを受信した処理装置でこれを無視する
ようにし、更に伝送路上を流れる全データをチェックし
て、被テスト対象処理装置からのデータだけをテスト結
果データとして記憶もしくは表示することを特徴として
いる。
以下、添付の図面に示す実施例によシ、更に詳細に本発
明について説明する。
明について説明する。
第3図は、本発明の一実施例を示すブロック図である。
同図にお′いて、処理装置17は伝送路18に接続され
、伝送路18上に流れるデータ19を入力する。処理装
置17では入力データ19に対し演算20を行い、この
結果を出力データ21として伝送路18正に出力する。
、伝送路18上に流れるデータ19を入力する。処理装
置17では入力データ19に対し演算20を行い、この
結果を出力データ21として伝送路18正に出力する。
ここで骸処理装置17がテスト中である場合にはテスト
モード記憶メモリ22にテスト中の状態が設定される。
モード記憶メモリ22にテスト中の状態が設定される。
このテストモード記憶メモリ22は、テスト中か否かを
記憶するものであるため、1ビツトの記憶容量があれば
良い。処理装置17では演算結果23に対してテストモ
ード記憶メモリ22の内容をテストモードフラグとして
オア回路24を用いて付加し、伝送路18上に出力デー
タ21として出力を行う。
記憶するものであるため、1ビツトの記憶容量があれば
良い。処理装置17では演算結果23に対してテストモ
ード記憶メモリ22の内容をテストモードフラグとして
オア回路24を用いて付加し、伝送路18上に出力デー
タ21として出力を行う。
テスト対象外の処理装置では、入力されるすべてのデー
タに対して該出力データ21中のテストモード7ラグを
チェックし、該データがテスト対象処理装置からのもの
である場合にはこれを無視する。
タに対して該出力データ21中のテストモード7ラグを
チェックし、該データがテスト対象処理装置からのもの
である場合にはこれを無視する。
第4図は本発明のテスト方法で用いられる伝送路18上
のデータのフォーマットの一例を示す図でおる。伝送路
18上のデータは、データの性質・属性を表わす制御部
25、該データがテスト対象計算機から出力されたもの
であるか否かを示すテストモード7ラグ26、およびデ
ータを格納したデータ部27かも構成される。ここでテ
ストモードフラグ26は、被テスト対象処理装置からの
全出力データに対して付加され、これを受信するテスト
対象外の処理装置にてチェックされる。
のデータのフォーマットの一例を示す図でおる。伝送路
18上のデータは、データの性質・属性を表わす制御部
25、該データがテスト対象計算機から出力されたもの
であるか否かを示すテストモード7ラグ26、およびデ
ータを格納したデータ部27かも構成される。ここでテ
ストモードフラグ26は、被テスト対象処理装置からの
全出力データに対して付加され、これを受信するテスト
対象外の処理装置にてチェックされる。
第5図は本発明のテスト方法を用いた多重系計算機シス
テムの具体例を示す図である。処理装置28〜32と入
出力装置34.35は、伝送路33によシ相互に結合さ
れ、処理装置28〜32問および処理装置28〜32と
入出力装置34゜35間でデータ転送が行われる。
テムの具体例を示す図である。処理装置28〜32と入
出力装置34.35は、伝送路33によシ相互に結合さ
れ、処理装置28〜32問および処理装置28〜32と
入出力装置34゜35間でデータ転送が行われる。
被テスト対象処理装置32では伝送路33上からデータ
36を入力し、該入力データに対する演算結果にテスト
モードを示すフラグを付加したものを出力データ37と
して伝送路33上に出力する。テスト対象外の処理装置
28〜31では該出力データ37を入力データとして伝
送路33から取シ込み、この中のテストモードフラグを
チェックし、核用力データ37が被テスト対象処理装置
32からのものであると判断した場合はこれを無視する
。
36を入力し、該入力データに対する演算結果にテスト
モードを示すフラグを付加したものを出力データ37と
して伝送路33上に出力する。テスト対象外の処理装置
28〜31では該出力データ37を入力データとして伝
送路33から取シ込み、この中のテストモードフラグを
チェックし、核用力データ37が被テスト対象処理装置
32からのものであると判断した場合はこれを無視する
。
テスト結果の確認・チェックを行う道具としてテスター
38が伝送路33上に接続される。テスター38は伝送
路33上に流される全データを取υ込む。各データのテ
ストモードフラグをチェックし、被テスト対象処理装置
32からのものである場合には、これを印字装置39に
出力し、もしくは記憶装置40に蓄積を行う。このテス
ター38、印字装置39.記憶装置40は、多重系計算
機システムの管理室内に設置されているため、作業員は
いちいち被テスト対象処理装置32の設置場所に出向く
ことなく、テストを実行することができる。
38が伝送路33上に接続される。テスター38は伝送
路33上に流される全データを取υ込む。各データのテ
ストモードフラグをチェックし、被テスト対象処理装置
32からのものである場合には、これを印字装置39に
出力し、もしくは記憶装置40に蓄積を行う。このテス
ター38、印字装置39.記憶装置40は、多重系計算
機システムの管理室内に設置されているため、作業員は
いちいち被テスト対象処理装置32の設置場所に出向く
ことなく、テストを実行することができる。
以上の説明から明らかな様に、本発明によれば、処理装
置にテスト専用の余分な装置を設けることなく、かつ多
重系計算機システムの伝送路を通してテストを実行する
ことができるためテストの信頼性が向上するとともに、
更に被テスト対象処理装置の設置場所に作業員が出向く
ことなくテストを実行することができる。
置にテスト専用の余分な装置を設けることなく、かつ多
重系計算機システムの伝送路を通してテストを実行する
ことができるためテストの信頼性が向上するとともに、
更に被テスト対象処理装置の設置場所に作業員が出向く
ことなくテストを実行することができる。
第1図は多重系計算機システムの一例を示すブロック図
、第2図は従来の多重系計算機システムのテスト方法の
一例を示すブロック図、第3図は本発明の一実施例を示
すブロック図、第4図は第3図に示す実施例で用いるデ
ータのデータフォーマットを示す説明図、第5図は本発
明の多重系計算機システムのテスト方法を実行する多重
系計算機システムの一例を示す図である。 17.28〜32川処理装置、18.33・・・伝送路
、22・・・テストモード記憶メモリ、24・・・オア
回路、34.35・・・入出力装置、38・・・テスタ
、39・・・印字装置、40・・・記憶装置。 代理人 弁理士 秋本正実
、第2図は従来の多重系計算機システムのテスト方法の
一例を示すブロック図、第3図は本発明の一実施例を示
すブロック図、第4図は第3図に示す実施例で用いるデ
ータのデータフォーマットを示す説明図、第5図は本発
明の多重系計算機システムのテスト方法を実行する多重
系計算機システムの一例を示す図である。 17.28〜32川処理装置、18.33・・・伝送路
、22・・・テストモード記憶メモリ、24・・・オア
回路、34.35・・・入出力装置、38・・・テスタ
、39・・・印字装置、40・・・記憶装置。 代理人 弁理士 秋本正実
Claims (1)
- 1、複数の計算機が伝送路により相互結合される多重系
計算機システムにおいて、被テスト対象計算機から出力
される出力データにテスト中であることを示すフラグを
付加し、被テスト対象計算機以外の計算機は伝送路を介
して入力される入力データの上記フラグの状態をチェッ
クし、入力データが被テスト対象計算機から出力された
データである場合にはこれを無視し、伝送路上を流れる
全データの上記フラグの状態をチェックし、該データが
被テスト対象計算機から出力されたものである場合には
これを取り込み、テスト結果データとして記憶もしくは
表示することを特徴とする多重系計算機システムのテス
ト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59106580A JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59106580A JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60251458A true JPS60251458A (ja) | 1985-12-12 |
JPS6362017B2 JPS6362017B2 (ja) | 1988-12-01 |
Family
ID=14437152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59106580A Granted JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60251458A (ja) |
-
1984
- 1984-05-28 JP JP59106580A patent/JPS60251458A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6362017B2 (ja) | 1988-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060150023A1 (en) | Debugging apparatus | |
JPH01293450A (ja) | 障害装置特定システム | |
JPS58225453A (ja) | 診断回路の誤り検出方式 | |
JPS60251458A (ja) | 多重系計算機システムのテスト方法 | |
JPS6151578A (ja) | 電子回路装置障害診断方式 | |
JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
JP3291729B2 (ja) | 二重化計算機システム | |
JPS6298445A (ja) | ネツトワ−ク障害切分け方式 | |
JP2946541B2 (ja) | 二重化制御システム | |
JPS63213039A (ja) | 診断装置の障害解析方式 | |
JPS5918722B2 (ja) | プロセス制御装置 | |
JP2000285159A (ja) | インターネットを利用したビル群管理方法及び装置 | |
JP2625571B2 (ja) | オンラインシステムの試験方法 | |
JPH11242661A (ja) | ファイル共有システムの排他制御装置及び構成制御方法 | |
JPS6278647A (ja) | チャネルの障害処理試験方式 | |
JPH0218745B2 (ja) | ||
JPH06209367A (ja) | 障害診断方式 | |
JPS63276137A (ja) | 遠隔保守診断方式 | |
JPH0587850B2 (ja) | ||
JPS627582B2 (ja) | ||
JPS61214038A (ja) | 基板管理情報読取り方式 | |
JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
JPH0468645A (ja) | 障害装置分析システム | |
JPS62188453A (ja) | 通信制御装置 | |
JPS61273044A (ja) | デ−タ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |