JPS6025127A - 選択リレ−出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は符号化選択信号に応じた接点出力を得る選択リ
レー出力回路に関する。

この種の従来回路は第１図又は第２図に示すものがある
。第１図において、デコーダｌは符号化遇択！号ｔデコ
ードして対石する選択リレー２゜〜２ｎを少なくとも１
つ駆動し、リレー２．〜２ｎの各接点３１〜３ｎはコモ
ン端子ＣＯＭと出力端子０ＴＴＴ１〜ＯＵＴゎに接続さ
れ℃接点出力として取出される。この回路において、接
点出方容量（電流しゃ断能力）を大きくするには各リレ
ーに接点容量の大きいものを使用することが考えら詐る
が、リレー自体の大型化で実装スペースや１１１ｉ格の
点で不都合が生じる。

第２図は各リレー２１〜２．１の接点３１〜３ｎとコモ
ン端子００Ｍ間に接点容量の大きいパワーリレー４の接
点４１ン開通の出力接点として設け、このリレー４の駆
動はタイミング回路５によって第３図に示すタイ２ング
で制御する構成にさ扛る。

すなわち、タイミング回路５はデコーダ１から選択信号
のタイミンク制御て選択リレー２．〜２Ｄの接点閉動作
に遅れて接点４１を閉じるようリレー４ｖ駆動し、逆に
選択リレーの開動作前に接点４１ン開くようリレー４を
駆動し、出力１ｌｌｃ流の開閉はＩ）Ｖ−４の接点４１
に負担させることにより、選択リレー２．〜２ｎＶｃは
その接点に電流しゃ断能力の小さいものを使用可能にす
る。

しかし、この第２図に示す回路では、タイミング回路５
に補助リレーやタイマ）どｔ多数必要とし、回路も複雑
になるし、選択符号と選択リレーとのタイ電ング上の関
係の変更に合わせて再調整な必要とするなど汎用性に劣
るし接点４．と他の接点の協調性がくずれる恐れがあっ
た。

本発明の目的は、パワーリレーと選択リレーの動作タイ
ミング回路実にしかも変更ｌ容易にした選択リレー出力
回路ケ提供するにある。

本発明は、パワーリレー及び選択リレーの制御ヲマイク
ロコンピュータによりプログラム処理し、各リレーの補
助接点状態から夫々の接点動作データを取込んで制御タ
イミング及び処理の可否を決定すること′ｌｋ！特徴と
する。

第４図は本発明の一実施例を示す回路構成図でアル。パ
ワーリレー４及び選択りＶ−２１〜２ｎはその接点４、
を共通出力接点とし接点３．〜３ｎ！選択出力接点とし
た接続される。パワーリレー４及び選択リレー２１〜２
ｎはマイクロコンピュータ６のディジタル出力回路７の
各チャンネル出力として駆動される。また、パワーリレ
ー４及び選択ＩＪＬ／−２１〜２ｎは夫々の補助接点８
１及び９、〜９ｎか接点８１は単独で、接Ａ９．〜９□
は並列接続でマイクロコンピュータ６のディジタル入力
回ＷＩＩｌＯにチャネル接続さｎ１夫々の接点状態すな
わちリレー４．２１〜２ゎσ）動作状態がオン・オフ信
号として取込まれる。ディジタル入力回路ｌＯは選択信
号を取込むチャネルも具えるマイクロコンピュータ６は
ディジタル出力回Ｗ＆７入力回路１０７に’ｃＰＵ１１
及びメモリ１２と共にバス結合し、Ｃ！ＰＵＩＩはメモ
リー２のプログラムに従って選択信号に対応するリレー
２Ｉ〜２ｒ３ＹＮ択制御し、その制御にパワーリレー４
のタイミンク制御及び各リレーの補助接点８１．９１〜
９Ｔ３の状態データを取込む。

以下、マイクロコンピュータ６の制御態様を第３図のタ
イムチャートン参照して説明する。

ディジタル入力回路ＩＯな通して取込む選択信号（第３
図のｔｌ　）はＣＰυ１１において各選択りＶ−２，〜
２ｎＫｌ＋当てる符号と比較することで選択さ肛たリレ
ーを判定する（デコード機能）。

次に、選択されたリレーに対応するチャネル出力をディ
ジタル出力回路７から出力させ、当該選択λ リレーな駆動させる。この選択リレーの駆動により、そ
の接点状態が変化したことを入力回路１０を通してＣＰ
Ｕ１１に叡込み（時刻ｔ、）、このデータからＣＰＵ１
１は出力回１烙７ヲ通してパワーリレー４の駆動制御を
する。パワーリレー４　ｏ）接点４１のオン時には既に
Ｊｌ！１択されたリレーの接点が閉じており、リレー４
の接点オン時（時刻ｔ１．）には出力端子ＯＵＴ、〜０
ＵＴｎのうちの少なくとも１つから外部出カケ得ること
ができる。

次に、１択信号が停止さｒしたとぎ（時刻ｔ４）、ＣＰ
　Ｕ　１１はまずパワーリレー４の駆動！停止し、パワ
ーリレー４の接Ａ４．が開いたことケ補助接点８．の状
態から判別して選択していたリレーを駆動停止させる（
時刻ｔ、）。従って、パワーリレー４の接点開時（時刻
ｔ、）には選択リレーの接点は未だ閉じており、パワー
１ｊ　ｌ／−による外部出力しゃ断ｔする。

従って、本発明によれば、選択リレーの接点に共通に直
列接続のパワーリレー接点Ｙ設け、外部出力の開閉には
パワーリレー接点の開閉で行ない、選択リレーの接点は
外部出力を選択する選択リレー出力回路において、パワ
ーリレー及びＲ択Ｉ）Ｖ−の駆動条件及びタイ電ング処
理にはパワーリレー及び選択リレーの補助接点の状態か
ら得るため、簡単なプログラムにして確実なタイミング
での制御を可能にする。また、マイクロコンピュータは
外部出力対象機器の制御中枢部として機能させる場合に
はリレー制御及びデコード機能を七の一部機能として持
たせ、リレー出力回路の制御手段！特別に用意する必要
性を解消する。

なお、実施例において、選択リレーの補助接点は並列接
続で共通入力としているが、これは補助接点状態データ
ケ個別に取込む構成にして一層正確な制御を可能にする
。

【図面の簡単な説明】

第１図及び第２図は従来の選択リレー出力回路図、第３
図は第２図及び第４図におけるタイムチャート、第４図
は本発明の一実施例！示す回路図である。 Ｊ　ｅＪ　＊　２ｎ・・・選択リレー％　４・・・パワ
ーリレー、６・・・マイクロコンピュータ、７・・・デ
ィジタル出力回路、８Ｓ・・・パワーリレーの補助接点
、９１　＊　９＊”９つ・・・選択リレーの補助接点、
１０・・・ディジタル入力回路、ｌｌ・・・ＣＰＵ、１
２・・・メモリ。

Claims (1)

【特許請求の範囲】
1. 符号化選択信号に応じて複数の１択リレーのうちの少な
   くとも１つｔ駆動して当該選択リレーの接点出力を外部
   出力として得る選択リレー出力回路において、上記選択
   リレーの各接点に共通に１「列接続した大容量接ＡＶ有
   するパワーリレーと、このパワーリレーと上記選択リレ
   ーｌ駆動できる出力回路及び該パワーリレーと選択リレ
   ーの補助接点の動作状態１入力できる入力回路を有する
   マイクロコンピュータとを含み、このマイクロコンピュ
   ータは符号化選択信号に応じて上記選択リレーを選択駆
   動及び駆動停止し、この駆動時間内にパワーリレーを駆
   動するよう上記補助接点の動作状態によって制御する構
   成にしたこと１％徴とする選択リレー出力回路。