JPS6025105Y2 - 圧電型ブザ−駆動回路 - Google Patents

Description

【考案の詳細な説明】 本考案は圧電型ブザー駆動回路に関し、更に詳しくは、
圧電型ブザーの圧電作用によるノイズの発生防止及び高
出力化に関するものである。

従来、第１図に示すような圧電型ブザー駆動回路が使用
されている。

１は昇圧コイル、２は圧電型ブザー、３はトランジスタ
、４は電流制限用抵抗、５は電池である。

点線の左側は、トランジスタ３を駆動するためのＣ−Ｍ
ＯＳ−ＩＣであり、６．７はＭＯＳＦＥＴの構造上でき
てしまう寄生ダイオード、８，９がＭＯＳＦＥＴである
。

昇圧コイル１と圧電型ブザー２とは並列に接続され、そ
れらの一端は電池５の正極に、他端はトランジスタ３の
コレクタに接続されている。

トランジスタ３のベースはＩＣの出力に接続され、エミ
ッタは抵抗４を介して電池５の負極に接続されている。

この回路で、トランジスタ３がオンすると、圧電型ブザ
ー２には大きな尖頭値を持つパルス状の電流が流れるが
、この尖頭値を制限するために抵抗４が挿入されている
。

また、昇圧コイル１には、昇圧コイル１のインダクタン
スと抵抗でほぼ決まる時定数で、除々に増加する電流が
流れる。

この電流により、昇圧コイル１にエネルギが蓄積される
。

次に、トランジスタ３がオフすると、昇圧コイル１に蓄
積されたエネルギにより、昇圧コイル１と圧電型ブザー
２との間で電気的振動が生じ、第２図のような出力が得
られる。

しかし、トランジスタ３のオフ期間における電気的振動
によって、出力電圧ａが−０，６Ｖ程度となると、電池
５→ＦＥＴ９→トランジスタ３のベース→トランジスタ
３のコレクタの方向に電流が流れる。

更に、出力電圧ａが−１，２Ｖ程度となると、電池５→
ダイオード７→トランジスタ３のベース→トランジスタ
３のコレクタと電流が流れる。

これらのベース電流により、電池５→抵抗４→トランジ
スタ３のエミッタ→トランジスタ３のコレクタの方向で
も電流が流れる。

これらの電流により、出力電圧ａは−ＩＶ程度以下に低
下することができず、電気的振動は著しく減衰してしま
う。

また、圧電型ブザー２はその圧電効果により、外部から
落下等の衝撃が加わった時に高電圧を発生する。

その電圧は、衝撃の大きさ、圧電型ブザー２の圧電能力
にもよるが、数十Ｖの値となる。

この発生電圧により、トランジスタ３のコレクタ電圧ａ
が負の方向に引っ張られると、圧電型ブザー２→昇圧コ
イル１→圧電型ブザー２のループで電流が流れると共に
、電池５→ＦＥＴ９→トランジスタ３→圧電型ブザー２
→電池５、電池５→ダイオード７→トランジスタ３→圧
電型ブザー２→電池５、電池５→抵抗４→トランジスタ
３→圧電型ブザー２→電池５のループで電流が流れる。

この時、電池５には内部抵抗があるために、上記電流に
より電池出力電圧がかなり上昇−この電池５から共通に
電源を取っている他の回路にノイズを与える。

本考案は上記の欠点を改善し、外部からの衝撃によるノ
イズの発生を防止すると共に、圧電型ブザー駆動電圧を
正負両方向に振動させて高出力化を行なうことを目的と
したものである。

以下、本考案を詳細に説明する。

第３図が本考案の一実施例を示す圧電型ブザー駆動回路
である。

第１図と共通の部品には同一の番号を付けた。

構成も第１図と似ているので詳しくは述べないが、第１
図と異なる点は、トランジスタ３と昇圧コイル１との間
にダイオード１０が挿入されている点である。

トランジスタ３がオンした時に、圧電型ブザー２には瞬
間的に大きな電流が流れる。

、抵抗４は、本考案目的である外部衝撃によるノイズの
除去にはあまり効果がなく、高出力化には不利となるが
、上記の電流を制限するために入れておいた方が良い。

また、トランジスタ３０オンにより、昇圧コイル１には
徐々に増加する電流が流れ、エネルギが蓄積される。

次に、トランジスタ３がオフすると、昇圧コイル１と圧
電型ブザー２とで電気的振動を起こす。

この振動で、出力電圧すが正の間はトランジスタ３のオ
フにより、圧電型ブザー２と昇圧コイル１の並列回路は
、他の部分と完全に切り離されている。

また、出力電圧すが負の時には、ダイオード１０がある
ために、第１図の動作で説明したような電池５を含むル
ープでの電流は流れない。

このため、出力電圧すは第４図に示すように正負両方向
に振動する。

この振動の片側の波高値はダイオード６の順方向電圧降
下による損失のために第１図の回路より低くなるが、両
方向では第１図の回路よりも大きくなる。

更に、圧電型ブザー２に外部から衝撃が加わって高圧を
発生した時にも、ダイオード１０と昇圧コイル１の接続
点の電圧すが正の時はトランジスタ３のオフにより、電
圧すが負の時はダイオード１０のオフにより、昇圧コイ
ル１と圧電型ブザー２との並列回路は他の部分と完全に
切り離される。

したがって、衝撃の影響が電池５の出力電圧に表われる
事はなく、電源を電池５から共通に取った他の回路にノ
イズを与えることがない。

なお、第５図に示すように、トランジスタとしてＭＯＳ
−ＦＥＴｌｌを使用した場合も、ダイオード１０を入れ
ることにより同様の効果が得られる。

また、ダイオード１０の位置も、昇圧コイル１と圧電型
ブザー２との並列回路と電池５との間でも良＜、トラン
ジスタ３又はＦＥＴ１ｌと抵抗４の間や抵抗４と電池５
との間でも、ある程度の効果がある。

以上のように、本考案による圧電型ブザー駆動回路を用
いる事により、外部衝撃による電源ノイズを除去するこ
とができ、また、駆動電圧の高出力化も可能であるなど
、その効果は大きい。

【図面の簡単な説明】

第１図は従来例の圧電型ブザー駆動回路図、第２図は第
１図の回路の出力波形図、第３図、第５図はそれぞれ本
考案による圧電型ブザー駆動回路の実施例、第４図は第
３図の回路の出力波形図である。 １・・・・・・昇圧コイル、２・・・・・・圧電型ブザ
ー、３・・・・・・トランジスタ、４・・・・・・抵抗
、５・・・・・・電池、６゜７．１２・・・・・・寄生
ダイオード、８，９，１１・・・・・・ＭＯＳ−ＦＥＴ
、Ｉ Ｑ・・・・・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 昇圧コイルと圧電型ブザーとの並列回路と直列に、少な
   くともトランジスタ、ダイオード、電池を接続し、それ
   らの向きを、該トランジスタのオンにより、電池から電
   流が流れ出る方向とした構成よりなることを特徴とする
   圧電型ブザー駆動回路。