JPS60250761A - 給電回路 - Google Patents
給電回路Info
- Publication number
- JPS60250761A JPS60250761A JP59105660A JP10566084A JPS60250761A JP S60250761 A JPS60250761 A JP S60250761A JP 59105660 A JP59105660 A JP 59105660A JP 10566084 A JP10566084 A JP 10566084A JP S60250761 A JPS60250761 A JP S60250761A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- noise
- supply circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は給電回路、特に交換機の加入者回路に用いて好
適な給電回路に関する。
適な給電回路に関する。
技術の背景
給電回路は交換機側に設けられ、電話線路を通して各加
入者の電話機に対し一定の直流電流を供給する機能を果
す。各電話機はこの直流電流を電源として動作する。と
ころで、この交換機側忙おいて商用周波の電気ノイズお
よび交換機内部で発生する種々のノイズ等が電源ノイズ
としてこの給電回路に混入して来ることがある。これが
そのまま電話機側に供給されれば当然通話者に対し不快
感を与えることになる。本発明は、このような電源ノイ
ズを実質的に除去できる給電回路について言及するもの
である。
入者の電話機に対し一定の直流電流を供給する機能を果
す。各電話機はこの直流電流を電源として動作する。と
ころで、この交換機側忙おいて商用周波の電気ノイズお
よび交換機内部で発生する種々のノイズ等が電源ノイズ
としてこの給電回路に混入して来ることがある。これが
そのまま電話機側に供給されれば当然通話者に対し不快
感を与えることになる。本発明は、このような電源ノイ
ズを実質的に除去できる給電回路について言及するもの
である。
従来技術と問題点
まず、給電回路の概要について述べておく。第３図は一
般的な給電回路特に電源ノイズ除去対策を施していない
給電回路を示す図である。本図において、給電回路ＰＳ
ＬＪ は電源−■ＢＢ、ＧＮＤを直流電源とする。−Ｖ
ＢＢは例えば−２４Ｖである。
般的な給電回路特に電源ノイズ除去対策を施していない
給電回路を示す図である。本図において、給電回路ＰＳ
ＬＪ は電源−■ＢＢ、ＧＮＤを直流電源とする。−Ｖ
ＢＢは例えば−２４Ｖである。
この直流電源−ＶＢＢ、 ＧＮＤを受けて、第１トラン
ジスタＴｒ１ および第２トランジスタＴｒ２により、
給電端ＡおよびＢを介して、加入者（電話機ＴＳ）に直
流電流を供給する。この直流電流の大きさを決定するの
が第１抵抗Ｒ１＋第２抵抗Ｒ２＋第３抵抗Ｒ３，第４抵
抗Ｒ４および第５抵抗Ｒ５である。なお、通常は、”１
” ”５ ｍ ”４ ＝Ｒ５に設定される（”１ ＊
Ｒ２、’ Ｒ５・・・・・・は前記第１抵抗、第２抵抗
、第３抵抗・・・・・・各抵抗値をも表わすものとする
）。第１〜ａ３抵抗Ｒ１〜Ｒ３の各中間接続点け、第１
オペアンプＯＰ１ と第２オペアンプＯＰ２ の各非反
転入力（＋）に接続される。
ジスタＴｒ１ および第２トランジスタＴｒ２により、
給電端ＡおよびＢを介して、加入者（電話機ＴＳ）に直
流電流を供給する。この直流電流の大きさを決定するの
が第１抵抗Ｒ１＋第２抵抗Ｒ２＋第３抵抗Ｒ３，第４抵
抗Ｒ４および第５抵抗Ｒ５である。なお、通常は、”１
” ”５ ｍ ”４ ＝Ｒ５に設定される（”１ ＊
Ｒ２、’ Ｒ５・・・・・・は前記第１抵抗、第２抵抗
、第３抵抗・・・・・・各抵抗値をも表わすものとする
）。第１〜ａ３抵抗Ｒ１〜Ｒ３の各中間接続点け、第１
オペアンプＯＰ１ と第２オペアンプＯＰ２ の各非反
転入力（＋）に接続される。
このように構成された給電回路ＰＳＯは全体としていわ
ゆる定電流源をなす。従って、原理的には。
ゆる定電流源をなす。従って、原理的には。
第′１および第２オペアンプＯＰ１ およびＯ２０は不
要である。然し、これら第１および第２オペアンプＯＰ
１ およびＯ２０がないと、第１および第２トランジス
タＴｒ１ およびＴ「２ の、温度変動に対する安定性
が悪化してしまうので、実用上はこれらオペアンプは不
可欠である。
要である。然し、これら第１および第２オペアンプＯＰ
１ およびＯ２０がないと、第１および第２トランジス
タＴｒ１ およびＴ「２ の、温度変動に対する安定性
が悪化してしまうので、実用上はこれらオペアンプは不
可欠である。
ところで問題は、°直流電源−ｖＩＩＢ、ＧＮＤへの電
源ノイズの混入である。この電源ノイズは第３図中のｖ
ｎで図解的に示される。この電源ノイズｖｎ の混入に
より、中間接続点ａおよびｂに現われる電圧を図示の如
（Ｖ、および■２とすれば、これらｖｌおよびｖ２は Ｖ１＝（Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３））ｘＶｎＶ２＝
（（Ｒ４−＋−Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３） ）ＸＶ
ｎで表わされる。かくして、第１および第２オペアンプ
ＯＰ１およびＯ２０の各非反転入力（＋〕には、その■
１およびＶ２がそれぞれ印加されることになる。そうす
ると、オペアンプにおける、いわゆるイマジナリーショ
ートにより、各オペアンプＯＰ１ およびＯ２０の各反
転入力（−うには、電圧■１および■２がそれぞれ現わ
れる。この結果、第４抵抗Ｒ４および第５抵抗Ｒ５には
、前記電源ノイズＶｎに伴うノイズ電流が図中のｊｎ＋
およびｔｎ２ として流れることになる。このノイズ電
流が加入者側に流入し、不快な雑音を生じさせる。ここ
に、第１および第２ノイズ電Ｎ、ｉｎｌおよび’ｆｎ２
は、 ゛ ’ｎｊ−（Ｖｌｏ）／Ｊ ＝（Ｒ４／（ａ４＋Ｒ２＋Ｒ３） ）ＸＶ、／Ｒ。
源ノイズの混入である。この電源ノイズは第３図中のｖ
ｎで図解的に示される。この電源ノイズｖｎ の混入に
より、中間接続点ａおよびｂに現われる電圧を図示の如
（Ｖ、および■２とすれば、これらｖｌおよびｖ２は Ｖ１＝（Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３））ｘＶｎＶ２＝
（（Ｒ４−＋−Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３） ）ＸＶ
ｎで表わされる。かくして、第１および第２オペアンプ
ＯＰ１およびＯ２０の各非反転入力（＋〕には、その■
１およびＶ２がそれぞれ印加されることになる。そうす
ると、オペアンプにおける、いわゆるイマジナリーショ
ートにより、各オペアンプＯＰ１ およびＯ２０の各反
転入力（−うには、電圧■１および■２がそれぞれ現わ
れる。この結果、第４抵抗Ｒ４および第５抵抗Ｒ５には
、前記電源ノイズＶｎに伴うノイズ電流が図中のｊｎ＋
およびｔｎ２ として流れることになる。このノイズ電
流が加入者側に流入し、不快な雑音を生じさせる。ここ
に、第１および第２ノイズ電Ｎ、ｉｎｌおよび’ｆｎ２
は、 ゛ ’ｎｊ−（Ｖｌｏ）／Ｊ ＝（Ｒ４／（ａ４＋Ｒ２＋Ｒ３） ）ＸＶ、／Ｒ。
’ ＋１２＝（Ｖｎ−Ｖ２）／ＲＩ５
−Ｖｎ／Ｒ５−（（Ｒ＋＋ Ｒ，２）／（Ｒ１＋Ｒ２＋
Ｒ，３） ）ＸＶ、／ａ５で表わされる。なお、上記
のｉｎ＋ を表わす式において「０」はグランド（ＧＮ
Ｄ）レベルを意味する。このようなノイズ電流を除去し
ようというのが本発明の課題である。基本的には、第４
および第５抵抗Ｒ４および脳の両端に、電源ノイズ■ｏ
による電位差が生じないようにすれば、ノイズ電流は
発生し得ない。この考え方に基づく回路例を第４図に示
す。
Ｒ，３） ）ＸＶ、／ａ５で表わされる。なお、上記
のｉｎ＋ を表わす式において「０」はグランド（ＧＮ
Ｄ）レベルを意味する。このようなノイズ電流を除去し
ようというのが本発明の課題である。基本的には、第４
および第５抵抗Ｒ４および脳の両端に、電源ノイズ■ｏ
による電位差が生じないようにすれば、ノイズ電流は
発生し得ない。この考え方に基づく回路例を第４図に示
す。
第４図は電源ノイズ除去対策を施した従来の給電回路を
示す図である。なお、全図を通じて実質的に同様の構成
要素には同一の参照記号を付して示す。この給電回路Ｐ
Ｓ１ は、電源ノイズ除去のために、さらに第６抵抗Ｒ
６，第７抵抗”７ ＋第８抵抗ＦＬ８１および第８抵抗
Ｐ８２ ならびに第１直流阻止コンデンサＣ１および第
２直流阻止コンデンサＣ２を備える。これらの構成要素
によって、既述の如く、第４および第５抵抗Ｒ４および
几５の各両端の電位差を零にする。このための必要条件
は、Ｖ、＝０（ＧＮＤレベル〕且つＶ４＝Ｖｎであり、
そのためには抵抗Ｒ６，几７．Ｒａ＋ およびＲ８２を
適当な値に選べば良い。適当な値を如何に選ぶかは第５
図より明らかである。
示す図である。なお、全図を通じて実質的に同様の構成
要素には同一の参照記号を付して示す。この給電回路Ｐ
Ｓ１ は、電源ノイズ除去のために、さらに第６抵抗Ｒ
６，第７抵抗”７ ＋第８抵抗ＦＬ８１および第８抵抗
Ｐ８２ ならびに第１直流阻止コンデンサＣ１および第
２直流阻止コンデンサＣ２を備える。これらの構成要素
によって、既述の如く、第４および第５抵抗Ｒ４および
几５の各両端の電位差を零にする。このための必要条件
は、Ｖ、＝０（ＧＮＤレベル〕且つＶ４＝Ｖｎであり、
そのためには抵抗Ｒ６，几７．Ｒａ＋ およびＲ８２を
適当な値に選べば良い。適当な値を如何に選ぶかは第５
図より明らかである。
第５図は第４図の要部に現われる電圧と各抵抗の関係を
図解的に示す図である。本図において、！、圧Ｖ５１ｒ
ｉ ｏｖ （ＧＮ Ｄ ） Ｋ’ｆａ定Ｌ、を圧Ｖ４Ｈ
電源ノイズｖｎに設定する。前記の必要条件を満足する
ためである。又１図中点純の矢印は、第１および第２オ
ペアンプＯＰ１およびＯ２０の各非反転入力（＋）に印
加される電圧■１および■２ガ、それぞれイマジナリ−
ショートにより各々の各反転入力（−）に現われること
を意味する。本図のような電圧ダイヤフラムを得るには
、Ｒ，： （Ｒ，２＋ Ｒ３）＝Ｒノロ：ＦＬａ＋Ｒ２
ｓ ： （Ｒ２＋ ）ｈ ）＝ＦＬｙ ： Ｒａ ２の
関係が成立すれば良く、この関係が成立するような抵抗
Ｒ６＋ ｎ、８１１ Ｒ７＊ ”８２の各抵抗値を適当
に選べば、■３工０且っＶ４＝ Ｖ、が満足され、結局
抵抗Ｒ４およびＲ１５の各両端間には電位差が生じない
から、ノイズ電＃、＄ｎ１およびｊｎ２（第３図〕は流
れ得ないことになる。つまり電源ノイズが加入者側に及
ぶことはなくなる。
図解的に示す図である。本図において、！、圧Ｖ５１ｒ
ｉ ｏｖ （ＧＮ Ｄ ） Ｋ’ｆａ定Ｌ、を圧Ｖ４Ｈ
電源ノイズｖｎに設定する。前記の必要条件を満足する
ためである。又１図中点純の矢印は、第１および第２オ
ペアンプＯＰ１およびＯ２０の各非反転入力（＋）に印
加される電圧■１および■２ガ、それぞれイマジナリ−
ショートにより各々の各反転入力（−）に現われること
を意味する。本図のような電圧ダイヤフラムを得るには
、Ｒ，： （Ｒ，２＋ Ｒ３）＝Ｒノロ：ＦＬａ＋Ｒ２
ｓ ： （Ｒ２＋ ）ｈ ）＝ＦＬｙ ： Ｒａ ２の
関係が成立すれば良く、この関係が成立するような抵抗
Ｒ６＋ ｎ、８１１ Ｒ７＊ ”８２の各抵抗値を適当
に選べば、■３工０且っＶ４＝ Ｖ、が満足され、結局
抵抗Ｒ４およびＲ１５の各両端間には電位差が生じない
から、ノイズ電＃、＄ｎ１およびｊｎ２（第３図〕は流
れ得ないことになる。つまり電源ノイズが加入者側に及
ぶことはなくなる。
ところが第４図に示す従来の給電回路ＳＰ１ ば、抵抗
およびコンデンサの素子数が比較的多い。これが問題で
ある。この素子数が１つでも減らせれば交換機の経済性
からみて有益であることに注意すべきである。なぜなら
、給電回路５Ｐ１Ｆｉ各加入者対応に設けられており、
加入者数をｋとして、もしその素子数を２だけ減らせる
としたら、実に２に個の素子の節約が図れるからである
。従って、又、製造コストもその素子数の減少に応じて
低化するからである。
およびコンデンサの素子数が比較的多い。これが問題で
ある。この素子数が１つでも減らせれば交換機の経済性
からみて有益であることに注意すべきである。なぜなら
、給電回路５Ｐ１Ｆｉ各加入者対応に設けられており、
加入者数をｋとして、もしその素子数を２だけ減らせる
としたら、実に２に個の素子の節約が図れるからである
。従って、又、製造コストもその素子数の減少に応じて
低化するからである。
発明の目的
従って本発明は、上記問題点に鑑みよ、り少ない素子数
で電源ノイズを除去できる給電回路を提案することを目
的とするものである。
で電源ノイズを除去できる給電回路を提案することを目
的とするものである。
発明の構成
上記目的を達成するために本発明は、第１および第２オ
ペアンプＯＰ１ およびＯ２０の各反転入力〔−〕間を
抵抗詮よび直流阻止コンデンサの直列回路で接続し、各
該反転入力（−）に現われる電圧を相互に共用し合うよ
うにしたことを特徴とするものである。
ペアンプＯＰ１ およびＯ２０の各反転入力〔−〕間を
抵抗詮よび直流阻止コンデンサの直列回路で接続し、各
該反転入力（−）に現われる電圧を相互に共用し合うよ
うにしたことを特徴とするものである。
発明の実施例
以下図面を参照しながら本発明を説明する。
第１図１ｄ本発明に基づく給電回路の一実施例を示す回
路図である。この給電回路ＰＳ２では、第１オペアンプ
ＯＰ１ および第２オペアンプＯＰ２の各反転入力（−
）間を、第８抵抗ＦＬ８と直流阻止コンデンサＣの直列
回路で接続しており、ここに特徴がある。これにより第
４図の給電回路ＳＰ１に比して素子数は２だけ減少する
。言い換えれば、給電回路ＳＰ、の４つの素子Ｒ８１＊
”８２ ＊ Ｃ１およびＣ２が、給電回路８Ｐ２では
２つの素子Ｒ８訃よびＣによって実現される。このよう
な構成が可能となっなのは次の経線に基づく。まず、第
１図の中間接続点ａおよびｂにそれぞれ現われる電圧ｖ
１ および■２をめると次式の如くなる。
路図である。この給電回路ＰＳ２では、第１オペアンプ
ＯＰ１ および第２オペアンプＯＰ２の各反転入力（−
）間を、第８抵抗ＦＬ８と直流阻止コンデンサＣの直列
回路で接続しており、ここに特徴がある。これにより第
４図の給電回路ＳＰ１に比して素子数は２だけ減少する
。言い換えれば、給電回路ＳＰ、の４つの素子Ｒ８１＊
”８２ ＊ Ｃ１およびＣ２が、給電回路８Ｐ２では
２つの素子Ｒ８訃よびＣによって実現される。このよう
な構成が可能となっなのは次の経線に基づく。まず、第
１図の中間接続点ａおよびｂにそれぞれ現われる電圧ｖ
１ および■２をめると次式の如くなる。
■１＝（Ｊ／（Ｒ１＋１％２＋Ｒ，３） ）ｘｖｎ”２
＝ （（Ｒ１＋ Ｒ２）／（Ｒ４＋ Ｒ２＋ ＥＬ３
） ） ＸＶｎなお、これらＶｌ および■２の式は第
３図をもとに説明した■１およびｖ２の式と同じである
。これら■１および■２はイマジナリ−ショートにより
、第１および第２オペアンプＯＰ１ およびＯ２０の各
反転入力（−）にも現われる。そうすると、第４＠抗日
、４および第５抵抗Ｒ５にはそれぞれ既述したノイズ電
流ｔｎ１ およびＺｎ２ が流れる。
＝ （（Ｒ１＋ Ｒ２）／（Ｒ４＋ Ｒ２＋ ＥＬ３
） ） ＸＶｎなお、これらＶｌ および■２の式は第
３図をもとに説明した■１およびｖ２の式と同じである
。これら■１および■２はイマジナリ−ショートにより
、第１および第２オペアンプＯＰ１ およびＯ２０の各
反転入力（−）にも現われる。そうすると、第４＠抗日
、４および第５抵抗Ｒ５にはそれぞれ既述したノイズ電
流ｔｎ１ およびＺｎ２ が流れる。
そこでこれらノイズ電流を実質的に０とするため、既述
したように、ｖ３を０に、ＶｎをＶｎＫ設定する。この
設定の仕方を第２図を参照して説明する。
したように、ｖ３を０に、ＶｎをＶｎＫ設定する。この
設定の仕方を第２図を参照して説明する。
第２図は第１図の要部に現われる電圧と各抵抗の関係を
図解的に示す図である。本図の見方は第５図の場合と同
様である。第５図の場合と異なるのは、第５図における
上欄（ＧＮＤ−Ｖｎ）に現われる電圧■１．Ｖ２を、第
５図の中欄（■３−ｖｎ）および下欄（ＧＮＤ−Ｖｎ）
に示す如く個別に利用するのではなく、これら■１．■
２ヲ、第２図の下欄（Ｖｇ −Ｖｎ ）に示す如く共用
している点である。第２図の電圧ダイヤフラムにおいて
、目的とする、Ｖ３＝ ０ （ＧＮ Ｄ ） 、 Ｖｎ
＝ Ｖｎを実現するには、 Ｒ１： １（２＝＋ Ｒ６： ＦＬ８ ”３： ”２ ＝”７ ： ”８ の関係が成立すれば良い。これを書き換えれば、Ｒ１：
Ｅ（＋２ ： Ｃ３＝ Ｒ６： Ｒ８： Ｒ７あるい
は、 ”−６＝ Ｒ２／Ｒａ ＝ ”３７Ｒ７が成立すれば良
く、このような関係が成立するような抵抗Ｒ６、Ｒ，お
よびＲ８の各抵抗値を適当に選べば、 ｖ、 ＝ｏ 、
ｖ、＝ ｖｎは満足サレ、ノイズ電流 ’ｎｊ ＊ ’
ｎ２ は生じ得ない。
図解的に示す図である。本図の見方は第５図の場合と同
様である。第５図の場合と異なるのは、第５図における
上欄（ＧＮＤ−Ｖｎ）に現われる電圧■１．Ｖ２を、第
５図の中欄（■３−ｖｎ）および下欄（ＧＮＤ−Ｖｎ）
に示す如く個別に利用するのではなく、これら■１．■
２ヲ、第２図の下欄（Ｖｇ −Ｖｎ ）に示す如く共用
している点である。第２図の電圧ダイヤフラムにおいて
、目的とする、Ｖ３＝ ０ （ＧＮ Ｄ ） 、 Ｖｎ
＝ Ｖｎを実現するには、 Ｒ１： １（２＝＋ Ｒ６： ＦＬ８ ”３： ”２ ＝”７ ： ”８ の関係が成立すれば良い。これを書き換えれば、Ｒ１：
Ｅ（＋２ ： Ｃ３＝ Ｒ６： Ｒ８： Ｒ７あるい
は、 ”−６＝ Ｒ２／Ｒａ ＝ ”３７Ｒ７が成立すれば良
く、このような関係が成立するような抵抗Ｒ６、Ｒ，お
よびＲ８の各抵抗値を適当に選べば、 ｖ、 ＝ｏ 、
ｖ、＝ ｖｎは満足サレ、ノイズ電流 ’ｎｊ ＊ ’
ｎ２ は生じ得ない。
発明の詳細
な説明したように本発明によれば、従来よりも素子数を
減らすことのできる給電回路が実現される。
減らすことのできる給電回路が実現される。
第１図は本発明に基づく給電回路の一実施例を示す回路
図、第２図は第１図の要部に現われる電圧と各抵抗の関
係を図解的に示す図、第３図は一般的な給電回路特に電
源ノイズ除去対策を施していない給電回路を示す図、第
４図は電源ノイズ除去対策を柿し六従来の給電回路を示
す図、第５図は第４図の要部に現われる電圧と各抵抗の
関係を図解的に示す図である。 Ｐ ８２・・・給電回路、Ｔｒｌ・・・山第１トランジ
スタ。 Ｔｒ２・・・第２トランジスタ、ｏＰｌ・・・第１オペ
アンプ、 ＯＦ２・・・第２オペアンプ、Ｒ１へＲ８・
・・第１抵抗〜第８抵抗、 Ｃ・・・直流阻止コンデン
サ、ＧＮＤ、−ＶＢＢ・・・直流電源。 特許出願人 富士−通株式会社 特許出願代理人 弁理士 青 木 朗 一弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図 ％４酉 ←
図、第２図は第１図の要部に現われる電圧と各抵抗の関
係を図解的に示す図、第３図は一般的な給電回路特に電
源ノイズ除去対策を施していない給電回路を示す図、第
４図は電源ノイズ除去対策を柿し六従来の給電回路を示
す図、第５図は第４図の要部に現われる電圧と各抵抗の
関係を図解的に示す図である。 Ｐ ８２・・・給電回路、Ｔｒｌ・・・山第１トランジ
スタ。 Ｔｒ２・・・第２トランジスタ、ｏＰｌ・・・第１オペ
アンプ、 ＯＦ２・・・第２オペアンプ、Ｒ１へＲ８・
・・第１抵抗〜第８抵抗、 Ｃ・・・直流阻止コンデン
サ、ＧＮＤ、−ＶＢＢ・・・直流電源。 特許出願人 富士−通株式会社 特許出願代理人 弁理士 青 木 朗 一弁理士 西 舘 和 之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図 ％４酉 ←
Claims (1)
- 【特許請求の範囲】 １、 加入者側に対し、直流電源（−ＶＢＢ’、 ＧＮ
Ｄ ）より直流＋Ｆｌｔ流を供給する第１トランジスタ
および第２トランジスタと、 該第１および第２トランジスタの各ペースにそれぞれ出
力が接続される第１オペアンプおよび第２オペアンプと
、 該第１および第２オペアンプの各非反転入力に各中間接
続点が接続される、直列接続の第１抵抗。 第２抵抗および第３抵抗と、 前記第１トランジスタの一端を中間接続点として、前記
直流電源の一方（ＧＮＤ）および前記第１オペアンプの
反転入力間に接続される、直列接続の第４抵抗および第
６抵抗と、 帥記第２トランジスタの一端を中間接続点として、前記
直流電源の他方（−ＶｎＢ）および帥記第２オペアンプ
の反転入力間に接続される、直列接続の第５・抵抗お・
よび第７抵抗と、 前記第１および第２オペアンプの各前記反転入力間に接
続されると共に、直流阻止コンデンサが直列接続される
第８抵抗とを有してなり、ここに前記第１抵抗と前記第
６抵抗の各抵抗値の比と、前記第２抵抗と前記第８抵抗
の各抵抗値の比と、前記第３抵抗と帥記第７抵、抗の各
抵抗値の比が相互に等しいことを特徴とする給電回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105660A JPS60250761A (ja) | 1984-05-26 | 1984-05-26 | 給電回路 |
| CA000481865A CA1233580A (en) | 1984-05-26 | 1985-05-17 | Battery feed circuit for subscriber line |
| US06/736,345 US4631366A (en) | 1984-05-26 | 1985-05-21 | Battery feed circuit for subscriber line |
| KR1019850003559A KR900000721B1 (ko) | 1984-05-26 | 1985-05-23 | 가입자선용 급전회로 |
| EP85106415A EP0163275B2 (en) | 1984-05-26 | 1985-05-24 | Battery feed circuit for subscriber line |
| AU42834/85A AU560001B2 (en) | 1984-05-26 | 1985-05-24 | Battery feed circuit for subscriber line |
| DE8585106415T DE3576266D1 (de) | 1984-05-26 | 1985-05-24 | Speiseschaltung fuer eine teilnehmerleitung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105660A JPS60250761A (ja) | 1984-05-26 | 1984-05-26 | 給電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250761A true JPS60250761A (ja) | 1985-12-11 |
| JPH0342746B2 JPH0342746B2 (ja) | 1991-06-28 |
Family
ID=14413591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105660A Granted JPS60250761A (ja) | 1984-05-26 | 1984-05-26 | 給電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250761A (ja) |
-
1984
- 1984-05-26 JP JP59105660A patent/JPS60250761A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342746B2 (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0455894A1 (en) | Impedance synthesis multiple loop using filtering means | |
| JPH077890B2 (ja) | ３端子演算増幅器 | |
| JPS60250761A (ja) | 給電回路 | |
| JP2598074B2 (ja) | 演算増幅器 | |
| GB2197555A (en) | Comparator | |
| JP2003524980A (ja) | 差動対を含み差動対のトランスコンダクタンスを再生する再生手段を有する電子回路 | |
| JP2002524958A (ja) | 電子回路 | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JPH04268810A (ja) | 遅延回路 | |
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| JPS6350209A (ja) | レベルシフト回路 | |
| JPH01264304A (ja) | 音声増幅器 | |
| JP2761806B2 (ja) | 信号処理装置 | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPS58194412A (ja) | 制御回路 | |
| JPH03744Y2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS62190912A (ja) | リミツタ・アンプ | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPH08186738A (ja) | レベル変換回路 | |
| WO1990007834A1 (en) | Impedance synthesis multiple loop using filtering means | |
| JPS61142810A (ja) | プツシユプル型増幅回路 |