JPS60250272A - レ−ダ映像表示装置 - Google Patents
レ−ダ映像表示装置Info
- Publication number
- JPS60250272A JPS60250272A JP10718284A JP10718284A JPS60250272A JP S60250272 A JPS60250272 A JP S60250272A JP 10718284 A JP10718284 A JP 10718284A JP 10718284 A JP10718284 A JP 10718284A JP S60250272 A JPS60250272 A JP S60250272A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- radar
- display
- read
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/04—Display arrangements
- G01S7/06—Cathode-ray tube displays or other two dimensional or three-dimensional displays
- G01S7/064—Cathode-ray tube displays or other two dimensional or three-dimensional displays using a display memory for image processing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、レーダ映像表示装置、特にレーダビデオ信号
を２つのメモリに交互に−Ｂ記憶するとトモに、この２
つのメモリの一方側にレーダビデオ信号ｔｉき込むライ
トサイクルの間に他方のメモリからその直前［８き込ま
れたレーダビデオ信号ｋｇみ出すようにしたレーダ映像
表示装置に関するものである。
を２つのメモリに交互に−Ｂ記憶するとトモに、この２
つのメモリの一方側にレーダビデオ信号ｔｉき込むライ
トサイクルの間に他方のメモリからその直前［８き込ま
れたレーダビデオ信号ｋｇみ出すようにしたレーダ映像
表示装置に関するものである。
（従来技術）
レーダビデオ信号音モニタディスプレイ表示装置にＰＰ
Ｉ （Ｐｌａｎ Ｐｏ５ｉｔｉｏｎ Ｉｎｄｉｃａｔｏ
ｒＪ方式により表示する場合、信号供給源であるレーダ
装置が出力する送信トリＩノぐルスのタイミングに同期
してモニタディスプレイ表示装置の各信号を作動させる
ことにより、レーダディスプレイ表示装置、すなわちレ
ーダ指示器と同等の映像を表示することができる。しか
しながら第５図に示されたレーダ映像の表示体止期間ｓ
’ｌ利用して他の情報、例えば第５図に示された人ない
しＪの図形マークを高輝度表示する場合、レーダ指示器
はその表示レンジに応じて送信トリガノクルスの繰返し
周期が自動的に切り替わるようになっているため、レー
ダ映像の表示体止期間Ｓも変化していた。
Ｉ （Ｐｌａｎ Ｐｏ５ｉｔｉｏｎ Ｉｎｄｉｃａｔｏ
ｒＪ方式により表示する場合、信号供給源であるレーダ
装置が出力する送信トリＩノぐルスのタイミングに同期
してモニタディスプレイ表示装置の各信号を作動させる
ことにより、レーダディスプレイ表示装置、すなわちレ
ーダ指示器と同等の映像を表示することができる。しか
しながら第５図に示されたレーダ映像の表示体止期間ｓ
’ｌ利用して他の情報、例えば第５図に示された人ない
しＪの図形マークを高輝度表示する場合、レーダ指示器
はその表示レンジに応じて送信トリガノクルスの繰返し
周期が自動的に切り替わるようになっているため、レー
ダ映像の表示体止期間Ｓも変化していた。
（従来技術の問題点）
従来のレーダ指示器はその表示レンジを切り替えると、
送信トリガパルスの繰返し周期が変るため５例えば送信
トリガパルスの繰返し周期が短かくなると図形マーク全
挿入するレーダ映像の表示体止期間Ｓも短かくなるため
、また図形マーク全レーダ指示器のモニタディスプレイ
表示装置に多く表示しなければならない場合、このレー
ダ映像の表示体止期間Ｓが短がいため、図形マークの表
示にちらつきが生じ、また所望数の図形マークを表示で
きない欠点があった。そしてこれらの表示マークをすべ
てちらつくことなくモニタディスプレイ表示装置に表示
するようにすると、送信トリガパルスの繰返し周期はレ
ーダ指示器側の要求性能によって定まる形とならざるを
えず、その動作可能な周波数の範囲が限定され、レーダ
装置本来の機能を発揮させる設計上の自由度が拘束され
る欠点があった。また所望数の図形マークをモニタディ
スプレイ表示装置にちらつきを生じることなく表示させ
るには、レーダ映像表示期間Ｄ’（Ｈも使う複雑なコン
トロール回路を設け、色々の複雑な操作？行わなければ
ならず、性能的にも本来のレーダ映像の表示機能が複雑
化する欠点があった。
送信トリガパルスの繰返し周期が変るため５例えば送信
トリガパルスの繰返し周期が短かくなると図形マーク全
挿入するレーダ映像の表示体止期間Ｓも短かくなるため
、また図形マーク全レーダ指示器のモニタディスプレイ
表示装置に多く表示しなければならない場合、このレー
ダ映像の表示体止期間Ｓが短がいため、図形マークの表
示にちらつきが生じ、また所望数の図形マークを表示で
きない欠点があった。そしてこれらの表示マークをすべ
てちらつくことなくモニタディスプレイ表示装置に表示
するようにすると、送信トリガパルスの繰返し周期はレ
ーダ指示器側の要求性能によって定まる形とならざるを
えず、その動作可能な周波数の範囲が限定され、レーダ
装置本来の機能を発揮させる設計上の自由度が拘束され
る欠点があった。また所望数の図形マークをモニタディ
スプレイ表示装置にちらつきを生じることなく表示させ
るには、レーダ映像表示期間Ｄ’（Ｈも使う複雑なコン
トロール回路を設け、色々の複雑な操作？行わなければ
ならず、性能的にも本来のレーダ映像の表示機能が複雑
化する欠点があった。
（発明の目的）
本発明は上記の欠点を解決することを目的としており、
主に船舶用に使用されるレーダ映像表示装置において、
レーダビデオ信号のディジタルメモリ′に２系統設け、
レーダアンテナ回転信号、すなわち方位（Ｍ号の最少単
位内に到来する送信トリガパルスに同期して上記２系統
のメモリのライトサイクルを切り換えるようにし、レー
ダビデオ信号全表示レンジに応じた周期のクロックによ
りメモリに曹き込むとともに、電波を発射させる送信ト
リガＡルスの繰返し周期とは無関係な一定周期の表示ト
リガ信号を作り、該表示トリガ信号に同期した一定周期
のクロックにより、書込み動作全停止している側のメモ
リに曹き込まれた記憶停止前のレーダビデオ信号金順次
絖み出して、モニタディスプレイ表示装置にＰＰＩ方式
によるレーダ映像の表示ケ行うようにし、送信トリガパ
ルスとは無関係に２系統のメモリのいずれか側から常に
レーダビデオ信号音読み出すようにしたレーダ映像表示
装置を提供すること全目的としている。
主に船舶用に使用されるレーダ映像表示装置において、
レーダビデオ信号のディジタルメモリ′に２系統設け、
レーダアンテナ回転信号、すなわち方位（Ｍ号の最少単
位内に到来する送信トリガパルスに同期して上記２系統
のメモリのライトサイクルを切り換えるようにし、レー
ダビデオ信号全表示レンジに応じた周期のクロックによ
りメモリに曹き込むとともに、電波を発射させる送信ト
リガＡルスの繰返し周期とは無関係な一定周期の表示ト
リガ信号を作り、該表示トリガ信号に同期した一定周期
のクロックにより、書込み動作全停止している側のメモ
リに曹き込まれた記憶停止前のレーダビデオ信号金順次
絖み出して、モニタディスプレイ表示装置にＰＰＩ方式
によるレーダ映像の表示ケ行うようにし、送信トリガパ
ルスとは無関係に２系統のメモリのいずれか側から常に
レーダビデオ信号音読み出すようにしたレーダ映像表示
装置を提供すること全目的としている。
（発明の構成）
上記の目的を達成するために１本発明のレーダ映像表示
装置はディジタル化されたレーダビデオ信号全メモリに
記憶し、該記憶されたレーダビデオ信号ｋｍみ出してレ
ーダ表示器に表示するレーダ映像表示装置において、前
記レーダビデオ信号を交互に記憶する第１のメモリ及び
酊２のメモリと、送信トリガに同期して、前記第１．第
２のメモリのリードとライトとのアクセスサイクルを相
互に反転させるように制御するメモリアクセス制御回路
部と、前記送信トリがと非同期であって。
装置はディジタル化されたレーダビデオ信号全メモリに
記憶し、該記憶されたレーダビデオ信号ｋｍみ出してレ
ーダ表示器に表示するレーダ映像表示装置において、前
記レーダビデオ信号を交互に記憶する第１のメモリ及び
酊２のメモリと、送信トリガに同期して、前記第１．第
２のメモリのリードとライトとのアクセスサイクルを相
互に反転させるように制御するメモリアクセス制御回路
部と、前記送信トリがと非同期であって。
前記第１．第２のメモリの読出し用クロックを発生する
リードクロック発生回路と、該リードクロック発生回路
からのクロックにょシ前記第１．第２のメモリのリード
アドレスを生成するり−Ｆアドレスカウンタと、前記レ
ーダ表示器の表示レンジに対応して第１．第２のメモリ
の書込み用クロックの周期全変化させる可変クロックツ
ぐルス発生回路と、該可変クロックツぞルス発生回路か
らのクロックパルスにより前記第１．第２のメモリのラ
イトアドレスを生成するライトアドレスカウンタと、前
記メモリアクセス制御回路部から出力されるリード、ラ
イトのアクセスザイクルに対応して前記第１．第２のメ
モリのリード、ライトのアドレス？それぞれ切り換える
切換回路と、前記第１゜第２のメモリから読み出された
レーダビデオ信号を選択して出力する選択回路とを備え
、前記送信トリガとは非同期で前記第１．第２のメモリ
よりレーダビデオ信号を読み出すことを特徴としている
。
リードクロック発生回路と、該リードクロック発生回路
からのクロックにょシ前記第１．第２のメモリのリード
アドレスを生成するり−Ｆアドレスカウンタと、前記レ
ーダ表示器の表示レンジに対応して第１．第２のメモリ
の書込み用クロックの周期全変化させる可変クロックツ
ぐルス発生回路と、該可変クロックツぞルス発生回路か
らのクロックパルスにより前記第１．第２のメモリのラ
イトアドレスを生成するライトアドレスカウンタと、前
記メモリアクセス制御回路部から出力されるリード、ラ
イトのアクセスザイクルに対応して前記第１．第２のメ
モリのリード、ライトのアドレス？それぞれ切り換える
切換回路と、前記第１゜第２のメモリから読み出された
レーダビデオ信号を選択して出力する選択回路とを備え
、前記送信トリガとは非同期で前記第１．第２のメモリ
よりレーダビデオ信号を読み出すことを特徴としている
。
（発明の実施例）
第１図は本発明に係るレーダ映像表示装置の一実施例構
成、第２図はその動作タイムチャート。
成、第２図はその動作タイムチャート。
第３図はモニタディスプレイ表示装置の表示信号発生回
路の一実施例構成、第４図はその動作タイムチャートを
示している。
路の一実施例構成、第４図はその動作タイムチャートを
示している。
第１図において、第１のメモリ１と第２のメモリ２とに
は、物標から反射して返ってきたディジタル化されたレ
ーダビデオ信号が記憶される。この第１のメモリ１及び
第２のメモリ２に記憶されたレーダビデオ信号が、後に
詳しく説明する制御により、それぞれのメモリから交互
に続み出され、第１のメモリ１及び第２のメモリ２との
リードサイクルと対応して選択される選択回路３ケ弁し
て前記第１のメモリまたは第２のメモリ２から読み出さ
れたレーダビデオ信号が出力してゆく。
は、物標から反射して返ってきたディジタル化されたレ
ーダビデオ信号が記憶される。この第１のメモリ１及び
第２のメモリ２に記憶されたレーダビデオ信号が、後に
詳しく説明する制御により、それぞれのメモリから交互
に続み出され、第１のメモリ１及び第２のメモリ２との
リードサイクルと対応して選択される選択回路３ケ弁し
て前記第１のメモリまたは第２のメモリ２から読み出さ
れたレーダビデオ信号が出力してゆく。
第１のメモリ１及び第２のメモリ２をアクセスするアド
レスは、ライトアドレスカウンタ４とリートアドレスカ
ウンタ５とに工って生成される。
レスは、ライトアドレスカウンタ４とリートアドレスカ
ウンタ５とに工って生成される。
そしてこれらのアドレスカウンタによって発生したアド
レスは、第１のメモリ１及び第２のメモリ２にそれぞれ
対応して設けられている切換回路６゜７によって切り換
えられる。例えば第１のメモリ１がライトアドレスカウ
ンタ４に接続されているときには、第２のメモリ２はリ
ードアドレスカウンタ５に接続され、逆に第１のメモリ
ｌがリードアドレスカウンタ５に接続されているときに
は。
レスは、第１のメモリ１及び第２のメモリ２にそれぞれ
対応して設けられている切換回路６゜７によって切り換
えられる。例えば第１のメモリ１がライトアドレスカウ
ンタ４に接続されているときには、第２のメモリ２はリ
ードアドレスカウンタ５に接続され、逆に第１のメモリ
ｌがリードアドレスカウンタ５に接続されているときに
は。
第２のメモリ２はライトアドレスカウンタ４に接続され
ているように切換回路６．７が、メモリアクセス制御回
路部８によって制御される。メモリアクセス制御回路部
８はＪＫフリップフロップ回路９，１０．１１とアンド
ゲート１２，１３とを備えている。アンテナの方位信号
、すなわちアンテナが所定角度回転するごとにノぐルス
を出力するＡ ＯＰ （Ａｚｉｍｕｔｈ Ｏｈａｎｇｅ
Ｐｕ１ｓｅ）がＪＫフ１ノツプフロツゾ回路９に入力
され、送信トリガノξルスがＪＫフリツゾフロツゾ回路
１０に入力されており、該ＪＫフリツゾフロツブ回路１
０はライトアドレスカウンタ４の動作時間ケ決めるゲー
！ｒ生成する。ＪＫフリツプフロツゾ回路１１は第１の
メモリ及び第２のメモリのリードとライトとのアクセス
ザイクルを交互に行わしめる振分は回路であり。
ているように切換回路６．７が、メモリアクセス制御回
路部８によって制御される。メモリアクセス制御回路部
８はＪＫフリップフロップ回路９，１０．１１とアンド
ゲート１２，１３とを備えている。アンテナの方位信号
、すなわちアンテナが所定角度回転するごとにノぐルス
を出力するＡ ＯＰ （Ａｚｉｍｕｔｈ Ｏｈａｎｇｅ
Ｐｕ１ｓｅ）がＪＫフ１ノツプフロツゾ回路９に入力
され、送信トリガノξルスがＪＫフリツゾフロツゾ回路
１０に入力されており、該ＪＫフリツゾフロツブ回路１
０はライトアドレスカウンタ４の動作時間ケ決めるゲー
！ｒ生成する。ＪＫフリツプフロツゾ回路１１は第１の
メモリ及び第２のメモリのリードとライトとのアクセス
ザイクルを交互に行わしめる振分は回路であり。
該ＪＫフリップフロップ回路１１０反転出力Ｑ。
ζを用いてリード、ライトのアドレスの切換を行う切換
回路６．７の制御上行うとともに、第１のメモリと第２
のメモリ２との話み出し１ｗき込みを行うようにしてい
る。セして督込みに際し、ライドアドレスカウンタ４が
ノブｆ定のアドレスまで出力すると停止用の信号音出力
して、ＪＫクリップフロップ回路９．１０に対しリセッ
トに掛け、そσ）結果ＪＫフリツプフロソゾレ１路１１
の出力Ｑ、Ｑ全反転させ、第１のメモＩ７１及び第２の
メモリ２に対する読み出しと書き込みのアクセスサイク
ル全反転させる。またこのとき切換回路３内の接続を切
り換えさせる制御ヶ当該ＪＫフリツプフロツゾ回路１１
が行う。
回路６．７の制御上行うとともに、第１のメモリと第２
のメモリ２との話み出し１ｗき込みを行うようにしてい
る。セして督込みに際し、ライドアドレスカウンタ４が
ノブｆ定のアドレスまで出力すると停止用の信号音出力
して、ＪＫクリップフロップ回路９．１０に対しリセッ
トに掛け、そσ）結果ＪＫフリツプフロソゾレ１路１１
の出力Ｑ、Ｑ全反転させ、第１のメモＩ７１及び第２の
メモリ２に対する読み出しと書き込みのアクセスサイク
ル全反転させる。またこのとき切換回路３内の接続を切
り換えさせる制御ヶ当該ＪＫフリツプフロツゾ回路１１
が行う。
ＪＫフリップフロップ回路１４はり−Ｆアドレスカウン
タ５の動作時間ケ決めるゲート＝に生成する。すなわち
当該ＪＫフリップフロップ回路１４に入力された表示ト
リガ信号によってリードアドレスカウンタ５を作動させ
る信号を出力し、該リートアドレスカウンタ５が所定の
アドレスまで出力すると停止用の信号を出力して、当該
ＪＫフリツプフロツゾ回路１４に対しリセットを掛け、
リードカウンタ５の動作機能を停止させるように動作す
る。そしてＪＫフリンプフロツプ回路１４に入力する表
示トリガ信号は送信トリガパルスと無関係な非同期の信
号？用いている。
タ５の動作時間ケ決めるゲート＝に生成する。すなわち
当該ＪＫフリップフロップ回路１４に入力された表示ト
リガ信号によってリードアドレスカウンタ５を作動させ
る信号を出力し、該リートアドレスカウンタ５が所定の
アドレスまで出力すると停止用の信号を出力して、当該
ＪＫフリツプフロツゾ回路１４に対しリセットを掛け、
リードカウンタ５の動作機能を停止させるように動作す
る。そしてＪＫフリンプフロツプ回路１４に入力する表
示トリガ信号は送信トリガパルスと無関係な非同期の信
号？用いている。
第１のメモリ１及び第２のメモリ２の曹き込みに用いる
ライトクロックは可変分周器１５によって発生する。該
可変分周器１５に入力する表示しの所望の位ＩＮに表示
される。
ライトクロックは可変分周器１５によって発生する。該
可変分周器１５に入力する表示しの所望の位ＩＮに表示
される。
この図形表示期間ｔ、が経過すると、再びレーダ映像期
間ｔ０となりレーダ映像信号が表示され、次いで図形マ
ークがモニタディスプレイ表示装置に表示される。この
ように−足の繰返し周期で図形マークの表示ができる期
間が表示レンジの切り換え如何にかかわらず確保されて
いるので、図形マークの表示がちらついたり、輝度が暗
くなったシすることはなく、レーダ映像とともに図形マ
ークの表示の輝度も一定に保つことができる。
間ｔ０となりレーダ映像信号が表示され、次いで図形マ
ークがモニタディスプレイ表示装置に表示される。この
ように−足の繰返し周期で図形マークの表示ができる期
間が表示レンジの切り換え如何にかかわらず確保されて
いるので、図形マークの表示がちらついたり、輝度が暗
くなったシすることはなく、レーダ映像とともに図形マ
ークの表示の輝度も一定に保つことができる。
（発明の効果）
以上説明した如く、本発明に、よれば、レーダ映像の供
給源であるレーダ装置の送信トリガ・ぐルスの縁返し周
期に無関係な周期でＰＰＩ方式によるレーダ映像の表示
ができ、常に一定の時間掃引で各表示レンジの映像表示
ができるので、表示レンジσ）切り換えによる表示の明
るさの変化がなくなり映像が児やすくなる。またレーダ
映像表示の時間が一定で、かつその繰返し周期も一定な
ので、レーダ映像表示の休止時間に表示する図形マーク
特開ｕｆｆＧＯ−２５０２７２（６） の表示繰返し周期も一定にすることができ、従ってレー
ダ映像とともに図形マークのちらつきもなく常に一定の
輝度が保たれる。そして送信トリガノξルスと無関係に
常時表示用の信号ヲ読み出しているので、レーダ映像表
示の休止時間、す々わち自形マーク表示期間が長くとれ
、図形マークの表示数全長くすることもできる。
給源であるレーダ装置の送信トリガ・ぐルスの縁返し周
期に無関係な周期でＰＰＩ方式によるレーダ映像の表示
ができ、常に一定の時間掃引で各表示レンジの映像表示
ができるので、表示レンジσ）切り換えによる表示の明
るさの変化がなくなり映像が児やすくなる。またレーダ
映像表示の時間が一定で、かつその繰返し周期も一定な
ので、レーダ映像表示の休止時間に表示する図形マーク
特開ｕｆｆＧＯ−２５０２７２（６） の表示繰返し周期も一定にすることができ、従ってレー
ダ映像とともに図形マークのちらつきもなく常に一定の
輝度が保たれる。そして送信トリガノξルスと無関係に
常時表示用の信号ヲ読み出しているので、レーダ映像表
示の休止時間、す々わち自形マーク表示期間が長くとれ
、図形マークの表示数全長くすることもできる。
第１図は本発明に係るレーダ映像表示装置の一実施例構
成、第２図はその動作タイムチャート、第３図はモニタ
ディスプレイ表示装置の表示信号１・・・第１のメモリ
、２・・・第２のメモリ、３・・・選択回路、４・・・
ライドアビレスカウンタ、５・・・リードアドレスカウ
ンタ、６．７・・・切換回路、８・・・メモリアクセス
制御回路部、９，１０，１１．１４・・・ＪＫフリツゾ
フロップ回路、１２．１３・・・アンドゲート、１５・
・・可変分周器、１６・・・分周器。 １７・・・トリガ発生回路、１８・・・図形用Ｘスイー
プ発生回路、１９・・・ＰＰＩ用Ｘスイープ発生回路。 ２０・・・図形用Ｙスイープ発生薗路、２１・・・ＰＰ
Ｉ用Ｙスイープ発生回路、２２・・・図形ビデオ発生回
路、２３．２４・・・増幅器、２５・・・ビデオミキサ
。 特許出願人 安立電気株式会社 形マーク全レーダ指示器に表示する図形表示期間として
（史用する。 このような第２のメモリ２に曹き込まれているビデオレ
ーダ信号の抗み出しは、ＪＫフリツゾフロンプ回路１１
の出力Ｑ、ζが反転するまで火打される。該ＪＫフリツ
プフロツゾ回路１１が前述の理由で反転すると、今度は
第１のメモＩＪ１［ｆき込捷れたビデオレーダ信号音読
み出すことになる。このとき選択回路３は第１のメモリ
１側にメモリアクセス制御回路部８の制御によって選択
されており、第１のメモリ１から読み出されたビデオレ
ーダ信号が選択回路３を介してレーダ指示器へ送られる
。 このようにレーダビデオ信号は、レーダアンテナの所定
回転角度ごとに発生する方位イＢ号（ＡＯＰ）の最小単
位円に到来する送信トリＩノにルスに同期して％第１の
メモリ１及び第２のメモリ２へ交互に曹き込まれるとと
もに、この第１のメモリ１及び第２のメモリ２に誓き込
まれたレーダビデオ信号は、送信トリガ）Ｒルスとは無
関係な、非同期の表示トリガ信号に基づいて常時読み出
される構成となっている。そして第１のメモリ１及び第
２σ〕メモリ２からレーダビデオ信号音読み出すに当っ
て、送信トリＩノにルスに依存しない独自の表示トリガ
信号？用いているのでレーダ映像表示期間ｔ。 後ＩＫ、確保されている図形マーク全表示するための図
形表示期間ｔ１は、レーダ指示器の表示レンジが切り換
えられても、常に一定である。従ってレーダビデオ信号
のみならず図形マークの輝度全一定に保つことができる
。 なお第２図Ｈ（１１、（１１） 、冊は表示レンジ音饗
き換えたときのライトクロックの例を表わしている。 次に図形マークがモニタディスプレイ表示装置に表示さ
れるための表示信号発生回路とその動作を第３図、第４
図を用いて説明する。 第３図、第４図において、１７はトリガ発生回路であり
、該トリガ発生回路１７から発生したトリガパルスＡ′
は第１図で説明したＪＫフリツゾフロツゾ回路１４に入
力する表示トリガ１ｇ号Ｆとなる。該トリガ発生回路１
７から発生するトリガパルスは、前述した如く送信トリ
ガパルスとは無関係の非同期信号である。このトリガパ
ルスによってＰＰＩ用Ｘスイープ発生回路１９及びＰＰ
Ｉ用Ｙスイープ発生回路２１からそれぞれＰＰＩ用Ｘス
イープ信号、ＰＰＩ用Ｙスイーゾ信号がレーダ映像表示
期間ｔ０の間発生する。第４図の動作タイムチャートで
はＰＰＩ用Ｘスイーゾ発生回路１９から発生するＰＰＩ
用Ｘスイープ信号Ｂ′えて代表させて示しである。この
ＰＰＩ用Ｘスイーゾ発生回路１９及びＰＰＩ用Ｙスイー
ゾ発生回路２１でそれぞれ発生し１ＰＰＩ用Ｘスイ一プ
信号、 ＰＰＩ用Ｙスイーゾ信号は対応して設けられて
いる増幅器２３．２４で適宜増幅され、モニタディスプ
レイ表示装置のＸスイープ信号とＸスイープ信号となる
。一方レーダ映像表示期間ｔ０では第１図の第１のメモ
リ１または第２のメモリ２から読み出されたレーダビデ
オ信号がビデオミキサ２５’に介して出力されるので、
該レーダ映像表示期間ｔ０の間モニタディスプレイ表示
装置にレーダ映像信号が表示される。 レーダ映像表示期間ｔ０がｎ′イ遇すると図形表示期間
１．となり、図形用Ｘスイープ発生回路１８及び図形用
Ｙスイープ発生回路２０からそれぞれ図形用Ｘスイープ
信号９図形用Ｙスイープ信号が当該図形表示期間ｔ、の
間に発生する。第４図の動作タイムチャートでは図形用
Ｘスィーブ発生回路１８から発生する図形用Ｘスイープ
信号Ｃ′えで代表させて示しである。この図形用Ｘスイ
ープ発生回路１８及び図形用Ｙスイープ発生回路２０で
それぞれ発生した図形用Ｘスイーゾ信号９図形用Ｙスイ
ープ信号は前記の増幅器２３．２４で適宜増幅され、モ
ニタディスプレイ表示装置のＸスイープ信号とＸスイー
プ信号とになる。一方図形表示期間ｔ１では図形ビデオ
発生回路２２からモニタディスプレイ表示装置に表示さ
せるべき図形マークのビデオ信号Ｄ′が適宜な数だけ発
生さぜ（第４図では説明の便宜上１個の図形マークの信
号が表示されている）、これらの図形マークのビデ第１
６号がビデオミキサ２５を介して出力される。これによ
り所望の図形マーク會モニタディスプレイ表示装置の所
望の位置に表示される。 この図形表示期間１．が経過すると、再びレーダ映像期
間ｔ０となりレーダ映像信号が表示され、次いで図形マ
ークがモニタディスプレイ表示装置に表示される。この
ように−足の繰返し周期で図形マークの表示ができる期
間が表示レンジの切り換え如何にかかわらず確保されて
いるので５図形マークの表示がちらついたり、輝度が暗
くなったすすることはなく、レーダ映像とともに図形マ
ークの表示の１１４ｉ度も一定に保つことができる。 （発明の効果） 以上説明した如く、本発明によれば、レーダ映像の供給
源であるレーダ装置の送信トリガノ々ルスの繰返し周期
に無関係な周期でＰＰＩ方式によるレーダ映像の表示が
でき、常に一定の時間掃引で各表示レンジの映像表示が
できるので、表示レンジの切り侠えによる表示の明るさ
の変化がなくなり映像が見やすくなる。またレーダ映像
表示の時間が一定で、かつその繰返し周期も一定なので
、レーダ映像表示の休止時間に表示する図形マークの表
示繰返し周期も一定にすることができ、従ってレーダ映
像とともに図形マークのちらつきもなく常に一定の輝度
が保たれる。そして送信トリガパルスと無関係に常時表
示用の信号音読み出しているので、レーダ映像表示の休
止時間、すなわち図形マーク表示期間が長くとれ、図形
マークの表示数全長くすることもできる。 ４、図面の簡単な説明 第１図は本発明に係るレーダ映像表示装置の一実施例構
成、第２図はその動作タイムチャート、第３図はモニタ
ディスプレイ表示装置の表示信号１・・・第１のメモリ
、２・・・第２のメモリ、３・・・選択回路、４・・・
ライトアドレスカウンタ、５・・・リードアドレスカウ
ンタ、６．７・・・切換回路、８・・・メモリアクセス
制御回路部、９．１０，１１．１４・・・ＪＫフリツゾ
フロップ回路％ １２．１３・・・アントゲ−）、１５
・・・可変分周器、１６・・・分周器、１７・・・トリ
ガ発生回路、１８・・・図形用Ｘスイープ発生回路、１
９・・・ＰＰＩ用Ｘスイープ発生回路、２０・・・図形
用Ｙフィー１発生１囮路、２１・・・ＰＰＩ用Ｙスイー
プ発生回路、２２・・・図形ビデオ発生回路、２３．２
４・・・増幅器、２５・・・ビデオミキサ。 特許出願人 安立電気株式会社 〈のＱ Ｏ田 し−Ｏ１″′）
成、第２図はその動作タイムチャート、第３図はモニタ
ディスプレイ表示装置の表示信号１・・・第１のメモリ
、２・・・第２のメモリ、３・・・選択回路、４・・・
ライドアビレスカウンタ、５・・・リードアドレスカウ
ンタ、６．７・・・切換回路、８・・・メモリアクセス
制御回路部、９，１０，１１．１４・・・ＪＫフリツゾ
フロップ回路、１２．１３・・・アンドゲート、１５・
・・可変分周器、１６・・・分周器。 １７・・・トリガ発生回路、１８・・・図形用Ｘスイー
プ発生回路、１９・・・ＰＰＩ用Ｘスイープ発生回路。 ２０・・・図形用Ｙスイープ発生薗路、２１・・・ＰＰ
Ｉ用Ｙスイープ発生回路、２２・・・図形ビデオ発生回
路、２３．２４・・・増幅器、２５・・・ビデオミキサ
。 特許出願人 安立電気株式会社 形マーク全レーダ指示器に表示する図形表示期間として
（史用する。 このような第２のメモリ２に曹き込まれているビデオレ
ーダ信号の抗み出しは、ＪＫフリツゾフロンプ回路１１
の出力Ｑ、ζが反転するまで火打される。該ＪＫフリツ
プフロツゾ回路１１が前述の理由で反転すると、今度は
第１のメモＩＪ１［ｆき込捷れたビデオレーダ信号音読
み出すことになる。このとき選択回路３は第１のメモリ
１側にメモリアクセス制御回路部８の制御によって選択
されており、第１のメモリ１から読み出されたビデオレ
ーダ信号が選択回路３を介してレーダ指示器へ送られる
。 このようにレーダビデオ信号は、レーダアンテナの所定
回転角度ごとに発生する方位イＢ号（ＡＯＰ）の最小単
位円に到来する送信トリＩノにルスに同期して％第１の
メモリ１及び第２のメモリ２へ交互に曹き込まれるとと
もに、この第１のメモリ１及び第２のメモリ２に誓き込
まれたレーダビデオ信号は、送信トリガ）Ｒルスとは無
関係な、非同期の表示トリガ信号に基づいて常時読み出
される構成となっている。そして第１のメモリ１及び第
２σ〕メモリ２からレーダビデオ信号音読み出すに当っ
て、送信トリＩノにルスに依存しない独自の表示トリガ
信号？用いているのでレーダ映像表示期間ｔ。 後ＩＫ、確保されている図形マーク全表示するための図
形表示期間ｔ１は、レーダ指示器の表示レンジが切り換
えられても、常に一定である。従ってレーダビデオ信号
のみならず図形マークの輝度全一定に保つことができる
。 なお第２図Ｈ（１１、（１１） 、冊は表示レンジ音饗
き換えたときのライトクロックの例を表わしている。 次に図形マークがモニタディスプレイ表示装置に表示さ
れるための表示信号発生回路とその動作を第３図、第４
図を用いて説明する。 第３図、第４図において、１７はトリガ発生回路であり
、該トリガ発生回路１７から発生したトリガパルスＡ′
は第１図で説明したＪＫフリツゾフロツゾ回路１４に入
力する表示トリガ１ｇ号Ｆとなる。該トリガ発生回路１
７から発生するトリガパルスは、前述した如く送信トリ
ガパルスとは無関係の非同期信号である。このトリガパ
ルスによってＰＰＩ用Ｘスイープ発生回路１９及びＰＰ
Ｉ用Ｙスイープ発生回路２１からそれぞれＰＰＩ用Ｘス
イープ信号、ＰＰＩ用Ｙスイーゾ信号がレーダ映像表示
期間ｔ０の間発生する。第４図の動作タイムチャートで
はＰＰＩ用Ｘスイーゾ発生回路１９から発生するＰＰＩ
用Ｘスイープ信号Ｂ′えて代表させて示しである。この
ＰＰＩ用Ｘスイーゾ発生回路１９及びＰＰＩ用Ｙスイー
ゾ発生回路２１でそれぞれ発生し１ＰＰＩ用Ｘスイ一プ
信号、 ＰＰＩ用Ｙスイーゾ信号は対応して設けられて
いる増幅器２３．２４で適宜増幅され、モニタディスプ
レイ表示装置のＸスイープ信号とＸスイープ信号となる
。一方レーダ映像表示期間ｔ０では第１図の第１のメモ
リ１または第２のメモリ２から読み出されたレーダビデ
オ信号がビデオミキサ２５’に介して出力されるので、
該レーダ映像表示期間ｔ０の間モニタディスプレイ表示
装置にレーダ映像信号が表示される。 レーダ映像表示期間ｔ０がｎ′イ遇すると図形表示期間
１．となり、図形用Ｘスイープ発生回路１８及び図形用
Ｙスイープ発生回路２０からそれぞれ図形用Ｘスイープ
信号９図形用Ｙスイープ信号が当該図形表示期間ｔ、の
間に発生する。第４図の動作タイムチャートでは図形用
Ｘスィーブ発生回路１８から発生する図形用Ｘスイープ
信号Ｃ′えで代表させて示しである。この図形用Ｘスイ
ープ発生回路１８及び図形用Ｙスイープ発生回路２０で
それぞれ発生した図形用Ｘスイーゾ信号９図形用Ｙスイ
ープ信号は前記の増幅器２３．２４で適宜増幅され、モ
ニタディスプレイ表示装置のＸスイープ信号とＸスイー
プ信号とになる。一方図形表示期間ｔ１では図形ビデオ
発生回路２２からモニタディスプレイ表示装置に表示さ
せるべき図形マークのビデオ信号Ｄ′が適宜な数だけ発
生さぜ（第４図では説明の便宜上１個の図形マークの信
号が表示されている）、これらの図形マークのビデ第１
６号がビデオミキサ２５を介して出力される。これによ
り所望の図形マーク會モニタディスプレイ表示装置の所
望の位置に表示される。 この図形表示期間１．が経過すると、再びレーダ映像期
間ｔ０となりレーダ映像信号が表示され、次いで図形マ
ークがモニタディスプレイ表示装置に表示される。この
ように−足の繰返し周期で図形マークの表示ができる期
間が表示レンジの切り換え如何にかかわらず確保されて
いるので５図形マークの表示がちらついたり、輝度が暗
くなったすすることはなく、レーダ映像とともに図形マ
ークの表示の１１４ｉ度も一定に保つことができる。 （発明の効果） 以上説明した如く、本発明によれば、レーダ映像の供給
源であるレーダ装置の送信トリガノ々ルスの繰返し周期
に無関係な周期でＰＰＩ方式によるレーダ映像の表示が
でき、常に一定の時間掃引で各表示レンジの映像表示が
できるので、表示レンジの切り侠えによる表示の明るさ
の変化がなくなり映像が見やすくなる。またレーダ映像
表示の時間が一定で、かつその繰返し周期も一定なので
、レーダ映像表示の休止時間に表示する図形マークの表
示繰返し周期も一定にすることができ、従ってレーダ映
像とともに図形マークのちらつきもなく常に一定の輝度
が保たれる。そして送信トリガパルスと無関係に常時表
示用の信号音読み出しているので、レーダ映像表示の休
止時間、すなわち図形マーク表示期間が長くとれ、図形
マークの表示数全長くすることもできる。 ４、図面の簡単な説明 第１図は本発明に係るレーダ映像表示装置の一実施例構
成、第２図はその動作タイムチャート、第３図はモニタ
ディスプレイ表示装置の表示信号１・・・第１のメモリ
、２・・・第２のメモリ、３・・・選択回路、４・・・
ライトアドレスカウンタ、５・・・リードアドレスカウ
ンタ、６．７・・・切換回路、８・・・メモリアクセス
制御回路部、９．１０，１１．１４・・・ＪＫフリツゾ
フロップ回路％ １２．１３・・・アントゲ−）、１５
・・・可変分周器、１６・・・分周器、１７・・・トリ
ガ発生回路、１８・・・図形用Ｘスイープ発生回路、１
９・・・ＰＰＩ用Ｘスイープ発生回路、２０・・・図形
用Ｙフィー１発生１囮路、２１・・・ＰＰＩ用Ｙスイー
プ発生回路、２２・・・図形ビデオ発生回路、２３．２
４・・・増幅器、２５・・・ビデオミキサ。 特許出願人 安立電気株式会社 〈のＱ Ｏ田 し−Ｏ１″′）
Claims (1)
- ディジタル化されたし〜ダビデオ信号をメモリに記憶し
、該記憶されたレーダビデオ信号音読み出してレーダ表
示器に表示するレーダ映像表示装置において：前記レー
ダビデオ信号を交互に記憶する第１のメモリ及び第２の
メモリと；送信トリガに同期して、前記第１．第２のメ
モリのリードとライトとのアクセスサイクル全相互に反
転させるように制御するメモリアクセス制御回路部と；
前記送信トリガと非同期であって、前記第１．第２のメ
モリの読出し用クロック金発生するり一ドクロツク発生
Ｎ路と；該リードクロック発生回路からのクロックによ
り前８６第１．第２のメモリのリートアドレス全生成す
るリードアドレスカウンタと；前記レーダ表示器の表示
レンジに対応して第１．第２のメモリの書込み用クロッ
クの周期全変化させる可変クロックノソルス発生回路と
；該可変クロックツぐルス発生向路からのクロックツぐ
ルスにより前記第１．第２のメモリのライトアドレスを
生成するライトアドレスカウンタと；前記メモリアクセ
ス匍］御回路部から出力されるリード、ライトのアクセ
スサイクルに対応して前記第１．第２のメモリのリード
、ライトのアドレス？それぞれ切り換える切換回路と；
前記第１．第２のメモリから読み出されたレーダビデオ
信号を選択して出力する選択回路と全備え、前記送信ト
リがとは非同期で前記第１．第２のメモリよりレーダビ
デオ信号ヲ読み出すことｔ％徴とするレーダ映像表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10718284A JPS60250272A (ja) | 1984-05-26 | 1984-05-26 | レ−ダ映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10718284A JPS60250272A (ja) | 1984-05-26 | 1984-05-26 | レ−ダ映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60250272A true JPS60250272A (ja) | 1985-12-10 |
Family
ID=14452543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10718284A Pending JPS60250272A (ja) | 1984-05-26 | 1984-05-26 | レ−ダ映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009058512A (ja) * | 2007-08-31 | 2009-03-19 | Furuno Electric Co Ltd | レーダ装置および類似装置、画像表示方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50153597A (ja) * | 1974-05-01 | 1975-12-10 | ||
| JPS5984174A (ja) * | 1982-11-08 | 1984-05-15 | Fujitsu Ltd | マルチレンジレ−ダ受信機のビデオ信号表示方式 |
| JPS5988669A (ja) * | 1982-11-13 | 1984-05-22 | Tokyo Keiki Co Ltd | Ｐｐｉレ−ダ装置 |
-
1984
- 1984-05-26 JP JP10718284A patent/JPS60250272A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50153597A (ja) * | 1974-05-01 | 1975-12-10 | ||
| JPS5984174A (ja) * | 1982-11-08 | 1984-05-15 | Fujitsu Ltd | マルチレンジレ−ダ受信機のビデオ信号表示方式 |
| JPS5988669A (ja) * | 1982-11-13 | 1984-05-22 | Tokyo Keiki Co Ltd | Ｐｐｉレ−ダ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009058512A (ja) * | 2007-08-31 | 2009-03-19 | Furuno Electric Co Ltd | レーダ装置および類似装置、画像表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4512000A (en) | Object detector which compares returned signals from successive transmissions | |
| US4398189A (en) | Line buffer system for displaying multiple images in a video game | |
| US4498079A (en) | Prioritized overlay of foreground objects line buffer system for a video display system | |
| US4666407A (en) | Radar signature simulator | |
| US4136325A (en) | Ultrasonic wave transmitting and receiving apparatus | |
| JPS60250272A (ja) | レ−ダ映像表示装置 | |
| US4348902A (en) | Ultrasonic imaging system using plural square wave pulse trains of successively delayed intervals | |
| JPS582628B2 (ja) | 映像表示装置 | |
| US4207570A (en) | Device for simulating bearing signals of the tacan type | |
| US4612544A (en) | Memory arrangement with ordered writing particularly intended for cooperation with a radar image display unit | |
| US4601001A (en) | Invalidation arrangement for information stored in a memory during a certain period of time and radar comprising such an arrangement | |
| JPS5824188A (ja) | 表示領域指定装置 | |
| US4012941A (en) | Method of and apparatus for measuring the amplitude of oscillation of the balance of a timepiece movement | |
| JPS61116679A (ja) | 超音波探知表示方法 | |
| US4214245A (en) | Loran receiving apparatus | |
| JPS5839310B2 (ja) | レ−ダデジタルヒヨウジソウチ | |
| JPS59184908A (ja) | オン−オフ型プラント制御装置 | |
| JPS6195263A (ja) | 表示装置 | |
| JPH0197887A (ja) | スキャニングソナーの画像表示装置 | |
| US3624597A (en) | Echo-recording apparatus | |
| SU1403092A1 (ru) | Устройство дл вывода графической информации | |
| SU1679536A1 (ru) | Устройство дл формировани знаков на экране телевизионного индикатора | |
| SU1357944A1 (ru) | Устройство дл формировани видеосигнала | |
| JPS54120536A (en) | Line texture generating circuit of display unit | |
| JPS643083Y2 (ja) |