JPS60247375A - イメ−ジ符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分１Ｉｔ） 本発明は画像信号を符号化するイメージ符号化回路に関
し、特にモディファイトノ・フマンコート。

により圧縮するためのイメージ符号化回路に関する。

（従来技術） イメージデータを圧縮−ｔ′石場合には、ラン長をイメ
ージデータとの出現確率の高いものほど短い符号に割当
てた、いわゆるノ・フマンコードを採用した手法がファ
クシミリ装置に採用されてきた。

従来、この種の符号化ｊ”−１！　Ｔｆｆ、　＋”、−
ｉ、１ビツトづつラン長を数える方式が性用されてきた
ため、処理速度が向上できないという欠点がおった。

（発明の目的） 本発明の目的は、イメージデータをあらかじめ定められ
た単位で読出し、それをアドレスとしてテーブルの内容
を索引するととにより上記欠点を除去し、処理速度を改
善したイメージ符号化回路を提供することにある。

（発明の構成） 本発明によるイメージ符号化回路は画像を走査すること
によって得られるビット列を画像情報としてに憧するた
めのイメージメモリを備え、イメージメモリの内容を１
呵次読出し気１　〃の続く回ｐまたは気Ｏｌの続く回シ
タにより定着されるビット列のラン長を符号化すみため
のものであって、読出し手段とテーブルとを具備したも
のである。

本発明において、読出し手段はイメージメモリをあらか
じめ定められた７ｉ＝数ビツトの単位で読出すだめのも
のであみ。

また、上記テーブルは上１ｐ複肋ピントの単位のあらゆ
るビットパターンに対して画像の左から右に向って数え
た前方ランのラン長、前方ランが東１１のランであるか
、あるいは気０＃のランであふかを示す情報より形成さ
れた前方ランの種類、画像の右から左に向って数えた後
方ランの長さ、上記後方ランの種類、ならびに前方ラン
および後方ランの部分を除去した部分を符号化して得ら
れた符号とその符号長とから成る符号データを記憶する
ためのものである。

上記において本発明によみイメージ符号化回路は、イメ
ージメモリから読出したデータをアドレスとして使用す
ることによりテーブルの内容を読出して符号化処理を実
行するように構成したものである。

（実施例） 次に、本発明の実施例について図面を参照して詳細に説
明する。　・ 第１図を参がすると、本発明にｊるイメージ符号化回路
の一実施ｆｆ１ｉけ入力ポインタ１と、入カバツファフ
と、テーブル３と、テーブル出力レジスタ４と、フリッ
プフロップ５と、ゼロ検出回路６ならびに７と、一致検
出回路８と、加算器９と。

マルチプレクサ１０と、ランカウンタ１１と、ターミネ
ート符号用ＭＷテーブル１２ならびＫｊ３と、メークア
ップ符号用ＭＨテーブル１４ならびに１５と、ゼロ検出
回路１６と、マルチプレクサ１７と、シック１８と、中
間データレジヌタ１９と、加算器２０ならびに２１と、
簡岬和回路２２と、カウンタ２３と、出力ポインタ２４
と、マルチプレクサ２５と、カウンタ２６と、出カバソ
ファ２７と、順序制御回路２８とから成立つ。第１図に
おいて、入カバソファ２の内容は８ピツト（以下、１バ
イトと呼ぶ）、中位で取出され、モディファイドハフマ
ン（Ｍ）Ｉと略記する）方式により符号化され、１バイ
ト単位で出カバソファ２７に書込まれる。第１図にも・
いて５３，５４，５５゜５７．５８，５９，６３，６４
，６５，６６゜６７．６９．７１．７２，７５，７６．
７７゜７Ｂ、７９，８０．Ｒ１，８２，８３，８５゜８
６．８９，９　ロ　、９１，９２，９３，９４゜９７．
９８，１００，１０２，１１１．１１２は情報信号組で
ある。また、見やすくするために第１図では結線されて
いないが、制御信号線５１゜５２．５６．Ｒｏ、６１．
５９，６２．６Ｂ、ＴＯ。

７３．７４，８４，９！’１，８７．８Ｆ３１９５．９
Ｌ１０１．１０８，１０９，１１０，１０６，１０７゜
１０３．１０４，１０５，１１３．６７　は順序制御回
路２８に結線され、クロンク入力信号線１１４が１断序
都１伺回路２８に入力≧れている。

本回路の動作順序は、１１ｂ序制御回路２Ｂによって制
御されている。第２図（ａ）〜（ｃ　）＃′ｉ順序制御
回路２８の動作の遷移を示す概要図である。

筆２図（ａ）において、入力バッファ２の入力ポインタ
１で指示されたアドレスの内容がテーブル３のアドレス
入力となって内容が読出され、テーブル出力レジスタ４
に入力される。テーブル３の内容は、第３図に示すよう
に該当するイメージデータの前方ランの長さと種類、後
方ランの長さと種類、および前方ランと後方ランの部分
を除いた残りの部分を符号化したものとその長さを含む
。

第８図は、テーブル３の内容を示すデータフォーマット
図である。

次に、現在ランフ５Ｓ　ｌｊｆ、いている系統を配憶す
ふフリップフロップ５の内容と、前方ランの種類とが一
致検出回路８によって比較され、一致していればランカ
ウンタ１１に前方ランの内容が加算される。次に、ラン
カウンタ１１の出力信号ｍ７２゜７５上の信号、および
前方ランを示す信号線６６上の信号が加算される。加算
結果はマルチプレクサ１０に入力され、順序制御回路２
８から信号線７０上への選択信号７０によって出力とし
て取出され、ランカウンタ１１にロードされる。ゼロ検
出回路７の出力が信号線６７上で前方ラン長の一部とし
て加算器９に入力されている。これは、□前方ランの−
０００１が一８〃を表わすためである。

ゼロ検出回路７からの信号線６７上の出力が第１＃の時
には、第２図（１１）におけるステップａ２が示すよう
にステップ８１に戻って入力バッファ２の次の１バイト
の処理に移る。第２図（ａ）におけるステップｂ１で一
致検出回路８の出力が信号線６２上で東ＯＮであった場
合、すなわち、現在続いているシンと前方ランとの種類
が異なった場合には、フリップフロップ５にセットされ
た値とランカウンタ１１の内容とをもとにして現在まで
のランを符号化して出力バッファ２７に出力する。

Ｆ、２図（ｂ）を参照すると、符号化出力によりランカ
ウンタ１１の内容を参照してメークアップ用のテーブル
の内容を差引く。このときにけランの種類に応じて％　
ＯＩ用のテーブルか、あるいは−１ｆ用のテーブルかを
マルチプレクサ１０によシ選析する。

第４図は、上記テーブルの出力の形式を示す図である。

上記テーブルの出力のうち長さの部分は加算器２０と加
算器２１とに入力され、符号の部分はシフタ１８に入力
されみ。シフタ１８では、現在、出力バッファ２７のど
のビットまでを出力したかを示す出力ポインタ２４の下
位３ビツトにより示されたビット数だけ右データをシフ
トする。

この操作は、出力ポインタ２４の出力の下位３ビツトを
カウンタ２３にロードし、これを順序制御回路２８によ
って１づつ減じながらシフトす／！−０カウンタ２３か
ら信号線１１０へ−ＯＮの出力信号が一１〃になるまで
上記動作は繰返して実行される。次に、シフトした結果
の隼１バイト目と、１バイトに・満たないために出力バ
ッファ２７に書込めず、中間データレジヌク１９に列っ
ているデータ七の論理和の論理和回路２２によってめる
。

信号線９８上のシフト数と信号線８６上の符号長とを加
算器２０によって加算し、その結果が８に溝たなけれげ
上記陥埋和を再び中間データレジヌク１９に格納する。

上記結果が８以上であれば出力ポインタ２４の内容に１
を加えたものをアドレスとして、上記論理和を出力バッ
ファ２７に書込む。上記加算結果が８〜１５であればシ
フタ１８の出力の第２バイト目を中間データレジスタ１
９に入力する。上記加算結果が１６〜２８であれば上記
アドレスにさらに１を加えたアドレスに第２バイト目の
値を書込み、第Ｓバイト目を中間データレジヌク１９に
入力する。

次に、ターミネート符号用テーブル１２．１３を作成し
、メークアンプ符号の場合と同様にシフトして出カバソ
ファ２７および中間データレジスタ１９にテーブル１２
．１３の内容を出力する。

作成するムシフトして書込む動作はＭＨ符号の却定によ
り省略されＡ。第２図（ａ’）におけるステップａ３に
よって符号化出力が生成され終るとステップａ４に進ん
で前方ランがランカウンタ１１にセットされ、前方ラン
の種類がフリップフロップ５にセットされみ。前方ラン
の長さが−０００”すなわち８を表わす和合には、第２
図（ａ）におけるステップａ１に戻って入力バッファ２
にセットされている次の１バイトの処理に移る。

第２図（ａ）におけるステップａ２およびａ４で、前方
ランの長さが８に満た々がった場合には、前方ランの長
さをランカウンタ１１に入力し、前方ランの種類をフリ
ップフロップ５に入力して第２図（ａ）におけるステッ
プａ３と同様にして符号化し、出力バッファ２Ｔおよび
中間データレジスタ１９に符号化された結果を出力する
。

次に、前カランと後方ランとを除いた部分を符号化した
ものの長さが０であった場合には、第２図（ａ）におけ
るステップａ７に進み、ランカウンタ１１に後方ランの
長さをセットし、後方ランの種類をフリップフロップ５
に入力して、第２図（ａ）におけるステップａ１に戻っ
て入力バッファ２の次の１バイトの処理に移る。前方ラ
ンと後方ランとを除いた部分を符号化したものの多さが
０で岐なかった場合には、第２図（Ｃ）に示す手順によ
って上記符号を出カバソファ２７および中間データレジ
スタ１９に入力する。この操作ではＭＨ子テーブル生成
す７−接作≠ヨナ＜、シフトして出力する操作が一回だ
けであること以外には、第２図（ｂ）の場合と同様であ
るので駁明は省略する。

第２図（ｃ）に示す操作が終了すると第２図（ａ）にお
けるステップａ７に進み、ランカウンタ１１に後方ラン
の長さをセットし、後方ランの種類ラフリップフロップ
５に入力し、第２図（ａ）のステップａ１に戻って入力
バッファ２にセットされた次の１バイトの処理に移る。

以上の説明した操作を繰返すことによって、入力バッフ
ァ２の内容をＭＴ（コード化したものが出カパツファ２
７に得られＺ、。

（発明の効果） 以上説明したように本発明では、前方ランの長さと種ｆ
ａ、後方ランの長さと７ｖ角、および前方ランと後方ラ
ンとを除いた部分を符号化したものとその長さを記憶す
るテーブルを用いることにより処理速度の向上化が実現
できるという効果がある。

４、　１ｍ　Ｉ’ｍ　１７）　ｆｌ？ｉ　ＱＳ−すｉ９
．　＋Ｉｒｌ第１図は、本発明によみイメージ符号化回
路のｒＪ７施例を示すブロックＭである。

第２図（ａ）〜（ｅ）！−ｊ、節１図に示すイメージ符
号化回路の動作を示す壮能述移図である。

第８図は、テーブルの出力データフォーマットを示した
図でめる。

＃、４図は、ＭＨ子テーブル出力データフォーマットを
示した図である。

１．２４−−−ポインタ ２．２７−−・バッファ ３．１２，１３．１４．１５・・・テーブル４．１９・
・・レジスタ ５ｍｍ＠拳・φフリップフロップ ６．７．１６・・・ゼロ検出回路 ８・・・・・・−数構出回路 ９．２０．２１−争・加算うシヴ １０．１７，２５・・−マルチプレクサ１１、’３．２
６・・φカウンタ １８・◆−拳會シツク ２２＠・・・・論押和回路 ２８・・・・・順序制御回路 ５３〜１１　４　・　・　・　・　争　４７１＝　会搾
τ勝特許出願人　日本軍り１株式会社 代理人　弁理−士　井ノ　ロ　壽

Claims (1)

【特許請求の範囲】
1. 画像を是査することによって得られるビット列を画像情
   報として記憶するためのイメージメモリを備え、前駅イ
   メージメモリの内容を順次読出しｌｔ　］、　Ｉの続く
   回数呼たは気０〃の続く回数により定義されるビット列
   のラン長を符号化するためのイメージ符号化回路であっ
   て、前駅イメージメモリをあらかじめ定められたｎ数ビ
   ットの栄位で読出すだめの読、出し手段と、前記複数ビ
   ットの単位のあらゆるビットパターンに対して画像の左
   から右に向って数えた前方ランのラン長、前記前方ラン
   が−ＩＩのランであふか、あるいけ気０〃のランである
   かを示す情報より形・成された酌Ｈｅ　Ｍ方シンの種類
   、前記画像の右から左に向って数えた後方ランの長さ、
   前記後方ランの種卵、ならびに前記前方ランおよび前記
   後方ランの部分を除去した部分を符号化して得られた符
   号とその符号長とから成る符号データを記憶するだめの
   テーブルとを具備し、前記イメージメモリから読出した
   データをアドレスとして使用することにより前記テーブ
   ルの内容を読出して符号化処理を実行するように構成し
   たことを特徴とするイメージ符号化回路。