JPS60247291A - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JPS60247291A
JPS60247291A JP59101791A JP10179184A JPS60247291A JP S60247291 A JPS60247291 A JP S60247291A JP 59101791 A JP59101791 A JP 59101791A JP 10179184 A JP10179184 A JP 10179184A JP S60247291 A JPS60247291 A JP S60247291A
Authority
JP
Japan
Prior art keywords
display
control circuit
address
partial area
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59101791A
Other languages
English (en)
Inventor
晴雄 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59101791A priority Critical patent/JPS60247291A/ja
Publication of JPS60247291A publication Critical patent/JPS60247291A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は表示制御方式に関する。
従来技術と問題点 一般に、ディスプレイに画像を表示する場合に1つの画
面に1つの対象を表示する方式と、1つの画面に複数個
の対象を表示する方式がある。本発明は、後者即ちマル
チウィンドウ制御の分野の表示制御方式に関する。
従来、マルチウィンド°つ制御の場合はディスプレイ画
面と1対1に対応した特別の表示バッファメモリを新し
く設け、この表示パ、ファメモリ上で複数の画面を1つ
の画面として組み立てこれをディスプレイ上に表示して
いた。
しかし、この従来方式では、表示画面を切勺替えるごと
に表示パ、ファメモリの内容を書き変えなければならず
、結局は1つの画面に組み立てるのに処理時間が長くな
るという問題点があった。
発明の目的 本発明の目的は、記憶装置の異なる領域に格納されてい
る複数個の対象を直接にかつ所定の拡大・縮小率によシ
1画面上に表示することによ如、処理時間の高速化を図
ることにある。
発明の構成 本発明により記憶装置内の複数の部分領域を表示装置の
1つの画面上にラスクスキャンによ多分割表示する表示
制御方式において、上記記憶装置と表示装置間に走査制
御回路と境界検出回路から成る表示制御装置を設け、第
1の分割表示部分領域の走査開始時に上記走査制御回路
により第2の分割表示部分領域のデータの記憶装置上の
アドレス及び画面に表示する場合の拡大縮小率を予め設
定し、画部分領域の通過時点を検出した境界検出回路に
よシ、アドレス制御回路と拡大縮小制御回路を起動して
上記予め設定したアドレスと拡大縮小率に従って第2の
部分領域を走査して表示すると共に走査制御回路を起動
して第3の分割表示部分領域に必要な上記アト9レスと
拡大縮小率を予め股′定するように表示制御をすること
を特徴とする表示制御方式が提供される。
発明の実施例 以下、本発明を実施例によシ添付図面を参照して説明す
る。
第1図は本発明方式を実施するための装置構成図である
。第1図の装置は、記憶液#1と、表示制御装置2と、
表示部#3とから構成され、表示制御装置2が記憶装置
1に格納された画像表示データを所定の方式で処理し表
示装置3上に複数個の対象を表示する。
第2図は、本発明方式の原理説明図である。第2図にお
いて、参照符号31は画面を示し、AhB、Cは画面3
1の分割された領域であって記憶装置1内では各A、B
、Cはそれぞれ異なる場所に格納されている。即ち第2
図は記憶装置1内に別個の場所に格納されたA、B、C
の画像を図のような形式で1つの画面に同時に表示する
場合の動作原理図である。
またPlからPa ”!ではラスクスキャン方式による
走査線上の点である。従って、点P1からPlまで、P
lからp、まで、PsからP4まで、(3) P4からPsまで、PgからP−までの各走査において
は、記憶装置l内の異なった領域に切シ替わって走査せ
ねばならず、本発明においてはそのだめの配慮がなされ
ている。
即ち、Pxk走査する時点で、PlからPlに至る間に
記憶装置1から読み出すべきデータが格納されているア
ドレス、画面上に表示する場合の拡大率または縮小率を
それぞれレジスタ23、制御回路27に格納すると共に
2重からPsFC至る間に必要な上記と同様のアドレス
、拡大率または縮小率をノfッファ22.28に格納し
ておく(第3図)。そして、Plに到達した時点でバッ
ファ22.28の内容に基いてレジスタ23、制御回路
27の内容を変更する。
以下、同様に、表示領域の境界に走査が達した時点で、
次に走査すべき表示領域に関してアドレス、拡大率、縮
小率を予めバッファに格納しておく。
第3図は、第2図の詳細な構成図である。表示制御装置
2は加算回路21、アドレスバッファ(4) 22、アドレスレジスタ23、アドレス制御回路24、
境界検出回路25、走査制御回路26、拡大縮小制御回
路27、シフト量バッファ28、データレジスタ29、
シフト回路210及び映像出力回路211から構成され
ている。
上記構成を有する装置の動作は、次の通りである。
先ず%P1からPlに至る迄の動作を説明する。
走査制御回路26が最初に読み出すべきデータの記憶装
置1上のアドレスを受信して(■)アドレス制御回路2
4、アドレスバッファ22を介してアドレスレジスタ2
3に格納すると共K(■)A領域(第2図)に対応した
拡大率または縮小率を示すシフト量をシフト量バッファ
28を介して拡大縮小制御回路27へ格納する(■)。
同時に、走査が開始され、記憶装置1から読み出された
データはデータレジスタ29を経由してシフト回路21
0へ転送される(■)。既に設定された拡大、縮小率に
応じて制御回路27がシフト量を制御しく■)、映像出
力回路211を介して表示装置3へ転送する(■)。ま
た、加算回路21は記憶装置1からデータが読み出され
ると、1を加算し、アドレスレジスタ23へPlからP
、までの間に次に読み出すべきデータのアドレスが入力
され(■)、レジスタ23からの出力により(■)、次
のデータが読み出される。
一方、走査制御回路26は、最初のデータが読み出され
ると同時に、表示領域の境界を通過した時点即ち第2図
の点P!を走査した場合の当該アドレスをアドレス制御
回路24を経由してアドレスバッファ22へ(■)、表
示領域Bに対応したシフト量をシフト量バッファ28へ
、それぞれ格納する(■)。
このよりにして、PlからP、に至るまでの走査が行わ
れる。
次に1走査が境界(P鵞)を通過した時点で、境界検出
回路25が境界の通過を検知しく@)アドレス制御回路
24 (@)と拡大縮小制御回路27を制御する(d)
)。これによ)、先にアドレスバッファ22とシフト量
バッファ28へ格納すれていた内容がアドレスレジスタ
23と拡大縮小制御回路27へ転送される(@、@))
。同時に境界検出回路25は境界通過を走査制御回路2
6へ通知するので([相])、走査制御回路26は次の
境界(P8 )を通過した時点でアドレスレジスタ23
と拡大縮小制御回路27へ格納すべきアドレスとシフト
量を計算してそれぞれ前段と同様の動作によシアドレス
バッファ22、シフト量バッファ28へ格納する。
以上の動作をフローチャートで示せば第4図のようにな
る。
発明の効果 上記のように、本発明によれば記憶装置の異なる領域に
格納されている複数の対象を直接に1つの画面上に、所
定の拡大、縮小率を以って表示することができるので、
処理時間の高速化が図れる。
【図面の簡単な説明】
第1図は本発明方式を実施するための装置構成図、第2
図は本発明方式の原理説明図、第3図は第1図の詳細な
構成図、第4図は本発明方式の動作の流れを示すフロー
チャートである。 1・・・記憶装置、2・・・表示制御装置、3・・・表
示装置。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 1)幸 男 弁理士 山 口 昭 之 第1図 第2図 1

Claims (1)

    【特許請求の範囲】
  1. 記憶装行内の複数の部分領域を表示装置の1つの画面上
    にラスクスキャンによ多分割表示する表示制御方式にお
    いて、上記記憶装置と表示装置間に走査制御回路と境界
    検出回路から成る表示制御装置を設け、第1の分割表示
    部分領域の走査開始時に上記走査制御回路によシ第2の
    分割表示部分領域のデータの記憶装置上のアドレス及び
    画面に表示する場合の拡大縮小率を予め設定し、画部分
    領域の通過時点を検出した境界検出回路によシ、アドレ
    ス制御回路と拡大縮小制御回路を起動して上記予め設定
    したアドレスと拡大縮小率に従って第2の部分領域を走
    査して表示すると共に走査制御回路を起動して第3の分
    割表示部分領域に必要な上記アドレスと拡大縮小率を予
    め設定するように表示制御をすることを特徴とする表示
    制御方式。
JP59101791A 1984-05-22 1984-05-22 表示制御方式 Pending JPS60247291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59101791A JPS60247291A (ja) 1984-05-22 1984-05-22 表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59101791A JPS60247291A (ja) 1984-05-22 1984-05-22 表示制御方式

Publications (1)

Publication Number Publication Date
JPS60247291A true JPS60247291A (ja) 1985-12-06

Family

ID=14309986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59101791A Pending JPS60247291A (ja) 1984-05-22 1984-05-22 表示制御方式

Country Status (1)

Country Link
JP (1) JPS60247291A (ja)

Similar Documents

Publication Publication Date Title
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JPH05241543A (ja) 二重バッファ・ディスプレー・システムにおいてディスプレー用のフレーム・バッファを選択する装置と方法
CN101299331A (zh) 多视窗显示控制器及相关方法
JPH0335676B2 (ja)
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
JPS60247291A (ja) 表示制御方式
JPH08248925A (ja) 電子機器
JP2996899B2 (ja) データ供給装置、液晶表示装置及びコンピュータ
JPH0441831B2 (ja)
JPH06124189A (ja) 画像表示装置および画像表示制御方法
JPH0837620A (ja) 表示効果装置
US5948039A (en) Vehicular navigation display system
JPS6292071A (ja) 拡大表示の制御方式
JPH05192334A (ja) 超音波診断装置
JPH0527745A (ja) 画像処理方法
JPS60175093A (ja) 液晶表示器
JPS60258588A (ja) シンボル発生器
JPS60258587A (ja) シンボル発生器
JPH05265441A (ja) グラフィック表示装置
JPH10240199A (ja) 画像表示制御装置
JPH0887247A (ja) 画像表示装置
JPH02191027A (ja) 複数画素同時表示制御方式
JPH035755B2 (ja)
JPS59114580A (ja) 表示装置
JPS61290488A (ja) 表示制御装置