JPS60246066A - Diagnosis system of reading circuit - Google Patents

Diagnosis system of reading circuit

Info

Publication number
JPS60246066A
JPS60246066A JP59100494A JP10049484A JPS60246066A JP S60246066 A JPS60246066 A JP S60246066A JP 59100494 A JP59100494 A JP 59100494A JP 10049484 A JP10049484 A JP 10049484A JP S60246066 A JPS60246066 A JP S60246066A
Authority
JP
Japan
Prior art keywords
circuit
data
read
reading
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59100494A
Other languages
Japanese (ja)
Other versions
JPH0664858B2 (en
Inventor
Masahiro Takano
雅弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59100494A priority Critical patent/JPH0664858B2/en
Publication of JPS60246066A publication Critical patent/JPS60246066A/en
Publication of JPH0664858B2 publication Critical patent/JPH0664858B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

PURPOSE:To assuredly actuate a reading circuit even though the write data is used as it is as the read data and to diagnose surely the reading circuit, by switching a device to a read state from a write state after holding temporarily the demodulated data at a buffer within a reading circuit and checking error detecting/correction action. CONSTITUTION:In a write mode, the data is fetched in a channel buffer 2 via an interface 1. An error code is added by an ECC generating circuit, and the code is converted by a 4-5 conversion circuit 5 and written to a magnetic tape via a modulation circuit 6 and an MTU interface 7. In a read mode, a demodulation circuit 9 demodulates the data based on a reference pulse fed from a VFO10. Then the error detected and corrected by an error detection circuit 12 and an errorcorrection circuit 13 via a skew correction circuit 19 and a 5-4 conversion circuit 11. The result is stored temporarily in the buffer 2, then read out to be transferred to an upper device via the interface 1.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔発明の利用分野〕 本発明は、読取回路の診断方式に関し、特に書き込みデ
ータを復調した信号を、誤り検出・訂正を行う読取回路
の診断に用いる読取回路の診断方式に関するものである
。 〔発明の背景〕 計算機システムを構成する機器、例えば磁気テープ装置
、磁気ディスク装置、主メモリ装置等でげ、データの信
頼性を保持するためCRC(Cycl 1cRedun
dancy Check)やE CC(E rror 
CorrecLion Code)等がデータに付加さ
れている。したがって、読み取り回路において、」二記
CRCやFCCを用いた誤り検出・訂正機能が常時正常
に動作しているか否かを確認することは、データの信頼
性を確保するために重要となる。 例えば、磁気テープ制御装置においては、その読取回路
の診断を行うため、故意に誤らせたデータを誤り検出・
訂正回路に与え、その回路か1)の出力により正常か否
かを診断する方式が提案されている(特開昭55−16
2162号公報参照)。 この方式では、第1図に示すように、誤り検出・訂正回
路40の診断を行うため、あらかじめ保守パネル31か
ら書き込みデータの他に、ECCバッファ32に任意の
FCCコードが転送される。磁気テープへの書き込み時
には、データは書込みバッファ2からセレクタ3を通っ
て変調回路2Gに転送されるが、ECCについてはFC
C生成回路4からのコードのかわりに、FCCバッファ
32のコー(−がセレクタ33.3を介して変調回路6
に転送さオする。これにより、擬1す的にデータの誤り
を作成でき、磁気テープを介して誤り検出・訂正回路3
4に与えら九る。誤り検出・訂正回路3/1は、データ
の誤りの有無と、誤り訂正可能か否かと、訂正したデー
タとを診断回路35に出力する。 同時に、信号線36.37を介して訂正可誤り信号と、
訂正不可誤り信号とを出力する。診断回路35は、これ
らの信号とセレクタ3の出力とから、誤り検出・訂正回
路34が正常に機能したか否かをチェックする。 しかし、第1図に示す方法では、一旦磁気テープに書き
込んだデータとFCCを読取回路の入力としているので
、記録・再生ヘットや記録媒体等の部分からの影響があ
り、正確な診断ができないという欠点がある。 そこで、従来より磁気テープ制御+J装置においては、
読取回路の診断を行う方法として、書き込みデータを入
力データとして、直接読取回路に人力させる方法が行わ
れている。 このため、制御装置内部に、書き込みデータを読み取り
データとする経路を設
[Field of Application of the Invention] The present invention relates to a diagnosing method for a reading circuit, and more particularly to a diagnosing method for a reading circuit that uses a signal obtained by demodulating written data to diagnose a reading circuit that performs error detection and correction. [Background of the Invention] In order to maintain the reliability of data in devices constituting a computer system, such as magnetic tape devices, magnetic disk devices, main memory devices, etc., CRC (Cyclic Redundancy Check) is used.
dancy Check) and ECC (Error
CorrecLion Code) etc. are added to the data. Therefore, in the reading circuit, it is important to check whether the error detection/correction function using CRC or FCC is operating normally at all times in order to ensure data reliability. For example, in a magnetic tape control device, in order to diagnose the reading circuit, intentionally erroneous data is detected and detected.
A method has been proposed for diagnosing whether the circuit is normal or not based on the output of the correction circuit (1).
(See Publication No. 2162). In this method, as shown in FIG. 1, in order to diagnose the error detection/correction circuit 40, an arbitrary FCC code is transferred in advance from the maintenance panel 31 to the ECC buffer 32 in addition to the write data. When writing to a magnetic tape, data is transferred from the write buffer 2 to the modulation circuit 2G via the selector 3, but for ECC, the FC
Instead of the code from the C generation circuit 4, the code (-) from the FCC buffer 32 is sent to the modulation circuit 6 via the selector 33.3.
Transferred to As a result, it is possible to create data errors virtually, and the error detection/correction circuit 3
9 given to 4. The error detection/correction circuit 3/1 outputs to the diagnostic circuit 35 whether or not there is an error in the data, whether or not the error can be corrected, and the corrected data. At the same time, a correctable error signal is transmitted via signal lines 36 and 37;
An uncorrectable error signal is output. The diagnostic circuit 35 checks from these signals and the output of the selector 3 whether or not the error detection/correction circuit 34 has functioned normally. However, in the method shown in Figure 1, since the data once written on the magnetic tape and the FCC are input to the reading circuit, there is an influence from parts such as the recording/playback head and the recording medium, making accurate diagnosis impossible. There are drawbacks. Therefore, in the conventional magnetic tape control + J device,
As a method for diagnosing a reading circuit, a method is used in which write data is used as input data and the reading circuit is manually operated directly. For this reason, a path is set up inside the control device that uses write data as read data.

【づている。しかし、この方法に
も次のような問題点がある。 (1)磁気テープ制御装置の書き込みデータ変調回路で
は、記録媒体」二で最適なデータ波形とするために、書
き込みヘッド、記録媒体等の特性を考慮した変調を行っ
ている。このため、この変調されたデータを記録媒体を
介さずに、直接読取回路に入力した場合には、フェーズ
・エラーを検出することがあり、したがって、読取回路
を安定して動作させることがで、きない。 (11)磁気テープ制御装置は、通常書き込みあるいは
読み取りのいずれか一方の状態で動作する。したがって
、書き込みデータを直接読み取り回路に入力する場合に
は、装置を書き込み状態で動作させる必要があるため、
読取回路の中の効き込み状態で動作する部分しか診断で
きない。 〔発明の目°的〕 本発明の目的は、このような従来の問題を改善し、書き
込みデータをそのまま読み取りテープとして用いても、
読取回路を確実に動作させることができ、かつ読取回路
の本来の動作状態で診断ができる読取回路の診断方式を
提供することにある。 〔発明の概要〕 」二記目的を達成するため、本発明による読取回路の診
断方式は、変調した書き込みデータをそのまま入力デー
タとして読取回路に入力し、該データを復調した後、誤
り検出・訂正動作を行わせて、動作チェックを行う診断
方式において、書き込みデータの変調方法を変化させる
手段と、該手段を診断時のみ切り替え動作させる制御手
段とを有し、該制御手段の制御により、復調したテープ
を読取回路内のバッファに一時保持した後、装置を書き
込み状態から読み取り状態に切り替えて、誤り検11冒
訂正動作のチェックを行うことに特徴がある、。 〔発明の実施例〕 以下、本発明の実施例を、図面により説明する。 第2図は、本発明の一実施例を示す磁気テープ制御装置
のブロック図である。 第2図においては、マイクロプロセン−IJ1/Iの指
示により、診断時の書き込みデータの変調で、ヘッドや
記@媒体の特性による位相補正を行わないようにするこ
とおよび読取回路内に設けられているトランク間のスキ
ュー補正用のバッファ19を利用し、ここに読み取りデ
ータを一時蓄積し、ておくことにより、殆んどハードウ
ェアを追加、変更することなく、確実に読取回路の診断
を行えるようにした。 先ず、通常の書き込み状態においては、」−位問直(チ
ャネル)から与えられたテープを、チャネル・インタフ
ェース】を介し7てチャネル・バッファ2に取り込む1
.続いて、書込回路3〜6の動作に同期して、チャネル
・バッファ2からそのデータを読み出し、FCC生成回
路4で生成された誤り訂正符号をそのデータに付加して
、 ’l −5変換回路5に転送する。4−5変換回路
5は入力したデー夕の符号を変換した後、変調回路6に
出力すると。 変調回路6はこのデータを変調し、MTUインタフェー
ス7を介して磁気テープ装置に転送し、磁気テープ装置
でテープ上にデータを書き込む。 次に通常の読み取り状態においては、磁気テープ上から
読み取られたデータが、M T T、Jインタフェース
7を介して磁気テープ制御装置に入力する。 復調回路9はVFO(可変周波数発振器)10で発生さ
れた基準パルスをもとに入力データを復調し。 スキュー補正回路】9に転送する。スキュー補正回路1
9は、入力データに対し、各トラック間のスキューを補
正し、5−4変換回路11に送出する。5−4変換回路
11は、補正されたデータの符号変換を行い、誤り検出
回路12と誤り訂正回路13に送出する。誤り検出回路
12と誤り訂正回路13で、誤り検出され、訂正された
データは、チャネル・バッファ2に転送されて、一時格
納される。 チャネル・バッファ2に書き込まれたデータは、その後
読み出され、チャネル・インタフェース1を介して上位
装置に転送される。 なお、前記碧き込み状態においては、データを書・き込
んだ直後に、書き込みが正常に行われたことを確認する
。すなわち、書き込み動作中に記録媒体に書き込まれた
データを読み出し、読み取り状態での動作とほぼ同じよ
うにし7て、復調、変換、誤り訂i■二を行い、その間
に読み出したデータに誤りのないことをチェックする。 第2図では、625.0RPTのG CR,(G ro
up(じoded Recording)方式を用いて
おり、7バイトのデータに1パイ1〜のFCCを付加し
、21−ラックにわたって同時に発生した誤りでも訂正
可能にしている。書き込み時には、4−5変換回路5に
おいて、4ビツトのデータを5ビツトのデータに変換し
、変調回路6において、5ピツ1へのデータをN R7
,I (Non Return to Zoro Ch
anBeonOnes)方式に変調して磁気テープ装置
に送出する。 読み出し時には、逆にNR,ZT方式を復調し、5ピッ
1−を4ビツトのデータに変換する。 次に、読取回路の診断時には、マイクロプロセッサ1/
lを用いて、磁気テープ制御装置内の自己診断を行い、
読取回路を構成する回路9〜に(。 18.19の異常の有無を検出する。 先ず、マイクロプロセッサ14は、読取回路の診断を行
うためのナスト用データを、バス・ライン17を介して
チャネル・バッファ2に書き込む。 マイクロプロセッサ14は、複数の指示線15を介して
各セレクタ3,8および各回路1〜19に接続しており
、プロゲラ11によりこれらの回路を任意に動作させる
ことができる。マイクロプロセッサ14は、先ず指示線
15の1本を介してセレクタ8を制御し、これを切り換
えて書き込みデータ16を読み取りデータとして入力で
きるようにする。次に、同しく指示線15のいくつかを
介して各回路を書き込み状態にし、回路3〜6に動作を
指示する。これにより、チャネル・バッファ2に書き込
まれているテスト用データが読み出され、4−5変換回
路5、変調回路6を経て書き込みデータとしてライン1
6に出力される。 第3図は、第2図の変調回路のブロック図である。 通1’6=の変調回路では、書き込み・\ツ1−や記録
媒体の特性による位相のずれを、あらかしめ考慮し。 た位相補正を行っている。したかって1通常の変調回路
を第2図の変調回路6としてそのまま用いると、セレク
タ8がバス・ライン16に切り替えられたとき、位相補
正後のデータがそのままセレクタ8を通って復調回路9
に入力し、それによりフェーズ・エラーが生じる可能性
がある。 そこで、本実施例では第3図に示すように、変調回路6
内にセレクタ20を設け、マイクロプロセッサ14から
の一指示ライン15により、上記の位相補正を行わない
ようにする。すなわち、変調回路6内の変調部2jの出
力ど、位相F+Ii正部2:3の出力とをセレクタ20
で任意に切り替え選択できるようにする。通常は位相補
正部2;3の出力を選択し、マイクロプロセッサ]/I
から指示ライン15を介して指示があったときのみ、変
調部21の出力を選択するように設定しておけばよい。 これにより、通常の書き込み時には、位相補正部23に
より補正を行ったデータを磁気テープ装置に送出し、自
己診断時、つまりライン16を直接復調回路9に入力す
るときには、位相補正されていないデータを用いて診断
を行うので、読取回路の診断を確実に行うことができる
。 ライン16から復調回路9に入力されたテスト用データ
は、VFOIOを用いて復調され、スキュー補正回路]
9により各トラック間のスキューが補正され、さらに5
−4変換回路11により符号変換された後、誤り検出回
路12およびCRCチェック回路18によりデータの誤
りの有無がチェックされる。 この間に、マイクロプロセッサ14は書き込みの制御を
行う必要があるが、回路9〜13,18゜19によるデ
ータの転送速度がマイクロプロセッサ14の処理速度に
比べて速いため、誤り訂正回路13から出力されるデー
タの内容を直接テストすることはできない。そこで、マ
イクロプロセッサ14は書き込み処理の終了後、誤り検
出回路12とCRCチェック回路18の結果を、指示線
15を介して受け取り、これを調べることにより、デー
タに誤りがなければ、読取回路を摺成する回路9〜+3
.18.19が正常に動作したことを確認する。 さらに、マイクロプロセッサ14は、前記動作と同じよ
うにして、ライン16のデータに看1図的に誤りを含ん
だデータを出力させ、誤り検出回路12と誤り訂正回路
13が正常に動作し、誤りが検出されて訂正されること
を確認する。ライン16に誤りを含んだデータを出力さ
せることは、第1図に示された方法により簡単に実現で
きる。 第4図は、第2図におけるスキュー補正回路のブロック
図である。 スキュー補正回路19は、各1−ラック間のスキューを
補正するため、第4図に示すように、その内部に各1−
ラックごとに一時的にデータを保持しておくメモリ22
を備えている。なお、第4図では、[・ラック0と1に
対応するメモリ22のみが示されており、トラック3〜
8に対応するメモリと、本発明に直接関係しないスキュ
ー補正のための制御回路は記載が省略されている。 二九までの診断ては、読取回路のうちの′i!Fき込み
状態で動作する部分のみしか診断できないので、本実施
例では、スキュー補正回路19にデータを一時格納して
読み取り状態に切り替える。 すなわち、前記の書き込み状態で診断動作を行った場合
、スキュー補正回路6のメモリ22にナスト用データが
書き込まれていることに着目して、これを利用する1、
マイクロプロセッサI4は、メモリ22にデスト用デー
タが書き込まれた時点で、指示線15を介して装置内の
各回路に指示を送り、動作を中断させる。次にマイクロ
プロセッサ1/1は2装置を書き込み状態から読み取り
状態に変え。 回路11〜13.18,19.2に対して読み取り動作
を指示する。これにより、メモリ22に書き込まれてい
るデスト用データは、5−/I変換回路11に読み出さ
れて符号変換された後、誤り検出回路12で誤りが検出
され、誤り訂正回路13を経由してCR,Cチェック回
路18によりチェックされ1、最後にチャネル・バッフ
ァ2に書き込まれる。 マイクロプロセッサ1/lは、前記牲き込み状態での動
作と同じようにし、で、動作終了後に、誤り検出回路1
2とCRCチェック回路18のチェック結果を調べると
ともに、チェネル・バッファ2の内容をバス・ライン1
7を介して調べる。これによって、書き込ま扛たデータ
の正誤が確認される。読み取り状態時のデータ内容をチ
ェックすることにより、前記!き込み状態での診断より
も、さらに詳細に読取回路(回路11〜+3.18゜1
9.2)の動作をテストすることができる。 また、読み取り状態での動作においても、書き込み状態
の動作と同しように、ライン16に誤りを含んだデータ
を出力させ、それをメモリ22に書き込んでおき、読み
取り状態での誤り検出回路12と誤り訂正回路13の動
作をテス[・する。 このように、マイクロプロセッサ14が書き込みデータ
の位相補正の有無を任意に変えられるの。 このデータを用いて読取回路を安定して動作させること
ができるとともに、スキュー補正回路19内のメモリ2
2にデータを一時蓄積えておくので。 装置を11き込み状態から読み取り状態に変化さきて、
詳細に診断を行うことかでさる4、なお、マイクロプロ
セッサの診断に関して、エラー検出回路からのエラー検
出信号によって、マイクロプロセッサを診断モードに切
り替え、このマイクロプロセッサの制御下で低速動作さ
せながら、マイクロブ[1グラムにより診断を実施する
方式(特開昭57−481・lli;;公報参照)が提
案されている。本実施例においては、メモリ22にデー
タが蓄えられているので、前記読み取り状態での動作を
行う際に、上記方式を用いれば、読取回路を構成する各
回路をマイクロプロセッサI4と同期をと−1て動作さ
せることが可能となる1、これにより、マイクロプロセ
ッサ■4と読取回路との動作速度の差が大きい場合に、
低速のマイクロプロセッサでも容易に診断が可能となる
。また、同時にマイクロプロセッサ14は、読み取り状
態の動作中においても、チャネル・バッファ2を介する
ことなく、直接出力ライン23に得られたデータをチェ
ックできるので、異常を検出した場合の障害部位の切り
分けにも役立つ、。 〔発明の効果〕 以−に説明したように、本発明によれば、書き込みデー
タをそのまま読み取りデータとして用いても、読み取り
回路を安定に動作させることができるので、読取回路を
確実に診断できる。また、読み取りデータをメモリに一
時蓄えるごとにより、装「を書き込み状態から読み取り
状態に変えて動作させることができるため、診断機能を
向上できる。
[I am writing. However, this method also has the following problems. (1) The write data modulation circuit of the magnetic tape control device performs modulation taking into consideration the characteristics of the write head, the recording medium, etc., in order to obtain the optimum data waveform for the recording medium. Therefore, if this modulated data is input directly to the reading circuit without going through a recording medium, a phase error may be detected, and therefore it is difficult to operate the reading circuit stably. I can't. (11) A magnetic tape control device normally operates in either a writing or reading state. Therefore, when writing data is directly input to the reading circuit, the device must be operated in the writing state.
Only the parts of the reading circuit that operate in the activated state can be diagnosed. [Objective of the Invention] The object of the present invention is to improve such conventional problems, and even if written data is used as it is as a read tape,
It is an object of the present invention to provide a diagnostic method for a reading circuit that can operate the reading circuit reliably and perform diagnosis in the original operating state of the reading circuit. [Summary of the Invention] In order to achieve the second object, the reading circuit diagnostic method according to the present invention inputs modulated write data as input data to the reading circuit, demodulates the data, and then performs error detection and correction. A diagnostic method for performing an operation and checking the operation includes means for changing a modulation method of written data, and a control means for switching the means to operate only during diagnosis, and under the control of the control means, demodulated data is The apparatus is characterized in that after temporarily holding the tape in a buffer in the reading circuit, the apparatus is switched from the writing state to the reading state, and the error detection 11 and correction operations are checked. [Embodiments of the Invention] Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram of a magnetic tape control device showing one embodiment of the present invention. In Fig. 2, instructions from the MicroProsen-IJ1/I indicate that when modulating write data during diagnosis, phase correction is not performed due to the characteristics of the head or recording medium, and that the readout circuit is By using the buffer 19 for skew correction between the trunks and temporarily storing the read data there, it is possible to reliably diagnose the read circuit without adding or changing any hardware. I did it like that. First, in a normal write state, the tape given from the channel is taken into the channel buffer 2 via the channel interface 1.
.. Next, in synchronization with the operations of the write circuits 3 to 6, the data is read from the channel buffer 2, an error correction code generated by the FCC generation circuit 4 is added to the data, and 'l-5 conversion is performed. Transfer to circuit 5. The 4-5 conversion circuit 5 converts the sign of the input data and then outputs it to the modulation circuit 6. The modulation circuit 6 modulates this data, transfers it to the magnetic tape device via the MTU interface 7, and writes the data onto the tape with the magnetic tape device. Next, in a normal reading state, data read from the magnetic tape is input to the magnetic tape controller via the MTT, J interface 7. A demodulation circuit 9 demodulates input data based on a reference pulse generated by a VFO (variable frequency oscillator) 10. Skew correction circuit] Transfer to 9. Skew correction circuit 1
9 corrects the skew between each track with respect to the input data, and sends it to the 5-4 conversion circuit 11. The 5-4 conversion circuit 11 performs code conversion on the corrected data and sends it to the error detection circuit 12 and error correction circuit 13. Data whose errors have been detected and corrected by the error detection circuit 12 and the error correction circuit 13 is transferred to the channel buffer 2 and temporarily stored therein. The data written to the channel buffer 2 is then read out and transferred to the host device via the channel interface 1. In addition, in the above-mentioned deep writing state, immediately after writing data, it is confirmed that the writing was performed normally. In other words, the data written on the recording medium during the write operation is read out, demodulated, converted, and error corrected in almost the same manner as in the read state, and during that time it is confirmed that the read data is error-free. Check things out. In Figure 2, G CR of 625.0 RPT, (G ro
UP (joded recording) method is used, and an FCC of 1 pie 1 to 1 is added to 7 bytes of data, making it possible to correct errors that occur simultaneously over 21 racks. During writing, the 4-5 conversion circuit 5 converts 4-bit data into 5-bit data, and the modulation circuit 6 converts the data to 5-bit 1 into NR7.
,I (Non Return to Zero Ch.
anBeonOnes) method and sends it to a magnetic tape device. At the time of reading, conversely, the NR and ZT methods are demodulated and 5-bit 1- is converted into 4-bit data. Next, when diagnosing the reading circuit, the microprocessor 1/
Perform self-diagnosis within the magnetic tape control device using
First, the microprocessor 14 sends data for nast for diagnosing the reading circuit to the circuits 9 to 18 constituting the reading circuit (18.19). - Write to buffer 2. Microprocessor 14 is connected to each selector 3, 8 and each circuit 1 to 19 via a plurality of instruction lines 15, and these circuits can be operated arbitrarily by progera 11. The microprocessor 14 first controls the selector 8 via one of the instruction lines 15 and switches it so that the write data 16 can be input as read data. puts each circuit in the write state via the circuit and instructs the circuits 3 to 6 to operate.As a result, the test data written in the channel buffer 2 is read out, and the 4-5 conversion circuit 5 and the modulation circuit 6 line 1 as write data via
6 is output. FIG. 3 is a block diagram of the modulation circuit of FIG. 2. In the 1'6= modulation circuit, phase shifts due to writing/\tsu1- and the characteristics of the recording medium are taken into consideration. Phase correction is being performed. Therefore, if a normal modulation circuit is used as it is as the modulation circuit 6 in FIG.
, which can lead to phase errors. Therefore, in this embodiment, as shown in FIG.
A selector 20 is provided within the microprocessor 14, and an instruction line 15 from the microprocessor 14 is used to prevent the above-mentioned phase correction from being performed. That is, the selector 20 selects the output of the modulation section 2j in the modulation circuit 6 and the output of the phase F+Ii positive part 2:3.
Allows you to switch and select arbitrarily. Normally, the output of the phase correction unit 2; 3 is selected and the microprocessor]/I
It is only necessary to set the output of the modulation section 21 to be selected only when an instruction is received from the instruction line 15 from the instruction line 15. As a result, during normal writing, data corrected by the phase correction unit 23 is sent to the magnetic tape device, and during self-diagnosis, that is, when inputting line 16 directly to the demodulation circuit 9, data that has not been phase corrected is sent to the magnetic tape device. Since the reading circuit is used for diagnosis, it is possible to reliably diagnose the reading circuit. The test data input to the demodulation circuit 9 from the line 16 is demodulated using VFOIO, and the skew correction circuit]
9 corrects the skew between each track, and further 5
After the data is code-converted by the -4 conversion circuit 11, the error detection circuit 12 and the CRC check circuit 18 check whether there is an error in the data. During this time, the microprocessor 14 needs to control the writing, but since the data transfer speed by the circuits 9 to 13, 18 and 19 is faster than the processing speed of the microprocessor 14, the data is not output from the error correction circuit 13. It is not possible to directly test the content of the data. Therefore, after the write process is completed, the microprocessor 14 receives the results of the error detection circuit 12 and the CRC check circuit 18 via the instruction line 15, checks this, and if there is no error in the data, the read circuit is activated. Circuit 9 to +3
.. 18. Confirm that 19 is working properly. Furthermore, the microprocessor 14 causes the data on the line 16 to output data containing an error as shown in the figure in the same manner as the above operation, so that the error detection circuit 12 and the error correction circuit 13 operate normally and the error is detected. is detected and corrected. Outputting erroneous data on line 16 can be easily achieved by the method shown in FIG. FIG. 4 is a block diagram of the skew correction circuit in FIG. 2. In order to correct the skew between each rack, the skew correction circuit 19 has internal components for each rack, as shown in FIG.
Memory 22 for temporarily holding data for each rack
It is equipped with Note that in FIG. 4, only the memories 22 corresponding to racks 0 and 1 are shown;
The memory corresponding to No. 8 and the control circuit for skew correction which are not directly related to the present invention are not shown. For diagnosis up to 29, 'i!' of the reading circuit! Since only the portion that operates in the F-reading state can be diagnosed, in this embodiment, the data is temporarily stored in the skew correction circuit 19 and then switched to the reading state. That is, when a diagnostic operation is performed in the above-mentioned write state, note that the Nast data is written in the memory 22 of the skew correction circuit 6, and use this.
The microprocessor I4 sends an instruction to each circuit in the device via the instruction line 15 to interrupt the operation when the data for dest is written in the memory 22. Microprocessor 1/1 then changes device 2 from the write state to the read state. Instructs circuits 11 to 13.18 and 19.2 to perform a read operation. As a result, the dest data written in the memory 22 is read out to the 5-/I conversion circuit 11 and code-converted, an error is detected by the error detection circuit 12, and the data is passed through the error correction circuit 13. The data is checked by the CR, C check circuit 18 and finally written to the channel buffer 2. The microprocessor 1/l operates in the same manner as in the sacrificial state, and after the operation is completed, the error detection circuit 1
2 and the check results of the CRC check circuit 18, and the contents of the channel buffer 2 are transferred to the bus line 1.
Find out via 7. This confirms the correctness of the written data. By checking the data content during the reading state, the above! The reading circuit (circuit 11 to +3.18°1
9.2) can be tested. Also, in the operation in the read state, data containing an error is outputted to the line 16, written in the memory 22, and the error detection circuit 12 in the read state is outputted in the same manner as in the write state. The operation of the correction circuit 13 is tested. In this way, the microprocessor 14 can arbitrarily change whether or not to perform phase correction on the write data. Using this data, the reading circuit can operate stably, and the memory 2 in the skew correction circuit 19
Because data is temporarily stored in 2. 11 After changing the device from the reading state to the reading state,
Regarding the diagnosis of the microprocessor, the microprocessor is switched to the diagnostic mode by the error detection signal from the error detection circuit, and the microprocessor is operated at low speed under the control of this microprocessor. [A method of performing diagnosis using 1 gram (see Japanese Patent Laid-Open No. 57-481/lli;; Publication) has been proposed. In this embodiment, since data is stored in the memory 22, when operating in the read state, the above method can be used to synchronize each circuit making up the read circuit with the microprocessor I4. 1. This makes it possible to operate the microprocessor 4 in the case where there is a large difference in operating speed between the microprocessor 4 and the reading circuit.
Diagnosis can be easily performed even with a low-speed microprocessor. Moreover, at the same time, the microprocessor 14 can check the data directly obtained on the output line 23 without going through the channel buffer 2 even during operation in the reading state. Also helpful. [Effects of the Invention] As described above, according to the present invention, even if write data is used as read data, the read circuit can operate stably, so the read circuit can be reliably diagnosed. Additionally, by temporarily storing read data in memory, the device can be operated from a write state to a read state, which improves diagnostic functionality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の磁気テープ制御装置の診断方式を示す図
、第2図は本発明の一実施例を示す磁気テープ制御装置
のブロック図、第3図は第2図の変調回路の内部ブロッ
ク図、第4図は第2図のスキュー補正回路のブロック図
である。 1:チャネル・インタフェース、2:チャネル・バッフ
ァ、6:変調回路、3.8,20:セレクタ、9:復調
回路、12:誤り検出回路、13:誤り訂正回路、14
:マイクロプロセソ→J、]9ニスキュー補止回路、2
1:変調部、22:メモリ、23:位相補正部。 襞 プ 第 6 図 1!:I 第 4 図 ・ 1 1゛I  J
FIG. 1 is a diagram showing a diagnosis method of a conventional magnetic tape control device, FIG. 2 is a block diagram of a magnetic tape control device showing an embodiment of the present invention, and FIG. 3 is an internal block diagram of the modulation circuit shown in FIG. 2. 4 are block diagrams of the skew correction circuit of FIG. 2. 1: Channel interface, 2: Channel buffer, 6: Modulation circuit, 3.8, 20: Selector, 9: Demodulation circuit, 12: Error detection circuit, 13: Error correction circuit, 14
:Microprocessor→J, ]9 Niskew compensation circuit, 2
1: Modulation section, 22: Memory, 23: Phase correction section. Fold No. 6 Figure 1! :I Figure 4 ・ 1 1゛I J

Claims (1)

【特許請求の範囲】[Claims] (1)変調した書き込みデータをそのまま入力データと
して読取回路に入力し、該データを復調した後、誤り検
出・訂正動作を行わせて、動作チェックを行′う診断方
式において、書き込みデータの変調方法を変化させる手
段と、該手段を診断時のみ切り替え動作させる制御手段
とを有し、該制御手段の制御により、復調したデータを
読取回路内のバッファに一時保持した後、装置を書き込
み状態から読み取り状態に切り替えて、誤り検出・訂正
動作のチェyりを行うことを特徴とする読取回路の診断
方式。
(1) A method for modulating write data in a diagnostic method that inputs modulated write data as input data to a reading circuit, demodulates the data, performs error detection and correction operations, and performs an operation check. and a control means that switches and operates the means only during diagnosis. Under the control of the control means, the demodulated data is temporarily held in a buffer in the reading circuit, and then the device is read from the write state. A diagnostic method for a reading circuit characterized by switching the state and checking error detection/correction operations.
JP59100494A 1984-05-21 1984-05-21 Reading circuit diagnostic method Expired - Lifetime JPH0664858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59100494A JPH0664858B2 (en) 1984-05-21 1984-05-21 Reading circuit diagnostic method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59100494A JPH0664858B2 (en) 1984-05-21 1984-05-21 Reading circuit diagnostic method

Publications (2)

Publication Number Publication Date
JPS60246066A true JPS60246066A (en) 1985-12-05
JPH0664858B2 JPH0664858B2 (en) 1994-08-22

Family

ID=14275477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59100494A Expired - Lifetime JPH0664858B2 (en) 1984-05-21 1984-05-21 Reading circuit diagnostic method

Country Status (1)

Country Link
JP (1) JPH0664858B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62223860A (en) * 1986-03-25 1987-10-01 Hitachi Ltd Diagnosing system for error correcting circuit
JPS62252580A (en) * 1986-04-25 1987-11-04 Ricoh Co Ltd Malfunction detecting system in digital recording and reproducing device
US7564752B2 (en) 2004-11-25 2009-07-21 Sony Corporation Disc signal evaluation apparatus and disc signal evaluation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104618A (en) * 1974-01-21 1975-08-18
JPS53122341A (en) * 1977-03-31 1978-10-25 Fujitsu Ltd Diagnostic system for digital information processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104618A (en) * 1974-01-21 1975-08-18
JPS53122341A (en) * 1977-03-31 1978-10-25 Fujitsu Ltd Diagnostic system for digital information processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62223860A (en) * 1986-03-25 1987-10-01 Hitachi Ltd Diagnosing system for error correcting circuit
JPS62252580A (en) * 1986-04-25 1987-11-04 Ricoh Co Ltd Malfunction detecting system in digital recording and reproducing device
US7564752B2 (en) 2004-11-25 2009-07-21 Sony Corporation Disc signal evaluation apparatus and disc signal evaluation method

Also Published As

Publication number Publication date
JPH0664858B2 (en) 1994-08-22

Similar Documents

Publication Publication Date Title
US4827478A (en) Data integrity checking with fault tolerance
JPS648382B2 (en)
JPS58118013A (en) Method and apparatus for reproducing digitally coded signal
JPS60246066A (en) Diagnosis system of reading circuit
JPS6226734B2 (en)
JPH0212445A (en) Storage device
JP2806856B2 (en) Diagnostic device for error detection and correction circuit
JPS61110243A (en) Diagnostic system for error correcting and detecting circuit
JPS6316776B2 (en)
JPH05165734A (en) Fixed fault diagnostic device for main storage device
JP2622953B2 (en) Malfunction detection method for digital recording / reproducing equipment
JPS6161418B2 (en)
JPS55162162A (en) Diagnostic system for error detecting-correcting circuit
SU974410A1 (en) Device for recording and reproducing data from on-line memory units with error correction
JPH01156834A (en) Diagnosing system for check circuit
SU744737A1 (en) Storage checking device
JPS60171525A (en) Memory controller
JP3045532B2 (en) Memory device
JPH09311825A (en) Rom monitoring circuit
SU940242A1 (en) Device for testing rapid-access storage units
SU1624535A1 (en) Memory unit with monitoring
JPS63269233A (en) Error detecting and correcting circuit
JP3257028B2 (en) Data recording / reproducing apparatus having mutual diagnosis mechanism
JPS63231554A (en) Memory device
JPH0638239B2 (en) Error correction mechanism