JPS6024579B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6024579B2
JPS6024579B2 JP50103548A JP10354875A JPS6024579B2 JP S6024579 B2 JPS6024579 B2 JP S6024579B2 JP 50103548 A JP50103548 A JP 50103548A JP 10354875 A JP10354875 A JP 10354875A JP S6024579 B2 JPS6024579 B2 JP S6024579B2
Authority
JP
Japan
Prior art keywords
layer
substrate
polycrystalline
gaas
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50103548A
Other languages
English (en)
Other versions
JPS5149678A (ja
Inventor
チヤ−ルズ ボ−ラミイ ウイリアム
イー チヨー アルフレツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5149678A publication Critical patent/JPS5149678A/ja
Publication of JPS6024579B2 publication Critical patent/JPS6024579B2/ja
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は、分子ビーム技術による半導体装置の製造に関
する。
１９７２王５月３０日付交付米国特許第３６６６５５３
号において、非晶質基体（即ちＳｉ０２）上にｍａ−Ｖ
ａ族の半導体化合物（例えばＧａＡｓ．ＧａＰ）の高抵
抗値の多結晶薄膜の成長法がのべられている。
これは、成分元素の分子ビームを２５００ 〜４５０ｑ
ｏの範囲の温度に子熱された非晶質基体に向けることに
より、真空にされた室の中で行なわれるのである。処理
法は、少なくとも５×ｌび２オーム／平方のシート抵抗
を有する制御されうる厚さの非平衡薄膜の成長を可能に
する非平衡物理蒸気成長技術である。１９７１年１０月
２６日付交付の第２の米国特許第３６１５９３１号にお
いて、ｍａ−Ｖａ族化合物のェピタキシャル半導体薄膜
を成長せしめる技術がのべられている。
この技術により、原子的にきれいな結晶基体を真空室に
おき、そこで、４５００〜６５ぴ０に子熱され、所望の
結晶材料の構成成分を含むコリメートされた分子ビーム
に蕗出せしめられる。望ましい場合、コリメートされた
ビームは、意のま）にェピタキシャル層の組成物を変更
できるように望ましい不純物を含むことができる。本発
明は、半導体基体上に多結晶とェピタキシャル届を同時
に析出せしめることにより平面型半導体装置をつくる分
子ビーム処理の特徴を用いている。
これは、基体の主表面上に非晶質層を形成し；基体を予
熱し：そして、少なくとも１つの皿ａ族元素及び少なく
とも１つのＶａ族元素を含む分子ビームを、該主表面に
向けることにより行なわれる。本発明方法は次により特
徴づけられる。即ち、該基体は、ｍａ−Ｖａ族化合物の
単結晶であること；該非晶質層は、該主表面の選択部分
上にのみ形成され、該主表面の残り部分は露出せしめら
れていること；該基体を４５０〜６７ｙ０の範囲の温度
に子熱すること；該分子ビームはドーパント原子を含み
該主表面の該露出部分及び、該非晶質層の両方に衝突し
ており、その露出部分上に該元素化合物よりなる材料の
単結晶層と、その非晶質層上に該化合物の多結晶層とが
同時に形成され、その単結晶層はドープされ比較的低抵
抗値であり、その多結晶層は同様にドープされるがその
単結晶層の抵抗と比較して、比較的高抵抗値を有するこ
とを特徴とする方法である。
本発明の予期以上の結果は、単結晶基体上に、特に非晶
質層により部分的にマスクされ、４５００〜６５０００
のェピタキシャル成長範囲に予熱されたものの上にｍａ
−Ｖａ族化合物を分子ビーム析出されたものは；｛ａ｝
基体温度は従釆技術で教示している２５００ 〜４５０
ｏｏの範囲の外側であるにもかかわらず、又（ｂー分子
ビームは低い抵抗値の単結晶層を作るドーパントを含む
にもかかわらず、非晶質層上に高抵抗値多結晶材を同時
に形成するものであることである。
更に、本発明の予期され得ない効果は、多結晶層及び単
結晶層の両方を、界面の問題を生じることなく、同時に
、並行して成長せしめることができる点である。
本発明方法を用いて、低い寄生キャパシタンスのビーム
・リードのショットキー・バリヤー・・キサー・ダイオ
ードを作ることができた。
これらのダイオードは、非常に良好なｄ、ｃ及びｒ、ｆ
、特性を示し、二重平衡下降変換器装置で、低い変換損
失を持っている。ＩＭＰＡＴＴの如き他の装置の製造に
適用することも説明される。更に、隔離を望まない場合
、非晶質届、基体のいずれも、高抵抗値材料で作られる
必要はないのである。第１，２図において、分子ビーム
ェピタキシ（Ｍ旧Ｅ）により制御された厚さと電導型の
半導体化合物の薄膜を成長せしめるための装置が示され
ている。
この装置は、例えば、６つの円筒状ガン１３ａ−ｆ、典
型的にはクヌドセン流出セルを有するガソ台１２が設置
されている真空室１１を有し、夫々のセルは、図示され
ていないシールディング材によって包まれることにより
互いに熱的に隔離されている。
（例えば、０．５ミル厚の湾曲したＴａホイルの５つの
層によって）。基体保持器１７は、典型的にはモリブデ
ナム・フロツクであり、室１１の外側にある制御ノブ１
６を有する軸１９によって回転運動を与えられる。基体
と、モリブデナム・ブロックの間は熱的に良好な接触と
なっており、それは、インジウム（図示せず）層により
例えば、行なわれている。夫々一対のガン１３ａ−ｂ，
１３ｃ−ｄ，１３ｅ−ｆは、夫々、円筒状の液体窒素冷
却シュラウド（ｓｈｒｏｕｄ）２２，２２，２２，１及
び２２，２中に設置されている。従来技術では、典型的
なシュラウドは、コリメーティング閉口部２４を有する
光学コリメーティング枠２３を有している。可動シャッ
ター１４は、ガン１３ａ（或は１３ｂ）から発射した特
定の分子ビームが基体上に衝突しないことが望まれる場
合に予め選択された時間に閉口部２４を閉鎖するために
用いられる。基体保持器１７は、内部加熱器２５を備え
、また、基体部村２８をとめるクリップ２６，２７を備
えている。更に、熱電対が、基体２８の側面の開口部３
１に備えられ、基体２８の温度を検出するために接続器
３２−３３を通して外部に接続している。又、室１１は
、ポンプ３５により室を真空にする出口３４を有する。
典型的な円筒状ガン１３ａは、熱電対壁４２と、その中
に、ガン源室４６中に含まれる材料の温度を決定するた
めに挿入されている熱電対４３を有する耐火物るつぼ４
１を有している。
熱電対４３は接続器４４一４５を通して外部検出器（図
示せず）に接続されている。源材料は、源室４６に挿入
され、るつぼを囲む加熱コイル４７によって蒸発せしめ
られる。従来技術においては、窓２４に隣接するるつぼ
４１の端は、好適には、源室の原子の平均自由行路より
小さい直径をもつナイフ・エッジ関口部４８を備えてい
る。例えば、ガン１ ３ａは、直径０．６５肌、長さ２
．５弧であり、山２０３により構成されており、スペク
トル分析で純粋なグラフアィトで裏張りされている。開
□部４８の面積は、典型的には約０．１７めである。ガ
ンは、熱分解によるＢＮで作られ得、コリメーティング
・フレーム２３とナイフ・エッジ関口部４８の双方は、
省略することができ、一定のビーム（例えばＧａ、ＡＩ
、Ｍｇ）は、充分にコリメートされなく、比較的に大き
な部分のビームが室１１の内部壁に衝突し、その上に連
続的に新しい層を作り、有害不純物（例えば日２０、Ｃ
○、０２及び炭化水素）をゲツターしている。フレーム
２３とナイフ・エッジ開口部４８を除くことは、分子ビ
ームの根本的な特性を変えることでない点に留意すべき
である。
即ち、基体でのビームの到達速度は、ガン温度が一定で
あると、ほゞ一定である。この特性は、ガンの窓が充分
に小さい限り、例えば、ガンが０．６５肌の直径であり
、その前に２．５肌長を持つ場合などでは維持される。
一般的ＭＢＥ技術について、例示の目的においてのみ、
下記の説明が、ＧａＡｓ基体上に皿ａ｝−Ｖ‘ａー族の
薄膜のェピタキシャル成長についてなされる。
典型的にはＭＢＥ技術の第一段階は、単一な結晶基体部
材、例えばＧａＡｓを、商業的な供給源から容易に得ら
れるものとして選択することである。
ＧａＡｓ基体部村の１つの主面は、典型的には（００１
）面に沿って最初にカットされて、ダイヤモンド・ペー
スト或は、他の通常の技術で、その上の塊状表面損傷を
除去する目的で、研磨する。臭素、メタノール或は、過
酸化水素・硫酸溶液の如き腐蝕液を、更に表面損傷を除
去する目的で用い、仕上げされた清浄な基体表面を作る
。次に、基体を、第１，２図に示した型の装置に置き、
続いて、真空室の背景圧力を１０‐６トール以下に減圧
し、好適には、約１０‐８〜１０‐１０トールの範囲の
値にし、それによって、有害不純物が、基体表面の中に
導入される煩向を低減せしめる。
しかし乍ら、基体表面は、真空室に設置される前の大気
中不純物にあっているので、基体は、好適には、例えば
約６００ｏｏに加熱され、ほゞ原子的にきれいな成長面
（即ち、Ｓ０２及び日２０の如き汚染物の脱着）を供す
るようにする。この方法の次の段階は、入口４９を通し
て、冷却シュラゥド‘こ液体窒素を導入し、基体部材を
、典型的には約４５０〜６５０℃であり、成長すべき特
定材料に依存している成長温度に加熱することである。
このような温度範囲は、到達速度と表面拡散に関する考
慮によって決められる。系に用いられたガン１３ａ−ｆ
は、成長されるべき望ましい薄膜の成分の必要量で予め
充填される。例えばガン１３ａは、バルク型或は純粋な
偽中のＧａＧｓの如き皿ａ｝−Ｖ【ａ｝族化合物を含ん
でおり、ガン１３ｂは、Ｇａの如き皿ａー族元素を含ん
でおり、ガン１３ｃと１３ｆは、バルク形のＳｎ、Ｓｉ
或はＷの如きｎ−型ドーパントを含み、ガン１３ｃは、
Ｍｇ、Ｂｅ或はＧｅの如きｐ型ドーパントを含んでいる
。実際上、ＡＩＧａＡｓの如き混合結晶の成長が望まれ
る場合、ＡＩを含むガン１３ｄも用いられる。ＭＢＥに
よるｍ｛ａ｝−Ｖ｛ａー族化合物成長においてＳｎ、Ｓ
ｉをｎ−型ドーパントとして用い、蛇を両性ドーパント
と用いる方法は、米国特許第３７５１３１０号に開示さ
れている。一方、Ｎを含む血｛ａ’一Ｖ‘ａ）族化合物
の成長において、Ｍｇをｐ−型ドーパントとして用いる
方法は米国特許第３８３９０８４号に開示されている。
次に、選択されたガンを、適当な温度に（全て同じであ
る必要はない）に加熱し、充分にその内容成分を気化せ
しめ、（選択されたシャッター窓により）分子ビームを
得る。気化は、夫々ガン温度が内容成分の融点の上か下
かに依存して、蒸気或は晶化によって生ぜせしめられる
。ガンから基体までの距離は、２伽×２弧の成長面積の
場合典型的には約７伽である。この条件下で、１０００
オングストローム／時間乃至２仏の１時間の成長速度は
、Ｇａガンの温度を約１１１０〜１２１０Ｋに変えるこ
とにより容易に達成できる。一般的に云えば、ガンに備
えられた源材料（例えばＧａ、Ｎ及びＧａ＄）の量及び
ガン温度は、充分にすべきであり低い蒸気圧の皿ａ｝族
元素（例えばＡＩ、Ｇａ）に関して相対的により高い蒸
気圧のＶ【ａ｝族元素（例えば＄）を過剰に与えている
（即ち、表面はＡｓ富有にすべきである。
又、Ａｓ−安定化物として示される）。この条件は、数
種の材料の成長温度での附着係数の大きな差異から生じ
、即ち、ＧａとＡＩの合致及びＧａＡｓ上のＡｓ２に対
して約１０‐２であり、後者は、表面上に過剰のＧａ（
及び／或はＡＩ）がある場合には増加して合致する。従
って、ＡＳ２到達速度は、Ｇａ及び／或はＮのものより
相対的に高い限り、成長は化学量論的なものである。同
じ考えが、例えばＧａｐ基体と衝突するＧａ及びＰ２ビ
ームについても適用される。望ましいドープされたェピ
タキシャル薄膜の成長は、ガンにより発生された分子ビ
ームを、基体表面に向けることによって行なわれる。
成長は、望ましい厚さのェピタキシャル膜を得るに充分
な時間継続される。この技術により、単一の単一層（約
３オングストローム）乃至１０００００オングストロー
ム以上の範囲の厚さの薄膜を制御して成長せしめること
ができた。上記の温度範囲の使用をきめる理由は、次の
ように理解できる。
例として、ｍ‘ａ｝−Ｗａ｝族化合物をとると、単結晶
半導体表面上に吸着された皿ａ｝−Ｖ‘ａー族元素は、
異なる凝結及び附着係数を有し、又、異なる吸着寿命を
有していることが今や知られた。Ｖ‘ａ｝族元素は典型
的には皿ａ｝族元素なしでは、基体が成長温度にある場
合、ほとんど全て反射される。しかし乍ら、基体表面に
皿ａ｝とＶ‘ａ｝族の元素の蒸気を与え、Ｖ‘ａ｝族元
素が皿ａー元素に対して過剰に存在し、それにより、皿
ａ）族元素の全部は、非反応のＶ【ａ｝過剰物が反射さ
れるとき、消費されることを確保することによって化学
量論的な皿ａー−Ｖ‘ａ｝半導体化合物が成長せしめら
れうる。この関係で、上記の基体温度範囲は、到達速度
及び、表面をたたく原子の表面移動度に関連している。
即ち、表面温度は十分に高く（例えば、約４５０ｏｏ以
上）、衝突原子は十分な熱エネルギーを保持しており、
適当な表面位（潜勢井）に移動し、ェピタキシャル層を
形成する。これらの衝突嫁子の到達速度が高い程、基体
温度は高いにちがいない。他方、基体表面温度は、非常
に高く（約６５０ｑｏ以上）すべきでなく、広い不一致
気化（ノンコングルエント・エバポレイシヨン肌ｎｃｏ
ｎｇｍｅｎｔｅｖａｐｏｒａｔｉｏｎ）が得られる。シ
ィ・デイ・ツルモンド（ＣＤ．Ｔｈｕｎｎｏｎｄ）のジ
ャーナル・オブ・フイジクス・ケミストリ・ソリツド（
Ｊｏｍ岬ｌ ｏｆ Ｐｈｙｓｉｃｓ Ｃｈｅｍ．Ｓｏｌ
ｉ船）２６巻ｐ７８５（１９５６）に定義されているよ
うに不一致気化は、基体からＶ【ａｌ元素が選択的に気
化して、その結果、第一義的に皿ａ｝元素を含む新しい
相が残るものである。従って、一般的に云えば、一致気
化は、ｍ‘ａ｝とＶ｛ａー元素の気化速度が等しいこと
を意味する。実際上、一致気化温度よりいくらか高い（
例えば６７５℃）成長温度が、一致気化の効果は、Ｖ【
ａ｝ビームが基体表面をたたく事実によって変更される
ので、利用され得る。皿ａ｝族元素を含むセル及び、ｍ
‘ａーーＷａ｝化合物を含むセルの温度は、Ｖ【ａ｝分
子の源を与えるが、望ましい成長速度及び利用する特定
の皿ａ｝−Ｖ｛ａ）系によって決定される。平面型隔離
Ｇａ船装置の製造について。
第３図に示す平面型隔離ＧａＡｓ装置を製造するために
、まず、非晶質、絶縁層１０２を基体１００上に形成す
る。
例えば基体１００は、Ｇａ粕の如き皿ａ｝−Ｖ｛ａー族
材料であり、非晶質層１０２はＳｉ０２或はもとのもの
の酸化物である。好適には、基体は適当にドープされて
、少なくとも半絶縁性（例えば約１びＱ−肌以上の抵抗
値）である。例えば、Ｓｉ０２層は、アプライド・マテ
リアルス・テクノロジ・インク（ＡｐｐｌｉｅｄＮＥｔ
ｅｒｉａｌｓＴｅｃｈｎｏｌｏｇｙ．Ｉｎｃ．）より商
業的に入手できる。（２９９９サン・シドロ・ウエイ・
サンタ・クララ・カルホルニア）Ｓ比ＯＸ系によって形
成でき、そ夕こでは、酸化物層は、１９７４ ３月１９
日交付米国特許第３７９８１３９号（Ｂ．シュワルッ（
Ｓｃｈｗａれｚ））に説明される陽極酸化法によって作
られる。次に、絶縁性層に窓をあげ、装置が究極的に作
られる装置上にある基体の予め選択された領域を露出せ
し０める。或いは、代りに、基体表面層の予め選択され
た部分を、グリット・ブラスティング（例えば山２０３
粒子により）或はイオン・ポンバードメント（例えばア
ルゴン・イオン）により、“窓”に適当にマスクをして
、非晶質材に変換することができる。
次に、基体を、真空室１１（第１図）の中に設置し、約
４５０〜６７５ｑｏの範囲の適当な成長温度に加熱する
。
ガン１３ａ−ｆ（第２図）の適当なものを加熱し、シャ
ッター１４の選択されたものを開き、上に説明した如き
皿ａ’族元素、Ｖ‘ａ’族元素、及びドーパント元素の
原子及び／或は分子を含む１以上の分子ビームを作る。
上記の処理の後、ｍ‘ａ｝−Ｖ‘ａｌ族化合物の単結晶
材料の領域１０４は、基体１００の露出部分上の窓にェ
ピタキシヤルに成長し、そこで、同時に、中間領域１０
６に皿ａ’−Ｖ‘ａー族化合物の多結晶材料が、非晶層
１０２上に形成されることが分った。
重要なことには、ｍ基体温度が、非晶基体上に多結晶を
成長させるための米国特許第３６６６５５３号に規定さ
れる範囲の外にあるにもかかわらず、分子ビームにより
、非晶層１０２の上に多結晶材料が形成されたこと及び
■分子ビームは高濃度のドーパント原子を含むにもかか
わらず多結晶材料の抵抗値は、電気的隔離に適するもの
であったこと（＞１び○一触）が分ったのである。窓に
形成された皿ａ’−Ｖ【ａ｝族化合物は、装置性の単結
晶質材料であった。
適当な厚さ、電導型及びドーピング形状の多層を成長さ
せることによって、ショットキー・バリヤー・ダイオー
ド、ＩＭＰＡＴＴ及び平面型トランジスターなどの種々
の装置を窓の中で作ることができる。更に、単結晶質領
域での拡散は、適当なマスク例えば附着酸化物或は陽極
酸化の酸化物を用いて行うことができる。しかし乍ら、
装置に無関係に、単結晶材料の島は、包囲する多結晶質
領域１０６と粗合せて下敷の半絶縁性基体１００により
互に電気的に隔離されている。上記の処理法において、
窓で作られる装置の直列抵抗を低くするために、１以上
の次の工程を本発明技術で行った。‘１’基体上に、高
電導度のバッファー層を最初に成長せしめること；■バ
ッファ層から始め、全ての装置半導体層が作られるまで
、成長方法を継続して行ったこと及び｛３’基体を高電
導度層の成長のちようど前に加熱し、一方比較的に高い
蒸気圧を有する基体中の元素（例えばヒ素）の分子ビー
ムは、基体からその元素の損失を抑制するために基体表
面上に衝突せしめていること。例１この例では、ｎ−ｎ
＋ＧａＡｓショットキー・バリヤ−・ミキサー・ダイオ
ードの製造及び操作を説明する。
Ｃｒで約１ぴ〜１０７Ｑ−仇の抵抗値にドープされた半
絶縁性Ｃａ＄半導体が商業的な供給源から得た。
名目上１００方向をもつ基体をカットし、約２０ミルの
厚さにラップした。実際上、１００から約２ｏはずれて
方向づけられた表面は、成長に好適であったことが分っ
た。基体の成長表面をまず、０．５仏のダイヤモンド・
ペーストで研磨し、のこぎりカット損傷を除去した。次
に、基体表面を臭素メタノール溶液（例えば、３０ｃｃ
メタノール当り５滴のＢｒ２のもの）で腐蝕研磨し、最
終的にイオン水です）ぎ洗いをした。基体の調製の完了
した後で、成長表面を、上記のＳＩＬＯＸ法を４４０ｑ
ｏで、水平層状流反応器で行うことにより形成したＳｉ
０２層で被覆した。
Ｓｉ０２層は１５００Ａ〜８０００Ａの範囲で、この処
理法により異なる基体上に形成された。標準的ホトリソ
グラフ技術（例えば、緩衝ＨＦとホトレジスト・マスク
）によって、矩形窓７５×ｌｏｏ〃のを５００仏の中心
上に、Ｓｉ０２層中に開けられた。
この点で、窓の中に残留Ｓｉ０２が残っていないように
確認する注意が行なわれた。窓を開けた後に、よく知ら
れた低温酸素プラズマを用いて、Ｓｉ０２層の残存部分
からホトレジストを取除いた。次に、露出した基体表面
を水中の１：ｌｍ『中で、３現砂間、そしてＨＣＩ中で
１分間腐蝕し、大気露出から窓の中に形成されうる酸化
物を除いた。最後に、基体を、臭素ーメタノール溶液で
軽く腐蝕し、メタノールです）ぎ洗いし、次に脱イオン
水です）ぎ洗いをした。す）ぎ洗いをしたフレオン・ジ
ェット（窒素も適当である）で吹き付け乾燥し、第１，
２図に示す真空系に、分子ビーム析出物の製造のために
設置された。基体は、約２×２肌のものにし、露出セル
から約１０肌の所に置いた。
第２図に示す６つの流出セルの４つだけを用いた；セル
１３ａと１３ｂはＧａＡＳとＧａを夫々含み、そして、
セル１ ３ｃと１３ｆはＳｎを含んでいた。最初すべて
のシャッターを閉じておき、Ｇａセル１ ３ｂを９５０
ｏｏに加熱し、Ｇａ粕セル１３ａを８８０ｏｏに（主に
ＡＳ２ビームを与えるために）、Ｓｎセル１３ｃと１３
ｆは夫々７５０００と６６０ｑ０に加熱し、シャッター
を究極的に開けたときにＧａ、Ａｓ２及びＳｎ分子及び
／或は原子のビームを作った。これらの流出セル温度と
基体位置を組合せて、約１山肌／時間の成長速度が得ら
れた。
しかし乍ら、成長の前、室１１の圧力は、約１０‐８ト
ールに減少された。
成長の間、この圧力は、その脱着したヒ素に主に原因し
て約３×１０‐７トールに増加した。成長せしめんため
に、基体を４５０００〜６７５ｑＣの適当な範囲の適当
な温度に予め加熱し得る。この実験において、抵抗率に
対する成長温度の効果を測定するために、５３０ｏｏ〜
６７０ｑｏの範囲にいくつかの基体温度をした。シャッ
ター１４と１４．１を開けて、Ｓｎを２×１び８／仇ド
ープされた６〃ｍ厚のｎ＋−ＧａＡｓ単結晶層１０８（
第４図）を基体１００上にまず生長せしめた。
シャッター１４を、開けたま）で、継続的に成長を行い
、一方シャッター１４．１を閉じて、ほぼ同時にシャッ
ター１４．２を開けて、Ｓｎを１×１７７／倣ドープさ
れた０．３仏の厚のｎ−ＧａＡｓ単結晶層１１０（第４
図）の成長を行なわしめた。層１００は、バッファー層
及びミキサ・ダイオードの機能層の両方の役目をしてい
る点留意されるべきである。窓（領域１０４、第３図）
中の単結晶層１０８，１１０のェピタキシヤル成長と同
時に、多結晶ＧａＡｓが、中間領域１０６の中に、即ち
、Ｓｉ０２層１０２の上に形成される。単結晶及び多結
晶のＧａ船の２重析出は、１０以上の限界見通し角で表
面に衝突する４０ＫｅＶの電子ビームからの反射高エネ
ルギー電子回折によって確認された。
単結晶Ｇａ粕帯１０４からのしま状の享次の回折線と、
単結晶Ｇａ偽制ｏ物らの環状の回折線を観測した。更に
、ノマルスキ（Ｎｏｍａｒｓｋｉ）の相コントラスト顕
微鏡で見える析出層の顕微鏡写真によって、確認をとっ
た。これらの顕微鏡写真は【１Ｓｉ０２層上の析出Ｇａ
Ａｓは、非常に細かい粒状構造の多結晶であること■窓
の中で、基体１００とェピタキシャルＧａ＄層１０８の
間の界面は、本質的に特徴のないものであり、‘３｝単
結晶ＧａＡｓ領域１０４の寸法は、酸化物のもとの窓の
寸法と非常に正確に合致しており、それは、寸法におい
ても、又、位置においても合致しており、それにより、
多結晶領域１０６と単結晶領域１０４との間の境界は直
線で、鋭いものであることを示していること及び【４’
窓中に成長されたェピタキシヤル層１１０の上表面は、
多結晶Ｇａ船でおおわれた周囲の領域の上表面とほとん
ど同じ水準にあり；二つは、Ｓｉ０２層１０２の厚さだ
け異っており、後者は、意のま）に薄くでき、装置目的
に対しては、得られる構造を平面にするものと考えられ
ることができることを示している。ビーム・リードのミ
キサー・ダイオードを完成するために、次に、電気接点
を作る装置処理を、典型的な平面型技術を用いて行った
。
分子ビーム析出が終了した後、約５５００〜６５００Ａ
厚のＳｉ０２層をスライスで、水平層状流反応器と４４
０ｑ０の析出温度を用いて析出せしめた。
この酸化物層は、次の処理工程で除去されるので第４図
には示されていない。窓を、標準的ホトリソグラフ技術
と、緩衝化ＨＦを用いて、Ｕ−型オーム性接点１１２（
第４図）の為に開けた。窓を開けた後、低温酸素プラズ
マを用いてホトレジストを除去した。次に、５：１：１
の硫酸、過酸化水素及び水の溶液を用いて、オーム性接
点窓中の能動領域１１０の部分１１０．１を除去し、そ
れにより、接触のためにバッファー層１０８を露出せし
めた。腐蝕後、５００Ａの金、１０００Ａのす）、及び
２５００Ａの金を、市販のＥ−ガン系を用いてスライス
上に析出せしめた。オーム性接点１１２を、金属化スラ
イスを２５０ｏｏに１０秒間、窒素雰囲気中で加熱する
ことによって形成した。この“スパイク・アロィング（
ｓｐｉｋｅａｌｌｏｙｎｇ）’’処理法は、金一すゞ層
を溶融し、接点窓の中に合金化オーム性接点１１２が形
成されるものである。接点窓の外側の酸化物上の過剰の
金属は、酸化物を濡らさなく、しかし球状に集積する額
向がある。酸化物を、緩衝化ＨＦ中で腐蝕し、ローム・
エンド・ハース．カンパ二（ＲｏｈｍａｎｄＨａａＳＣ
ｏｍｐａｎｙ）、（ｌｎｄｅｐｅｎｄｅｎｃｅ Ｍａｌ
ｌ Ｗｅｓｔ、Ｐｈｉｌａｄｅｌｐｈｉａ、Ｐｅｎｎｓ
ｙｌｖａｎｉａ）で製造されるトリトンＴＲＩＴＯＮＸ
−１０蛇客液の如き適当な洗剤の水溶液で洗膝すること
により過剰の金属を取り除いた。過剰の金属と、第１の
酸化物層を除いた後で、Ｓｉ０２の第２層１ １ ６（
約５０００〜６０００Ａ厚）を、スライス上に析出せし
めた。
次に、接点窓を、ショットキー・バリャー・指状接点１
１４のために開け、オーム性接点１１２上の酸化物を除
いた。次に、チタニウム、白金及び金の金属化物を析出
せしめた。金属化物をさめ、厚い金を、適当なりソグラ
フィを用いて施した。金属化と接点決定の後に、スライ
ス４０〜５０仏仇厚ラップして、ホトレジスト・マスク
を用いて王水によりスライス（第３図）から個々の装置
を分離した。典型的な最終装置は第４図に示される。装
置の見地から、第４図のミキサー・ダィオ−ドは、隣接
のｎ−及びｎ＋−ＧａＡｓ単結晶層１ ０８と１１０（
Ｃｒ・ドープの半絶縁性の単結晶ＧａＡｓ基体１００１
こよって層１０８の下主表面に結合されている）を有し
ている。
層１０８と１１０は、その側表面を隣接する高抵抗率の
多結晶Ｇａ母の領域１０６によって側面で囲まれている
。多結晶領域１０６は、例えばＳｉ０２或は基体酸化物
の如き非晶質絶縁性層１０６によって基体１００から分
離されている。装置は２つの電気接点を有し、即ちＵ型
で直列抵抗値を低減せしめるオーム性接点１１２と、指
型で容量を低減せしめるショットキー・バリャー・接点
１１４である。接点１１４の指状部分１１４．１は、接
点１１２のＵ型部分１１２．１の口の中にのびている。
オーム性接点１１２は、層１１０中のＵ型の穴１１０．
１で部分的に示される）を通して層１０８と接触してい
る。ショットキー接点１１４は、酸化物層１１６中の矩
形穴（図示せず）を通して１１４．１での層１１０と接
触している。以下詳細に説明するように、第４図の装置
の１つの重要な長所は、装置の端の接点１１４の部分１
１４．２が、低い抵抗値の単結晶材料よりむしろ高い抵
抗値の多結晶Ｇａ母の上にある事実に依存して、低減さ
れた寄生キャパシタンスに関する。装置と材料は、種々
の工程で、処理法の中に特色を有している。
析出後に点接触の破壊（降伏）電圧を測定すると、単結
晶領域は正常な電気特性をもち、一方多結晶領域は非常
に抵抗値が高いことを示された。隣接の単結晶領域の基
体領域に対するオーム性接触を測定すると、Ｃｒドープ
の基体のものとほとんど同じ抵抗値（即ち＞１ぴＱ−伽
）を示した。第４図のミキサー・ダイオード装置の直流
側をすると、順万向特性及びキヤパシタンスは、メサ構
造として作られた同じ装置と同等であることが示された
。
特に、本装置は、次の特性をもっていた。Ｖ；ｏでのキ
ヤパシタンスは０．０４〜０．０６ｐＦ；寄生キヤパシ
タンスは、約０．０２ｐＦ；０．５ｍＡでの順方向の直
列抵抗値は、４〜８０であり、ショットキー・バリヤー
は、１．１〜１．３のｎ因子であった。接合の中間領域
（即ちショツトキ・バリャー）を除いて、本方法で作成
した装置は、半絶縁性単結晶基体上に半絶縁性多結晶材
料を横断しているビーム・リードをもつている。
従って、ビームと基体との間の寄生キャパシタンスは、
電導性基体上に形成された同様な従釆の装置に比較して
、非常に小さい。更に、本装置の平面型の構造により、
メサ型構造技術と比べて比較的に容易に装置構造できる
ものである。特に、１つのホトレジスト工程、又、メサ
型製造の複雑な腐蝕と金属化工程が、省略される。第４
図に示される型の装置のいくつかは、二重平衡の下部変
換器形でテストをした。
４つのダイオードを、“正方モード（ｏｒ仇ｏｍｏｄｅ
）”の形態に薄膜回路を結合し、５１．５ＣＨｚの名目
周波数での導波管伝送エネルギーに置いた。
５０．１２斑ＨＺでのポンプ信号を、接点１１２と１１
４の間にかけた。
下部変換器から取出された出力信号は、１．３７１ＧＨ
ｚの周波数を有し、変換損失は、５１．的Ｈｚで５．紅
Ｂであった、１ミリメーター波通信系に対して必要な系
中で良好であった。
装置のｒ．ｆテストの間に、これらの装置を用いた回路
は、ｎ＋基体上に作成された。前に測定された装置より
も、より効率よくポンプされうることが分った。換言す
れば、本装置は、単一入力電力当り相対的により大きな
出力電圧を作っているのであった。この効果は、高周波
数でのキャパシタンスと皮ふ（表面）電導に関連してい
るように見える。例ロ 例１の基本的成長法を、単一のシャッターを有する単一
の冷却シュラウドを組入れている簡単な装置で行った。
３つの流出セルがシュラゥドの中に位置された。１つは
、ＧａＡｓを含み、１つはＧａを、又他はＳｎを含んで
いた。
従って、ｎ−型層１０８と１１０（第４図）の間の遷移
は、急激でない。即ち、層１ ０８は、７５０午０のＳ
ｎーセルにより成長せしめられた。次に、シャッターを
まだ開いておいて、分子ビームを作るように全てのセル
を加熱しておいて、Ｓｎーセルの温度を約１分間で６６
０００に下げた。成長速度は約１仏凧／時間であったの
で、層１０８と１１０の間の遷移帯は１マイクロメータ
ーの約１／６０にすぎないか、或は２００△以下であっ
た。Ｓｉ０２マスクのＣｒ・ドープの基体上にこの技術
で作られたミキサー・ダイオードは、例１のものと同じ
特性を有していた。例ｍｐ−型ＧａＡｓ層を析出せしめ
る効果を決定するために、例１の基本的成長法を、次の
ように、６つの流出セルの３つだけを用いて行った。
セル１３ｅはｐ−型ドーパン（Ｍｇ）を以前の如く含み
、セル１３ａと１３ｂは夫々ＧａＡｓとＧａを含んでい
た。セル１３ａ，１３ｂと１３ｅは、夫々８８０ｑｏ、
９５０ｑｏと４４０℃の温度に加熱した。６仏の厚のｐ
−ＧａＡｓ層をＳｉ０２層上に、６１４００に加熱され
たＣｒ−ドープのＧａ船基体上の窓の中に析出せしめた
。
窓の中の層に対するオーム性接点は、５０一肌Ｚｎ・ド
ープのＡｕ線によるキャパシ夕−放電結合技術によって
形成された。Ｓｉ０２層上に形成された多結晶ＧａＡｓ
及びＭｇで約５×１び６／地にドープされた単結晶ｐ−
ＧａＡＳは窓の中に析出された。
Ｍｇ・ドープの多結晶ＧａＡｓは、例１のＳｎドープの
多結晶層の約１０倍の抵抗値を有し、電気的隔離の目的
を適していた。例Ｗ意図しないドーピングの効果を測定
するために、例１の基本的方法を、次の如く、６つの流
出セルの２つだけを用いて行った。
セル１ ３ａはＧａ瓜を含み、９５０ｑｏに加熱された
。
６一肌厚のＧａ瓜層をＳｉ０２層上に、５５０℃に加熱
されたＣｒドープのＧａＡｓ基体上の窓の中に析出せし
めた。
窓の中に層に対するオーム性接点を、５０仏のＳｎドー
プのＡｕ線により容量性放電結合技術によって形成した
。Ｓｉ０２層上に多結晶ＧａＡｓが形成され、約５×１
び５／地の不純物濃度をもつ単結晶ｎ一ＧａＡｓは、窓
の中に析出せしめられた。
意図せずにド−プされたｎ−型の多結晶層は、例１のｎ
一型層より５倍高い抵抗値をもっていた。例Ｖ 析出されたＧａＡｓ層の中に入ったＡＩの効果を測定す
るために、第２図の６つの流出セルのうち４つを用いて
例ｍの基本的な成長法を行った。
セル１３ａ，１３ｂ，１３ｃ及び１３ｄは、夫々、＄、
Ｇａ、Ｍｇ及びＡＩを含み、夫々、約３４０℃、１００
０ｏｏ、３５０ｑｏ、及び１２８０ｑ０の温度に加熱さ
れた。８山肌厚のｐ−Ｎ小２Ｇ体．８Ａｓ層が、Ｓｉ０
２層上で、約５５０ｑｏに加熱されたＣｒドープの基体
上の窓の中に析出せしめられた。
ＧａＡｓも適当であるが多結晶ＡｓがＧａＡｓよりむし
ろ船２ビームの源として用いられる点に留意せよ。多結
晶ＡＩＭＧａＭＡｓがＳｉ０２層上に形成され、Ｍｇで
約１×１び８／塊にドープされた単結晶ｐ−ＮＯ．２Ｇ
ａ小８Ａｓが、窓の中に析出せしめられた。
Ｍｇ−ドープの多結晶ＡＩＧａ粕は、例町のＭｇド‐プ
の多結晶Ｇａ船層とほとんど同じ抵抗値であった。例の Ｓｉ０２でなく非晶質絶縁性層の上に析出したｍ‘ａト
Ｖ（ａ｝族化合物の効果を測定するために、２０００△
厚の基体酸化物層を、Ｃｒ−ドープのＧａＡｓ基体上に
、陽極酸化方式（米国特許第３７９８１３９号、１９７
４ ３月１９日交付に記載）によって形成した。
窓を、基体酸化物層の中に、周知のマスキング及び腐蝕
技術によって開けた。Ｓｉ０２でなく基体酸化物である
非晶質層の性質について、６つの流出セルのうち３つの
みを用いて例１の基本的方法を行った。セル１３ａ，１
３ｂ及び１３ｆは夫々ＧａＡＳ、Ｇａ及びＣｅを含み、
夫々約８７０ｏｏ及び７８０℃に加熱された。８Ａ肌厚
のｎ−ＧａＡｓ層を、基体酸化物層の上に、そして、約
５６０ｑｏに加熱されたＣｒドープのＧａＡｓ基体上の
窓の上に析出せしめられた。
多結晶ＧａＡｓは基体酸化物層の上に形成され、蛇で約
１び８／地にドープされた単結晶ｎ−ＧａＡｓが窓の中
に析出せしめられた。
蛇−ドープの多結晶ＧａＡｓは、例１のＳｎドープの多
結晶ＧａＡｓ層のものと大体同じ抵抗値をもっていた。
Ｓｉ０２と基体酸化物層に加えて、本発明の実施に用い
られる非晶質層は、窒化シリコンとすることができた。
上記の配列は、本発明原理の応用を示すために考案され
うる多くの可能の特定具体例の例示にすぎない点理解さ
れるべきである。多数で多種の他の配列が、当業者によ
りこの原理に従って、本発明の精神、考えから離れずに
考案されうるのである。特に、本発明は、例えば、マイ
クロウェーブ方式に適する集積回路、多重装置の製造に
適用されうるものである。
マイクロウェーブ集積回路に対して１つの長所は、装置
を回路内に集積することによって生じる寄生ＩＪードの
ィンダクタンス及びキャパシタンスを低減せしめること
である。想像される１つの回路形態は、例えば、上記の
如く単結晶領域中に形成された能動装置をもつように、
多結晶隔離領域をもつ半絶縁性ゥェハ−中に形成された
ストリップ・ライン型の回路を有する。特に、関心のあ
る１つの装置は、第５図に示すＧａ船ショットキー・バ
リャ一肌ＰＡＴＴ構造体であり、ｎ−ェピタキシャルＧ
ａＡｓ層２００と隣薮のｎ十ェピタキシャルＧａＡｓ層
２０２を有する。層２００と２０２は、上記の如き方法
で形成された高抵抗値の多結晶ＧａＡｓ２０４と２０６
の領域によって横に結合されている。この場合、装置構
造体が作られる基体は、次に適当な手段例えばラッピン
グ及びエッチングにより取り除かれる。次にショットキ
ー・バリャー接点２０８を構造体の主表面上に、ｎ−Ｇ
ａＡｓ層２００と接して形成され、オーム性接点２１０
は、構造体の他の主表面上に、ｎ十−ＧａＡｓ層２０２
と接して形成される。この装置の１つの特色は、密封さ
れた接合部であり、これは、当業者によく知られている
ように長所であり、装置の封入を不必要にできるもので
ある。周知の板状ヒート・シンクを用いたモノリシック
の多重ＩＭＰＡＴＴ装置が、上記の構造と、上記の如き
方法を用い容易に作ることができる。しかし乍ら本発明
の応用は、高周波数装置に限られなく、１つの可能な具
体例は、高温操作の集積回路である。更に、単結晶領域
は、単一のｎ−或はｐ−型層いずれかを必要としない。
種々の不純物濃度をもつｐ−型及びｎ−型の材料を交互
にすることもできる、更に、単結晶領域中への拡散は、
適当なマスクと周知の技術を用いて行うことができる。
本発明の実施態様は次のとおりである。‘１｝（ａ｝
皿ａー−Ｖ｛ａー材料化合物を有する基体の主表面の選
択された部分の上に非晶質層を形成し、このときその主
表面の残りの部分は、露・，【ｂｌ その基体を排気室
に置いて； 【ｃー その室の圧力を低大気圧を減じ；｛ｄー その
基体を約４５０〜６７０つ○の範囲の温度に予め加熱し
；そして、‘ｅ｝ 少なくとも皿ａ｝族元素と少なくと
もＶ‘ａ｝族元素とを有する少なくとも１つの分子ビー
ムをその主表面に向けて、その元素の化合物を有する単
結晶材を、その基体の該残り部分に析出せしめ、同時に
その元素の同じ化合物を有する多結晶材をその非晶質層
上に析出せしめる工程を特徴とする半導体装置の製法。
２｝ 第【１｝項の方法で、工程【ａ’は、二酸化シリ
コン、窒化シリコン及び基体酸化物よりなる群から選択
された材料よりなる非晶質層を形成せしめる前記方法。
３’第（１｝項の方法において、工程‘ａ｝‘まその主
表面の該選択部分をグリット・ブラスティングすること
によりその非晶質層を形成せしめる前記方法。４｝【ａ
｝ 皿ａ｝−Ｖ【ａ｝族材料化合物よりなる基体の主表
面上に非晶質絶縁性層を形成し、そのとき、該基体は、
少なくとも半絶縁性であり；【ｂ｝ その非晶質層の選
択された部分を取除き、下敷きの基体を露出せしめる複
数の窓を形成し；‘ｃ’排気室にその基体を置き； ‘ｄ’ 談室の圧力を低大気圧に減じ； ｛ｅ）その基体を約４５０〜６７５ｄｏの範囲の温度に
予め加熱し；そして、‘ｆｌ 少なくとも皿ａ｝族元素
、Ｖ‘ａ｝族元素を有する少なくとも１つの分子ビーム
をその主表面に向けて、その原素化合物を有する単結晶
材料を、その窓の中に、その基体上に析出せしめ、同時
にその元素の同じ化合物よりなる多結晶材料をその非晶
質層上に附着せしめ、その多結晶材料は、充分に高い抵
抗率であり、その窓の別のものに形成され、その単結晶
材料とほぼ共通平面にある装置の間を電気的に隔離せし
める、工程を有する平面型隔離半導体装置の製法。
（５｝ 第（４｝項の方法において、その少なくとも１
つの分子ビームは、少なくとも１つのドーパント元素を
有しており、該単結晶材料の電導型を変更している前記
方法。
【６１ 第｛５｝項の方法において、その少なくとも１
つの分子ビームが、その窓の中に、基体表面上に第１の
単体濃度を有する第１の単結晶層及び、低い担体濃度を
持つ第２の単結晶層を析出せしめる前記方法。
‘７）その第１及び第２の層は、同じ電導型をもつ第【
６ー項の方法。
棚 その少なくとも１つのビームは１つの電導型をもつ
第１の層及び逆の電導型をもつ第２層を成長せしめるに
効果的である第側項の方法。
（９ー 工程蜘は、２酸化シリコン、窒化シリコン及び
基体酸化物よりなる群から選択される材料からその非晶
質絶縁性層を含んでいる第■項の方法。ＯＱ その基体
がＧａＡｓであり、その少なくとも１っの皿ａ｝族元素
は、Ｇａを含み、その少なくとも１つのＶ‘ａ）元素は
松を含む第｛４｝項の方法。
（１１）その少なくとも１つの皿ａー族元素は山を含ん
でいる第｛皿項の方法。（１２）その基体は、Ｃｒ−ド
ープのＧａＡｓを有する第‘１■項の方法。
（１３）その少なくとも１つの分子ビームは、少なくと
も１つのドーパント元素を含み、その単結晶材料の電導
型を変更せしめる第（１２）項の方法。
（１叫 第（１３）項の方法において、ｎ−型の単絃晶
材料を作ることが望ましい場合そのド−パントは、Ｓｎ
、Ｓｉ及び蛇よりなる群から選択し、ｐ−型単結晶材料
を作ることが望ましい場合Ｇ、氏及びＭｇよりなる群か
ら選択する前記方法。
（１５）｛ａー 半絶縁性ＧａＡｓ基体の主表面上に非
晶質絶縁性層を形成し、その絶縁性層は二酸化シリコン
、窒化シリコン及び基体酸化物よりなる群から選択され
る材料よりなり；【ｂ）その絶縁性層の選択部分を除去
し、下敷の基体の部分を露出せしめる複数の窓を形成し
； ｛ｃ｝ その基体を排気室の中に置き、その室の圧力を
少なくとも約１０‐６トールに減じ；‘ｄ｝ ｛ｅ｝工
程の直前に、その基体を４５０〜６７５℃の範囲の温度
に、その表面で過剰のＡｓ圧がある条件下に予め加熱し
；‘ｅ｝ Ｇａ、偽及びド−パントを有する少なくとも
１つの第１分子ビームを、その表面に向け、その窓の中
の基体上に単結晶ＧａＡｓバッファー層を析出せしめ、
同時に、その絶縁性層上に比較的に高い抵抗率の多結晶
Ｇａ船第１層を析出せしめ；｛ｆ） 皿ａ）族元素、Ｖ
｛ａ｝族元素およびドーパント元素を有する少なくとも
１つの第２分子ビームをそのバッファー層に及び多結晶
層に、充分な時間向け、そのバッファー層上に第２の単
結晶ＧａＡｓ層を成長せしめ、そして、その第１の多結
晶層上に第２の多結晶ＧａＡｓ層を成長せしめ；唆）そ
の第１及び第２の分子ビームの成分の比較的割合を保持
しその成長表面に、ｍ｛ａー族元素に関して過剰なＶ‘
ａー族元素が存在せしめ；そして仇）｛ｄ工程から初め
、そのバッファー層及びその装置の全ての層が、析出さ
れるまで、その析出処理を継続して行うことを特徴とす
るＧａ及びＡｓを含む化合物を有する材料から平面型隔
離半導体装置の製法。
（１６）前記基体はＣｒドープのＧａＡｓを有している
第（１５）項の方法。
（１７）工程…中で、その皿ａ）族元素はＧａで、その
Ｖ‘ａ｝族元素は船であり、工程｛ｅ｝及び【ｆ）中で
そのドーパントは、その単結晶材料の電導型が、ｎ一型
にすべきときは、Ｓｎ、Ｓｉ及びＧｅからなる群から選
択されており、その単結晶材料の電導型がｐ−型にすべ
きときは、蛇、Ｂｅ及びＭｇよりなる群から選択される
第（１６）項の方法。
（１８）そのバッファー層は、ｎ＋−Ｇａ松よりなり、
その第２の単結晶層は、ｎ−ＧａＡｓよりなり、さらに
、（ｉ）その第２の単結晶層及び第２の多結晶層上に第
２の絶縁性層を形成せしめ；０）その第２の絶縁性層中
に第２の接点窓を形成し、第２の単結晶層を露出せしめ
；比）その窓中の該第２単結晶層の部分を除去し、その
下敷のｎ十一ＧａＡｓ単結晶層を露出せしめ；０）その
第１の接点窓を通してそのｎ＋−Ｇａ船単結晶層へのオ
ーム性接点を形成せしめ；（ｍ）その第２の絶縁性層の
残り部分を除去し；（ｎ）そのｎ−○ａふ単結晶第２層
上に第３の絶縁性層を形成せしめ；（ｏ）その第３の絶
縁性層中に第２の接点窓を形成し、下敷のｎ−Ｇａ偽単
結晶層を露出せしめ；Ｃ）ショットキー・バリャー・接
点を、そのｎ−ＧａＡｓ単結晶層に対してその第２窓を
通して形成せしめる工程を有する第（１５）項の方法。
（１９Ｄ 工程０１中で、ビーム・リードのＵ型オーム
性接点が形成され、工程（ｐ）中でビーム・リードのシ
ョットキー・バリャー接点が形成され、それはそのｎ−
Ｇａ瓜単結晶層の上に横たわり、そしてその第２の多結
晶＆ａ笹層の上に横たわる広い部分を持っており、その
指（先端）部分はそのオーム性接点のＵ型部分の口にま
でのびている第（１８）項の方法。
（２０）半絶縁性Ｇａ母基体： その基体の主表面上に形成され、下敷の基体を露出せし
める窓を有している絶縁性層；その窓の中で、その基体
上に形成された単結晶Ｇａ粕第１層：その第１層上に形
成された単結晶ＧａＡｓ第２層：その絶縁性層の上に形
成された少なくとも１つの多結晶ＧａＡｓ層を（これは
、第１及び第２の単結晶層を囲んでいる）；その第１層
に対する第１の電気髭点；及びその第２層に対する第２
の電気接点を有しているＧａ兆半導体装置。
（２１）その絶縁性層は、二酸化シリコン、窒化シリコ
ン及び基体酸化物よりなる群から選択される材料を有す
る第（２０）項の装置。
（２２）その第１接点は、オーム性接点であり、その第
２接点は、ショットキー・バリャー接点である第（２０
）項の装置。
（２３）その第１の単結晶層は、その第２の単結晶層よ
り厚く、第１接点は、第１の単結晶層とＵ型部分で接触
しているＵ型ビーム・リードの接点であり；第２接点は
、ビーム・リード接点でありその指（先端）部分がＵ型
部分の口の中にのびており、第２の単結晶層と接触して
いる第（２２）項の装置。
（２心 その第２の単結晶層の厚さは約０．３山机であ
る第（２３）項の装置。
（２５）その第２の単結晶層のキャリャ濃度は、第１の
単結晶層の少なくとも１ぴ音低いものである第（２４）
項の装置。
（２６）その基体はＣｒドープのＧａ格を有する第（２
０）項の装置。
（２７）単結晶ＧａＡｓ第１層、その第１層の主表面上
に形成された単結晶ＧａＡｓ第２層、少なくとも１つの
多結晶ＧａＡｓ層（これは前記第１及び第２の単結晶層
を囲んでおり、その側表面と隣接している）を有するＧ
ａ船半導体装置。
（２母 更に、ＧａＡｓ基体を有し、その基体の主表面
上に形成され、その下敷の基体を露出せしめる窓をもっ
ている絶縁性層、その窓の中に形成されている第１層及
び、又、その絶縁性層上に形成されているその多結晶性
ＧａＡｓ層を有している第（２７）項の装置。
（２９）そのＧａＡｓ基体は少なくとも半絶縁性である
第（２８）項の装置。
【図面の簡単な説明】
第１図は、本発明の実施に用いられる装置の例の一部断
面図であり、第２図は、第１図に示した型の装置の基本
的部品のみを示す説明のための上面図であり、第３図は
、本発明具体例により作られた多晶材料により互に隔離
されている単結晶材の島を有する平面構造体の部分断面
の説明図である。 第４図は、本発明の他具体例により作ったショットキー
・バリャ・ミキサー・ダイオードの部分断面説明図であ
り、第５図は、本発明の第三具体例により作られうる封
入接合ＩＭＰＡＴＴ装置の説明図である。〔主要部分の
符号の説明〕、１１・・・・・・真空室、１３ａ，１３
ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ……流出セルのガ
ン、１４，１４．２……シャッター、２２・・・・・・
液体窒素冷却シュラウド、２５・・・・・・加熱コイル
、３１…・・・熱電対、２８・・・・・・基体部材、４
１・・・・・・耐火物るつぼ、４３・・・・・・熱電対
、４７・・・・・・加熱コイル、１００・・・・・・基
体、１０２・・・…非晶質層、１０４…・・・単結晶層
（窓）、１０６・・・・・・中間領域（多結晶材層）、
１０８・・・・・・バッファー層（ｎ＋ＧａＡｓ単結晶
）、１ １ ０・・・…ｎ−○ａＡｓ単結晶層、１１２
・・・・・・オーム性接点、１１４・・・・・・ショッ
トキー・バリャー接点、１１６……Ｓｉ０２第２層。 ‘′Ｇ ／ ‘ソＧ２ ＦノＧ．Ｊ ‘′Ｇ〆 Ｆ′Ｇ夕

Claims (1)

  1. 【特許請求の範囲】 １ IIIａ−Vａ族化合物の単結晶基体の主表面の選択さ
    れた部分の上に非晶質層を形成し、該表面のその他の部
    分は被覆せず； その基体を予備加熱し； 少なくとも１つのIIIａ族元素、少なくとも１つのVａ
    族元素を含む分子ビームを、その主表面に対して向けて
    、その非晶質層上にIIIａ−Vａ族物質の多結晶層を、そ
    の被覆されていない表面の部分の上に単結晶層を形成す
    る工程からなる分子ビーム技術による半導体装置の製法
    において、 その基体は、４５０°〜６７５℃の範囲の
    温度に予備加熱され； その分子ビームはドーパント原
    子を含み； その単結晶層はドープされ比較的低抵抗値
    であり、その多結晶層は同様にドープされるがその単結
    晶層の抵抗と比較して比較的高抵抗値を有することを特
    徴とする方法。
JP50103548A 1974-08-28 1975-08-28 半導体装置の製造方法 Expired JPS6024579B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US501154A US3928092A (en) 1974-08-28 1974-08-28 Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
US501154 1974-08-28

Publications (2)

Publication Number Publication Date
JPS5149678A JPS5149678A (ja) 1976-04-30
JPS6024579B2 true JPS6024579B2 (ja) 1985-06-13

Family

ID=23992346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50103548A Expired JPS6024579B2 (ja) 1974-08-28 1975-08-28 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US3928092A (ja)
JP (1) JPS6024579B2 (ja)
CA (1) CA1031471A (ja)
DE (1) DE2538325C2 (ja)
FR (1) FR2283550A1 (ja)
GB (2) GB1526416A (ja)
IT (1) IT1042046B (ja)
NL (1) NL7510130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325057U (ja) * 1986-08-03 1988-02-18

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063974A (en) * 1975-11-14 1977-12-20 Hughes Aircraft Company Planar reactive evaporation method for the deposition of compound semiconducting films
JPS5372A (en) * 1976-06-24 1978-01-05 Agency Of Ind Science & Technol Selective doping crystal growing method
US4076573A (en) * 1976-12-30 1978-02-28 Rca Corporation Method of making planar silicon-on-sapphire composite
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
US4186410A (en) * 1978-06-27 1980-01-29 Bell Telephone Laboratories, Incorporated Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
US4216036A (en) * 1978-08-28 1980-08-05 Bell Telephone Laboratories, Incorporated Self-terminating thermal oxidation of Al-containing group III-V compound layers
DE2941908C2 (de) * 1979-10-17 1986-07-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer eine Silizium-Schicht aufweisenden Solarzelle
JPS57121219A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Manufacture of semiconductor device
WO1982002726A1 (en) * 1981-02-04 1982-08-19 Electric Co Western Growth of structures based on group iv semiconductor materials
US4681773A (en) * 1981-03-27 1987-07-21 American Telephone And Telegraph Company At&T Bell Laboratories Apparatus for simultaneous molecular beam deposition on a plurality of substrates
US5134090A (en) * 1982-06-18 1992-07-28 At&T Bell Laboratories Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4477308A (en) * 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4601096A (en) * 1983-02-15 1986-07-22 Eaton Corporation Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
US4833095A (en) * 1985-02-19 1989-05-23 Eaton Corporation Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
US4761300A (en) * 1983-06-29 1988-08-02 Stauffer Chemical Company Method of vacuum depostion of pnictide films on a substrate using a pnictide bubbler and a sputterer
US4622093A (en) * 1983-07-27 1986-11-11 At&T Bell Laboratories Method of selective area epitaxial growth using ion beams
US4855013A (en) * 1984-08-13 1989-08-08 Agency Of Industrial Science And Technology Method for controlling the thickness of a thin crystal film
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4724220A (en) * 1985-02-19 1988-02-09 Eaton Corporation Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies
EP0208795A1 (en) * 1985-07-12 1987-01-21 International Business Machines Corporation Method of fabricating a self-aligned metal-semiconductor FET
DE3605793A1 (de) * 1986-02-22 1987-08-27 Philips Patentverwaltung Verfahren zur herstellung von strukturierten epitaxialen schichten auf einem substrat
DE3704378A1 (de) * 1986-05-21 1987-11-26 Philips Patentverwaltung Verfahren zur herstellung eines optischen streifenwellenleiters fuer nicht-reziproke optische bauelemente
JP2743377B2 (ja) * 1987-05-20 1998-04-22 日本電気株式会社 半導体薄膜の製造方法
JPH05291140A (ja) * 1992-04-09 1993-11-05 Fujitsu Ltd 化合物半導体薄膜の成長方法
US6265322B1 (en) * 1999-09-21 2001-07-24 Agere Systems Guardian Corp. Selective growth process for group III-nitride-based semiconductors
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
US6743697B2 (en) 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US8261690B2 (en) * 2006-07-14 2012-09-11 Georgia Tech Research Corporation In-situ flux measurement devices, methods, and systems
US11515397B2 (en) * 2020-07-21 2022-11-29 Globalfoundries U.S. Inc. III-V compound semiconductor layer stacks with electrical isolation provided by a trap-rich layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476593A (en) * 1967-01-24 1969-11-04 Fairchild Camera Instr Co Method of forming gallium arsenide films by vacuum deposition techniques
US3574007A (en) * 1967-07-19 1971-04-06 Frances Hugle Method of manufacturing improved mis transistor arrays
US3617822A (en) * 1967-12-05 1971-11-02 Sony Corp Semiconductor integrated circuit
FR1593881A (ja) * 1967-12-12 1970-06-01
US3615931A (en) * 1968-12-27 1971-10-26 Bell Telephone Labor Inc Technique for growth of epitaxial compound semiconductor films
BE754400A (fr) * 1969-08-08 1971-01-18 Western Electric Co Procede de depot de minces pellicules de phosphure de gallium
US3666553A (en) * 1970-05-08 1972-05-30 Bell Telephone Labor Inc Method of growing compound semiconductor films on an amorphous substrate
US3698947A (en) * 1970-11-02 1972-10-17 Ibm Process for forming monocrystalline and poly
JPS513632B2 (ja) * 1971-10-26 1976-02-04
US3762945A (en) * 1972-05-01 1973-10-02 Bell Telephone Labor Inc Technique for the fabrication of a millimeter wave beam lead schottkybarrier device
US3865625A (en) * 1972-10-13 1975-02-11 Bell Telephone Labor Inc Molecular beam epitaxy shadowing technique for fabricating dielectric optical waveguides

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325057U (ja) * 1986-08-03 1988-02-18

Also Published As

Publication number Publication date
US3928092A (en) 1975-12-23
GB1526416A (en) 1978-09-27
FR2283550B1 (ja) 1978-03-17
CA1031471A (en) 1978-05-16
JPS5149678A (ja) 1976-04-30
FR2283550A1 (fr) 1976-03-26
NL7510130A (nl) 1976-03-02
GB1526417A (en) 1978-09-27
IT1042046B (it) 1980-01-30
DE2538325A1 (de) 1976-03-11
DE2538325C2 (de) 1984-09-06

Similar Documents

Publication Publication Date Title
JPS6024579B2 (ja) 半導体装置の製造方法
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
US3168422A (en) Process of flushing unwanted residue from a vapor deposition system in which silicon is being deposited
US3400309A (en) Monolithic silicon device containing dielectrically isolatng film of silicon carbide
US5300188A (en) Process for making substantially smooth diamond
US3523223A (en) Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing
Hiruma et al. Surface migration and reaction mechanism during selective growth of GaAs and AlAs by metalorganic chemical vapor deposition
JPS58106866A (ja) 高速バイポ−ラトランジスタの製作プロセス
JPH10289906A (ja) Ｉｉｉ−ｖ族エピタキシャル・ウェハ製造
US4001858A (en) Simultaneous molecular beam deposition of monocrystalline and polycrystalline iii(a)-v(a) compounds to produce semiconductor devices
US3984261A (en) Ohmic contact
US3994755A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
US3981073A (en) Lateral semiconductive device and method of making same
US3573096A (en) Silane method for making silicon nitride
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JP2593898B2 (ja) 半導体素子
US5227318A (en) Method of making a cubic boron nitride bipolar transistor
US3512056A (en) Double epitaxial layer high power,high speed transistor
US5221638A (en) Method of manufacturing a Schottky barrier semiconductor device
US3674552A (en) Method of producing semiconductor components on a magnetic substrate
JPH04233277A (ja) 立方晶窒化ホウ素の層を有するトランジスター
US3401449A (en) Method of fabricating a metal base transistor
US4028147A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
US5164810A (en) Cubic boron nitride bipolar transistor