JPS60244784A

JPS60244784A - エレベ−タの速度制御装置

Info

Publication number: JPS60244784A
Application number: JP59099983A
Authority: JP
Inventors: 康弘永田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-05-18
Filing date: 1984-05-18
Publication date: 1985-12-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、速度制御演算用の中央処理装置（以下、Ｃ
ＰＵという）が故障したときに予備制御回路に切換えて
かごを着床させるエレベータの速度制御装置に関するも
のである。

〔従来技術〕

近年、マイクロコンピュータの応用技術のｆｌｕに伴な
い、エレベータの速度制御装置にもマイクロコン〈ユー
タが使用されるようになってきた。

その−例を第１図〜第４図により説明する。

第１１１はマイクロコンピュータを利用したエレベータ
の速度制御装置の全体構成図を示すもので、１は巻上用
電動機、２は電動機１により駆動される綱車、３はそら
せ車であり、この綱車２及びそらせ車３にはロープ４が
巻掛けられ、該ロープ４の雨量下端にはかご５及び釣合
おちり６がそれぞれ連結されている。７は乗場釦、８は
乗場釦７による呼びに応じてかご５の動きを管理するシ
ーケンス回路、９はシーケンス回路８からの指令によっ
て電動機１０ｍ１転を機械的に停止させるブレーキ、１
０は上記シーケンス回路８からの信号により速度指令１
０ａを発する速度指令発生回路、１１は電動８！１に直
結されエレベータかごの実速度を検出する速度検出器、
１２は速度指令発生回路１０からの速度積゛令１０ａ及
び速度検出器１１からの実速度をもとにかごの走行速度
制御演算を行なう速度制御回路であり、この速度制御回
路１２の演算結果である駆動指令１２ａは電動機駆動回
路１３に供給されるようになっているとともに、駆動回
路１３は駆動指令１２ａに応じた電圧を電動機１に供給
するようになっている。また、１４は三相交流電源であ
る。なお、上記駆動回路１３は可変電圧・可変周波数方
式のものである。

第２図は上記速度制御回路１２の内部構成を示すもので
ＣＰＵ１５と、このＣＰＵ１５にバス１８を介して接続
したＲＯＭ１６及びＲＡＭ１７と、バス１８を介してＣ
ＰＵ１５と上記シーケンス回路８．速度指令発生回路１
０．速度検出器１１及び駆動回路１３開との信号の援受
を行なうインターフェイス１９〜２３とがら構成されて
いる。

また、第３図は上記インターフェイス２２゜２３の内部
回路の詳細を示すものである。同図１５おいて、１８ａ
はアドレスバス、１８ｂはデータバス、２４〜２７はア
ドレスバス１８ａの値がそれぞれ所定の値１こなったと
きｒＨＪを出力するデコーダ、２８〜３１はＧＭ子がｒ
ＨＪのときデータバス１８ｂからの入力信号をそのまま
出力し、Ｇ端子が「Ｌ」のとき「０」を出力するデート
、３２はＴ端子が「Ｉ（」のとき入力信号をそのまま出
力し、ＴＩ子がｒＬＪとなっても直前の値を記憶し出力
し続けるラッチ、３３は入力信号に応じた周期のパルス
を発生するタイマ、３４はタイマ３３から出力されるパ
ルス３３ａを計数するカウンタ、３５はｓｉｎ波形を記
憶したＲＯＭ、３６はＲＯＭ３５から読み出されたデジ
タル信号をＲ端子の値に応じた振幅値のアナログ信号に
変換して出力するＤ／Ａコンバータ、３７は入力信号が
ＩｌｌからｒＨＪに変化したとき所定時間ｒＨＪを出力
するワンショットマルチパイプレーク、３７ａはその出
力信号、３８は出力信号３７ａを反転するＮ０Ｔｆ−）
、３９はＮＯＴデート３８の出力信号をリセット入力と
し、デート３１の出力信号３１ａをセット入力とするＲ
８７リツプ７０ツブである。

上記のように構成されたエレベータの速度制御装置にお
いて、乗場釦７が押されると、シーケンス回路８は、か
ご５を走行させるため速度制御回路１２へ走行指令８ａ
を出力すると共に、かご５の現在位置と乗場釦７の押さ
れた階の信号を速度指令発生回路１０へ送出する。この
ため速度指令発生回路１０は走行距離に応じた速度曲線
を演算し速度指令１０ａを発する。そして速度制御回路
１２では実速度１１ｇと速度指令１０．ａとの差から、
かご５が最適な乗り心地で走行できる。ように制御演算
し駆動指令１２ｇを発し、これを駆動回路１３に加える
ことにより駆動指令１２ａに応じた電圧を電動機１に供
給して電＊ｍｉを回転させ、かご５を走行させる。

上記制御演算はＲＯ，Ｍ１６に記ｍされたプログラムに
従ってＣＰＵ１５で実行され、これにより駆動指令１２
ａの振幅値と周期が算出され、ＲＡＭ１７に記憶される
。その後、まず振幅値がデータバス１８ｂに出力される
。これと同時にアドレスバス１．、８　ａに出力された
アドレスデータがデコ。

−グ２４によりデコードされ、デート２８を開く。

このため、上記振幅値はデート２８を通してラッチ３２
に出力されると共に記憶される。

次に、上記算出された周期データはデータバス１８ｂに
出力され、このときのアドレスによりデコーダ２５の出
力がｒＨＪとなることによって上記周期データはタイマ
３３に送られる。そしてタイマ３３からは上記周期でパ
ルスが発生し、該バ°ルスはカウンタ３４により計数さ
れ、この計数値はＲＯＭ３５をアクセスするデータとな
る。このとき、カウンタの計数値信号３４ａは上記周期
に反比例した速さで変化するため、ＲＯＭ３５からは上
記周期のｓｉｎ波データが出力水れる。

また、マイクロコンピュータを用いる場合は、プログラ
ムの暴走等ＣＰＵの異常を検出するためにウォッチドッ
グタイマ（以下、Ｗ、ＤＴと略称する）を設けることが
多い。

これは、まず電源投入後の初期設定でＷＤＴに「１」（
つまり「Ｈ」）を出力する。すると、テ゛コーグ２６の
出力がｒＨＪとなり、デート３０が開き、その出力信号
３０ａがｒＨＪとなる。ＷＤＴの出力がｒＬＪになると
、デート３０は閉じ、その出力信号３０ａはｒＬＪとな
るが、デート３０の「Ｈ」出力でトリガされるワンショ
ットマルチバイブレーク３７により、その出力信号３７
ａは所定時間「Ｈｌを保つ。この所定時間はＣＰＵの演
算周期よりも充分に長く設定されている。

そして引き続きＷＤＴの動作開始信号が出力される。こ
の出力信号によりデコーダ２７の出力がｒＨＪとなり、
上記開始信号「１−１がデート３１を通って信号３１ａ
となる。これによりＲ８７リツプ７０ツブ３９はセット
され、そのＱ出ツバ即ち出力信号１．２ｂは「Ｈｊとな
る。このとき第４図からも明らかなように信号３７ａが
所定時間ｒＨＪで、かつＮＯＴデート３８の出力信号３
８ａはｒ−Ｌ　Ｊであるため、７リツプ７０ツブ３９は
リセットされず、従って出力信号１２ｂＩｉ：第４図（
ｅ）に示すように［ｌ］］となっている。

また、初期設定後は、演算周期毎にＷＤＴにｒｌＪが出
力され、ワンショットマルチバイブレータ３７の時限が
満了する前に信号３０ａが［Ｉ］」になるため、信号３
７ａは「Ｈ」、信号３８ａはｒＬＪを保ち、７リツプ７
０ツブ３９はリセットされず、その出力信号１２ｂは「
■］」を保つことになる。これによりデート２９が開い
たままとなり、振幅値である信号３２ａがＤ／Ａコンバ
ータ３６に送られ、信号１２ａは演算結果通りの振幅と
周波数となり、駆動回路１３に送出される。

ここでＣＰＵ１５が故障すると、ＷＤＴが出力信号を送
出しなくなるため、ワンショットマルチパイプレーク３
７の時限が満了した時点で、その出力信号３７ａがｒ　
Ｌ　Ｊとなり、これに伴ないＮ。

Ｔデート３８の出力信号３８ａがｒＨＪとなって７リツ
プ７０ツブ３９をリセットし、その出力信号１２ｂをｒ
ＬＪにする。これによりデート２９が閉じ、信号１２ａ
が「０」となると共に、ｒ　Ｌ　Ｊの信号１２ｂがシー
ケンス回路８に送られ、ブレーキ９を動作させ、電動機
１．即ちかご５を停止させる。

このとき、かご５が階床と階床の中間で停止すると、乗
客はかご５内に閉じ込められることになり、乗客に非常
な不安感及び焦燥感を与えることになる。

〔発明の概要〕

この発明は」二記従米の欠点を解消したもので、速度制
御演算用のＣＰ　ＬＪが故障したときに乗客がかご内に
閉じ込められることがないようにしたニレミータの速度
制御装置を提供することを目的とする。

このために、この発明のエレベータ速度制御装置は、Ｃ
ＰＵの故障発生時、周波数指令としての発振器出力と、
振幅指令としての速度パターン電圧によりエレベータか
ごを最寄階まで低速走行させるようにしたものである。

〔発明の実施例〕

以下、この発明の実施例を図面について説明する。

第５図は、この発明のエレベータ速度制御装置の一例を
示す速度制御回路のインターフェイスの要部を表わした
もので、第３図と異なる点は、符号４０〜４６で示す部
分を第３図の回路に新たに付加したものである。従って
、この発明の実施例においては、第１図〜第３図を併用
して説明する。

第５図において、４０は７リツプ７０ツブ３９（第３図
参照）の出力信号１２ｂを入力とするＮ。

Ｔデート、４１はＮＯＴゲート４０の出力とシーケンス
回路８からの走行指令８ａとを２人力とするＡＮＤデー
ト、４２はＡＮＤゲート４１の出力と、所定周期のパル
スを発生する発振器４３からのパルス信号とを入力とす
るＡＮＤゲート、４４はＡＮＤデート４１の出力を受け
るＳ端子が「Ｈ」のとき入力信号、即ち速度指令１０ｇ
に比例した出力信号４４ａを発する電圧調整回路、４５
．４６は出力信号１２ｂを受けるＳ端子がｒＨＪのとき
Ａ端子に加えられる入力信号３２ａ又は３３ａを、Ｓ端
子がｒＬＪのときＢｊｌｌ子に加えられる入力信号をそ
の丈ま出力する選択器であり、選択器４５の出力信号は
Ｄ７Ａコンバータ３６のＲ端子に加えられ、また選択器
４６の出力信号はカウンタ３４に加えられるようになっ
ている。

次に、上記のように構成されたこの発明の実施例の動作
について説明する。

駆動指令１２ａの振幅と周波数は、電動機１の回転速度
を決めるものであり、従って、正常時は、停止から加速
し、定格速を所定時間続けた後、減速し停止させるため
、振幅９周波数は共に変化させる必要がある。しかし、
ＣＰＵの故障時は、かご内に乗客を閉じ込めないことが
第１の目的であるため、低速（保守運転時の速度又はこ
れ以下の速度）で最寄階まで走行させてやれば良い。

そこで、発振器４３の発生パルス周期を、ＲＯＭ３５の
出力波形の周波数が上記低速時の周波数となるような周
期に設定する。また、ＣＰ　Ｕ故障時の振幅指令として
は、速度指令発生回路１０により第６図に示すような低
速度の速度パターン電圧を発生させることで生成される
。

ＣＰＵ１５が正常に動作している時は、信号１２ｂがｒ
ＨＪのため、選択器４５は信号３２１１を選択し、選択
器４６は信号３３ａを選択し、第３図の場合と同様にカ
ウンタ３４．ＲＯＭ３．５及びＤ／Ａコンバータ３６を
作動させて駆動指令１２ａを発生することになる。

次に、ＣＰＵ１５が故障し、ＷＤＴが発せられなくなる
と、信号１２ｂは「Ｌ」となり、選択器４５．４６は共
にＢｌ子に加えられる信号を出力するようになる。ここ
で、故障直後では、走行指令８ａがｒＬＪで、ＡＮＤゲ
ート４１の出力信号４１ａも「Ｌ」となっているため、
電圧調整回路４４の出力信号４４ａは「０」となる。こ
のとき、信号１２ｂはシーケンス回路８に送出され、こ
れによりブレーキ９が作動するため、かご５は一旦停止
する。その後、シーケンス回路８からの走行指令８ａが
ｒＨＪとなり、これによりブレーキ９を解放すると同時
１こ、速度指令発生回路１０へ指令が送られ、これを受
けた速度指令発生回路１０は、第６図に示すような低速
時相当の速度パターン電圧を速度指令１０ａとして出力
する。このとき、信号１２ｂがｒＬＪであるため、ＮＯ
Ｔデート４０の出力はｒＨＪとなり、ＡＮＤゲート４１
の出力信号４１ａもｒＨＪとなる。その結果、電圧調整
回路４４及びＡＮＤゲート４２が有効となり、その出力
には第６図で示す低速時相当の速度パターン電圧（ある
いはそれに比例した電圧）が出力信号４４ａとして表わ
れ、さらにＡＮＤデート４２からは発振器４３のパルス
が出力される。また選択器４６は、そのＢ端子が選択さ
れているため、上記ＡＮＤデート４２を通過したパルス
が選択器４６を通してカウンタ３４に加えられ、カウン
トされるとともに、その計数内容に応じてＲＯＭ３５を
アクセスし、低速時相当の周波数のｓｉｎ波データをＤ
／Ａコンバータ３６に出力する。

一方、選択器４６もＢ端子が選択されでいるため、上記
速度パターン電圧がｓｉｎ波の振幅指令としてＤ／Ａコ
ンバータ３６のＲ端子に入力される。

その結果、駆動指令１２ａが発せられ、この駆動指令１
２ａに応じてがご５が低速走行されることになる６また
、シーケンス回路８は、かご５が戸開可能な位置まで走
行したところで、走行指令８ａが発しなくなり、これと
同時にブレーキ９を作動して戸開する。

〔発明の効果〕

以上説明した通り、この発明によれば、速度制御演算用
ＣＰ　Ｕが故障したとき、発振器の出力と速度パターン
電圧によりエレベータかごを最寄階まで低速走行させる
ようにしたので、かご内に乗客が閉じ込められることが
なく、かつ不安感も与えることもない。

【図面の簡単な説明】

第１図は従来のエレベータ速度制御装置のシステム構成
図、第２図は第１図における速度制御回路のブロック図
、第３図は第２図におけるインターフェイスの回路図、
第４図は動作説明用のタイミングチャート、第５図はこ
の発明のエレベータ速度制御装置の一実施例を示す要部
の回路図、第６図はこの発明における低速走行時の速度
パターン図である。１・・・電動機、８・・・シーケンス回路、１０・・・
速度指令発生回路、１１・・・速度検出器、１２・・・
速度制御回路、１３・・・駆動回路、１５−−−ｃｐｕ
、１ｅ　−−−ＲＯＭ。１７・・・ＲＡＭ、１８〜２３・・・インターフェイス
、４０・−−ＮＯＴｙ−１，４１，４２−−・ＡＮＤデ
ート、４４・・・電圧調整回路、４５゜４６・・・選択
器。なお、図中同一符号は同一または相当部分を示す。代理人　大台　増雄（ばか２名）第１図第２図　夕第６図手続補正書（自発）昭和　５単　１０月　１２１日特１件の表示　特願昭５９−９９９８３号明の名称　エレベータの速度制御装置上をする者事件との関係　特許出願人代表者片山仁へ部埋入（ｉ！１８’１．”、＋’ｆ１４、（ｒ＝′＝＝””、
！：１．：’瑯）：−ツ・５、補正の対象（１）明細書の発明の詳細な説明の欄（２）　明細書の図面の簡単な説明の欄（３）図面６、補正の内容（１）　明細書画４頁１５行目「出力信号をリセット」
とあるな「出力信号３８亀をリセット」と補正する。（２）　同第１４頁１７行目〜１９行目「１８〜２３・
・・インターフェイス、・・・・・・必・・・電圧調整
回路、」とあるをｒ　１９〜２３・・・インターフェイ
ス、荀・・・ＮＯＴゲート％　４１−４２・・・ＡＮＤ
ゲート、４３・・・発振器、材・・・電圧調整回路、」
と補正する。（３）図面第２図、第５図を別紙の通り補正する。７、添付書類（１）　補正図面　１通路　２図々

Claims

【特許請求の範囲】

エレベータの速度制御演算を行なうためのＣＰＵを有す
る速度制御回路、上記ＣＰＵの故障を検出する手段、こ
の検出手段が動作したとき作動して速度パターン電圧を
送出する電圧調整回路、所定周期のパルスを送出する発
振器とを備え、上記検出手段の動作時、上記発振器の出
力パルスと上記速度パターン電圧によりエレベータかご
を低速走行させるようにしたことを特徴とするエレベー
タの速度制御装置。