JPS60242692A - Light-emitting element and manufacture thereof - Google Patents

Light-emitting element and manufacture thereof

Info

Publication number
JPS60242692A
JPS60242692A JP59097576A JP9757684A JPS60242692A JP S60242692 A JPS60242692 A JP S60242692A JP 59097576 A JP59097576 A JP 59097576A JP 9757684 A JP9757684 A JP 9757684A JP S60242692 A JPS60242692 A JP S60242692A
Authority
JP
Japan
Prior art keywords
layer
type
type inp
substrate
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59097576A
Other languages
Japanese (ja)
Inventor
Koichi Imanaka
今仲 行一
Hideaki Horikawa
英明 堀川
Akihiro Matoba
的場 昭大
Yoshio Kawai
義雄 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59097576A priority Critical patent/JPS60242692A/en
Publication of JPS60242692A publication Critical patent/JPS60242692A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2237Buried stripe structure with a non-planar active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser

Abstract

PURPOSE:To oscillate a light-emitting element at a low threshold, a stable transverse fundamental mode and a high output by constituting a grooved current constriction layer and double hetero-structure to laminated structure on a substrate. CONSTITUTION:A first p type InP layer 3, a GaInAsP active layer 4 and a second p type InP layer 5 forming a current constriction layer 2 are grown on a p type InP substrate 1. A groove is formed through etching up to depth reaching to the first p type InP layer 3 on the side lower than the n type InP layer 4 to the substrate 1 side from the surface 5a. A first clad layer 7, an active layer 8 and a second clad layer 9 shaping double hetero-structure are grown on the current constriction layer 2 through a liquid phase epitaxial growth method. Since the active layer takes such structure, the light-emitting element can be oscillated at a low threshold, a stable transverse fundamental mode and a high output.

Description

【発明の詳細な説明】 (発明の技術分野) この発明は光通信等に使用して好適なGa1nAsP/
 InP系の半導体発光素子及びその製造方法に関する
DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a Ga1nAsP/
The present invention relates to an InP-based semiconductor light emitting device and a method for manufacturing the same.

(背景技術の説明) 従来から光通信用としてGa1nAsP / InP系
の発光素子が提案されている0文献: ELECTRO
NIGSl、ETT’ERS 15th 0ctobe
r 1981 Vol、17 No、21.p782に
開示されているように、p型InP基板を用いた埋込み
型半導体レーザ素子は、電流阻止層をn型としているこ
とから、従来のn型基板(この場合電流阻止層はp型層
となる)を用いる場合よりも高出力動作が可能であった
。第3図はこのような公知のGaInAsP / In
P埋込みへテロ構造の半導体レーザ素子の概略を示す断
面図で、第4図はこの構造のレーザ素子の特色を説明す
るための断面図である。
(Description of background technology) A document in which Ga1nAsP/InP-based light emitting elements have been proposed for optical communication: ELECTRO
NIGSl,ETT'ERS 15th 0ctobe
r 1981 Vol, 17 No, 21. As disclosed in P782, a buried semiconductor laser device using a p-type InP substrate has an n-type current blocking layer, so it is different from the conventional n-type substrate (in this case, the current blocking layer is a p-type layer). Higher output operation was possible than when using FIG. 3 shows such a known GaInAsP/In
FIG. 4 is a cross-sectional view schematically showing a semiconductor laser device having a P-buried heterostructure, and FIG. 4 is a cross-sectional view for explaining the features of the laser device having this structure.

第3図及び第4図に示す構造において、20はP型1n
P第一りラッド層、21はp型Ga InAsP活性層
、22はn型InP第二りラッド層、23及び24は共
に電流及び光閉込めpためのn型InP及びp型InP
埋込み層である。第3図に示す構造の素子においては、
n型1nP埋込み層23を活性層21よりも下側の位置
に存在するように成長させていた。それは、第4図に示
すように、nfilnP埋込み層23とP型Inp埋込
み層24との境界を活性層21よりも上側の位置に存在
するように成長させた構造とすると、その場合には、漏
洩電流経路■はn型の第二クラッド層22→n型InP
埋込み層23→P型の第一クラッド層20となり、この
電流経路Iの抵抗が第3図に示す構造の漏洩電流経路I
、すなわち、n型の第二クラッド層22→Py!!!I
nP埋込み暦24→p型の第一クラッド層20が示す抵
抗よりも二桁低くなるため、漏洩電流が多くなってしま
い、高出力が得られなくなってしまうからである。
In the structure shown in FIGS. 3 and 4, 20 is P type 1n
21 is a p-type Ga InAsP active layer, 22 is an n-type InP second rad layer, 23 and 24 are both n-type InP and p-type InP for current and light confinement.
It is a buried layer. In the element with the structure shown in Fig. 3,
The n-type 1nP buried layer 23 was grown to exist at a position below the active layer 21. As shown in FIG. 4, if the boundary between the NfilnP buried layer 23 and the P-type Inp buried layer 24 is grown in a position above the active layer 21, then in that case, Leakage current path ■ is n-type second cladding layer 22 → n-type InP
The buried layer 23 becomes the P-type first cladding layer 20, and the resistance of this current path I becomes the leakage current path I with the structure shown in FIG.
, that is, the n-type second cladding layer 22→Py! ! ! I
This is because the resistance of the nP buried layer 24 becomes two orders of magnitude lower than the resistance exhibited by the p-type first cladding layer 20, which increases leakage current and makes it impossible to obtain high output.

(解決すべき問題点) このような理由で、埋込みへテロ構造のレーザ素子を第
3図に示すような構造として形成していたのであるが、
n型1nP埋込み層23の成長を活性層21の下側で止
めるためには、逆メサ構造を得るためのエツチングを活
性層21の下側まで充分深く行うか、或いは、このn型
1nP埋込み層23を極端に薄く成長させることが必要
である。
(Problems to be Solved) For these reasons, a buried heterostructure laser element was formed as shown in Figure 3.
In order to stop the growth of the n-type 1nP buried layer 23 below the active layer 21, etching to obtain an inverted mesa structure must be performed sufficiently deep to the bottom of the active layer 21, or the n-type 1nP buried layer 23 must be It is necessary to grow 23 extremely thin.

ところで、レーザ素子を光通信用の発光素子として見た
場合、この素子が横基本モード発振することが必須要件
となる。そのためには、活性層の幅を1.B p、tm
以下に押える必要がある。このようにするため、第3図
に示す構造において、逆メサエツチングを活性層21の
下側にまで充分深く行うと、逆メサ構造のくびれの部分
の幅が0.5 g、l程度となってしまい、これがため
、このエツチングの制御が困難となると共に、シリーズ
抵抗が高くなってしまうので、実際には、このような深
いエツチングを行うことは不可能であった。
By the way, when a laser element is viewed as a light emitting element for optical communication, it is essential that the element oscillates in a transverse fundamental mode. To do this, the width of the active layer must be set to 1. B p,tm
It is necessary to keep it below. To achieve this, in the structure shown in FIG. 3, if reverse mesa etching is performed sufficiently deep to the bottom of the active layer 21, the width of the constriction of the reverse mesa structure will be approximately 0.5 g, l. This makes it difficult to control this etching and increases the series resistance, making it impossible to perform such deep etching in practice.

さらに、n型1nP埋込み層23の膜厚を、例えば、0
.5 gts程度に薄くすると、ピンホール的に成長不
良のところが多くなり、この部分が漏洩電流経路となる
という欠点もあった。
Further, the thickness of the n-type 1nP buried layer 23 is set to 0, for example.
.. When the thickness is reduced to about 5 gts, there are many pinhole-like growth defects, which also has the disadvantage that these parts become leakage current paths.

以上説明したような理由により、これまで提案されてき
た、p型基板上の埋込み型レー ザ素子では活性層21
の幅を広く取って、この活性層21の下。
For the reasons explained above, in the buried laser device on the p-type substrate that has been proposed so far, the active layer 21
below this active layer 21.

に深くエツチングすることにより高出力のレーザ素子を
得ることに主眼を置き、安定な横基本モード発振及び低
しきい値発振の達成は断念せざるを犬なつかった。
The main focus was on obtaining a high-output laser element by deep etching, and the goal was to give up on achieving stable transverse fundamental mode oscillation and low threshold oscillation.

(発明の目的) この発明の目的は、上述した従来の発光素子の有してい
た欠点に鑑み、低しきい値で、安定な横基本モードでし
かも高出力で発振出来る構造の発光素子及びその製造方
法を提供することにある。
(Objective of the Invention) In view of the above-mentioned drawbacks of the conventional light emitting device, the object of the present invention is to provide a light emitting device having a structure that can oscillate in a stable transverse fundamental mode with a low threshold and high output. The purpose is to provide a manufacturing method.

(問題点を解決すべき手段) この目的の達成を図るため、この発明によれば、p型1
nP基板上にダブルへテロ構造を有する発光素子におい
て、この基板上に第−P型InP層、n型InP層及び
第二PffiInP層から成りこの第二pyJInP層
から第−P型InP暦に達する溝を有する電流狭窄層を
具え、少なくてもこの溝内にダブルへテロ構造を構成し
かつ順次に成長させたP型InP第一りラッド層、Ga
InAsP活性層及びn型InP第二りラッド層を具え
、この第一クラッド層の、前述の溝の側壁と接触してい
る表面部分はn型InP層より上側に位置していること
を特徴とする。
(Means to Solve the Problem) In order to achieve this objective, according to the present invention, p-type 1
In a light emitting device having a double heterostructure on an nP substrate, the substrate includes a -th P-type InP layer, an n-type InP layer and a second PffiInP layer, and the -th P-type InP layer is reached from this second pyJInP layer. A P-type InP first rad layer comprising a current confinement layer having a groove, forming at least a double heterostructure in the groove and growing sequentially;
It comprises an InAsP active layer and an n-type InP second cladding layer, and the surface portion of the first cladding layer that is in contact with the sidewall of the trench is located above the n-type InP layer. do.

さらに、この発明の方法によれば、P型rnP基板上に
ダブルへテロ構造を設けて発光素子を製造するに当り、 この基板上に第−p型1nP層、n型InP層及び第二
p型InP層を順次に成長させる工程と、この第二p型
1nP層の表面から第−p型1nP層に達する溝をエツ
チングして溝付き電流狭窄層を形成する工程と、 この溝付き電流狭窄層上に、液相エピタキシャル成長法
により、ダブルへテロ構造を構成するP型1nP第一り
ラッド層を、この第一クラッド層の、前述の溝の側壁と
接触する表面部分がn型InP層よりも上側となるよう
に、成長させ、続いて前述の第一クラッド層上にGa1
nAsP活性層及びn g InP第二クラりド層を順
次に成長させる工程と を含むことを特徴とする。
Furthermore, according to the method of the present invention, when manufacturing a light emitting device by providing a double heterostructure on a P-type rnP substrate, a p-th 1nP layer, an n-type InP layer and a second p-type InP layer are formed on this substrate. a step of sequentially growing InP-type InP layers; a step of etching a groove from the surface of the second p-type 1nP layer to the -th p-type 1nP layer to form a grooved current confinement layer; A P-type 1nP first cladding layer constituting a double heterostructure is formed on the layer by liquid phase epitaxial growth, and the surface portion of this first cladding layer in contact with the sidewall of the groove mentioned above is larger than the n-type InP layer. Then, Ga1 is grown on the above-mentioned first cladding layer.
The method is characterized in that it includes a step of sequentially growing an nAsP active layer and an n g InP second cladding layer.

(作用) このような構成の発光素子によれば、活性層の幅は狭い
ので横基本モード発振が可能となる。さらに、活性層の
幅が狭いことに加えて、活性層が電流狭窄層のny11
1nP層と接触していないと共に、この活性層の、溝の
側壁との接触部分がこのn型1nP層よりも上側に存在
しているので、形成される漏洩電流経路も抵抗の大なる
経路に限られ、従って、漏洩電流を著しく低く抑えるこ
とが出来、低しきい値発振を行わせることが出来る。
(Function) According to the light emitting device having such a configuration, the width of the active layer is narrow, so transverse fundamental mode oscillation is possible. Furthermore, in addition to the narrow width of the active layer, the active layer is the current confinement layer ny11.
Since it is not in contact with the 1nP layer and the contact portion of this active layer with the sidewall of the trench is located above this n-type 1nP layer, the leakage current path that is formed is also a path with high resistance. Therefore, the leakage current can be kept extremely low, and low threshold oscillation can be performed.

その結果、活性層を流れる有効電流が多くなるので、高
出力で発振可能となる。
As a result, the effective current flowing through the active layer increases, making it possible to oscillate at high output.

また、この発明の方法によれば、予め電流狭窄層となる
べき各層を成長させ、然る後、溝を掘り、少なくともこ
の溝内にダブルへテロ構造を構成する第一クラッド層、
活性層及び第二クラッド層を成長させるので、電流狭窄
層となるべき各層の膜厚の制御が簡単容易であり、溝の
エツチングが容易であり、この溝幅の制御従って活性層
の幅の制御が容易となり、さらに、この活性層を、抵抗
の小さな漏洩電流経路を形成しないような位置に、簡単
容易にかつ薄く成長させることが出来るので、横基本モ
ードで、低しきい値で、しかも、高出力で発振する発光
素子を製造することが出来る。
Further, according to the method of the present invention, each layer to be a current confinement layer is grown in advance, and then a groove is dug, and at least a first cladding layer forming a double heterostructure in the groove,
Since the active layer and the second cladding layer are grown, it is easy to control the film thickness of each layer that will become the current confinement layer, and etching the groove is easy, and it is easy to control the width of the groove and therefore the width of the active layer. Furthermore, since this active layer can be grown easily and thinly in a position where it does not form a leakage current path with low resistance, it can be grown in a transverse fundamental mode, with a low threshold value, and A light emitting element that oscillates at high output can be manufactured.

(実施例の説明) 以下、図面を参照して、この発明の実施例につき説明す
る。
(Description of Embodiments) Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図はこの発明の発光素子の一実施例であるレーザ素
子を示す路線的断面図である。この図において、lはp
型1nP基板で、2はこの基板1上に従来既知の任意の
方法で形成した溝付き電流狭窄層であり、この電流狭窄
層2を基板1側から順次に成長させた第−p型InP層
3、n型InP層4及び第二p型1nP層5で構成する
。これら各層3.4.5の膜厚を設計に応じたそれぞれ
任意所望の厚みと設定することが出来ると共に、また、
そのキャリヤ濃度を所望の1度と設定することも出来る
0例えば、層3の膜厚を31Lm程度とし、層4を0.
74ts程度とし、層5を21L11程度とし、さらに
、層4のキャリヤ濃度を5X10’c層−3程度と選定
すると、このウェハに20Vの電圧を印加した時であっ
ても、10.A程度の電流しか流れないため、良好な電
流阻止構造となる。
FIG. 1 is a cross-sectional view showing a laser device which is an embodiment of the light emitting device of the present invention. In this figure, l is p
This is a type 1nP substrate, and 2 is a grooved current confinement layer formed on this substrate 1 by any conventionally known method. 3. Consists of an n-type InP layer 4 and a second p-type 1nP layer 5. The thickness of each of these layers 3.4.5 can be set to any desired thickness according to the design, and also,
The carrier concentration can be set to a desired value of 1 degree. For example, the thickness of layer 3 is about 31 Lm, and the thickness of layer 4 is 0.0 degrees.
74ts, layer 5 is about 21L11, and the carrier concentration of layer 4 is about 5X10'c layer-3, even when a voltage of 20V is applied to this wafer, 10. Since only a current of about A flows through this structure, it becomes a good current blocking structure.

6は第二p型1nP暦5の表面5aからn型1nP層4
の僅か下側の第−P型InP層3の部分にまで達するス
トライプ状の■溝である。このV溝6の深さ方向は基板
1の基板面1aに対し垂直な(100)方向であり、ま
た、ストライプの方向は(011)方向である。この実
施例では、このV溝6の傾斜した側壁6aの基板面1a
に対する傾斜角度を58度前後としている。これがため
、各層3.4,5の厚みを前述したように設定し、この
V溝6のn型InP層4の下側の部分の深さを0.5給
腸と設定すると、この層4の上端面4aにおける■溝6
の幅は約1.4pLIlとなる。従って、この近傍の位
置に、後述するように活性層が形成されているとすると
、活性層の幅は充分に狭いので、充分に横基本モード発
振を保証するとか出来る。
6 is the n-type 1nP layer 4 from the surface 5a of the second p-type 1nP layer 5
This is a striped groove that reaches to a portion of the -P-type InP layer 3 slightly below. The depth direction of this V-groove 6 is the (100) direction perpendicular to the substrate surface 1a of the substrate 1, and the direction of the stripes is the (011) direction. In this embodiment, the substrate surface 1a of the inclined side wall 6a of this V-groove 6 is
The angle of inclination is approximately 58 degrees. Therefore, if the thickness of each layer 3.4, 5 is set as described above, and the depth of the lower part of the n-type InP layer 4 of this V groove 6 is set to 0.5, this layer 4 ■Groove 6 in the upper end surface 4a
The width of is approximately 1.4 pLIl. Therefore, if an active layer is formed at a position near this point as will be described later, the width of the active layer is sufficiently narrow, so that transverse fundamental mode oscillation can be sufficiently guaranteed.

7.8及び9は少なくても該構内に前記ダブルへテロ構
造を構成しかつ順次に成長させたP型InP第一りラッ
ド層、Ga1nAsP活性層及びn型InP第二りラッ
ド層をそれぞれ示す。この場合には、これら層7.8及
び9は電流狭窄層2のV溝6の範囲外にも成長している
。このp型1nP第一りラッド層7の表面がV溝6の側
壁8aと接触している位置はn型1nP層4の上端面4
aより上側に位置しているので、活性層8がこのn型I
nP層4より上側で、かつ、この層4と接触しないよう
な構造となっている。
7. 8 and 9 respectively indicate at least a P-type InP first rad layer, a Ga1nAsP active layer, and an n-type InP second rad layer that constitute the double heterostructure in the structure and are grown sequentially. . In this case, these layers 7, 8 and 9 have also grown outside the range of the V-groove 6 of the current confinement layer 2. The position where the surface of this p-type 1nP first rad layer 7 is in contact with the side wall 8a of the V-groove 6 is the upper end surface 4 of the n-type 1nP layer 4.
Since the active layer 8 is located above this n-type I
It has a structure above the nP layer 4 and not in contact with this layer 4.

この実施例では、活性層8は■溝6内では図示の断面で
は三ケ月形状となっており、その中央部での厚みを0.
15 p、 m以下と設定することが出来る。このよう
にすると、活性層8の幅との関係で一次モードのカット
オフ条件を満たすこととなり、横基本モード及び低しき
い値発振が可能となる。
In this embodiment, the active layer 8 has a crescent shape in the illustrated cross section within the groove 6, and the thickness at the center thereof is 0.
It can be set to 15 p, m or less. In this way, the primary mode cutoff condition is satisfied in relation to the width of the active layer 8, and transverse fundamental mode and low threshold oscillation are possible.

lO及び11はそれぞれ第二クラッド層9の上面9aに
設けたn側電極及び基板1の下面1bに設けたp側電極
である。
IO and 11 are an n-side electrode provided on the upper surface 9a of the second cladding layer 9 and a p-side electrode provided on the lower surface 1b of the substrate 1, respectively.

このような構造によれば、活性層8の幅は従来の素子の
場合よりも狭いので安定な横基本モードで発振すること
が出来る。また、これに追加して、発生する恐れのある
漏洩電流経路は漏洩電流も少い経路であるので、低しき
い値で発振することが出来る。また、注入電流はV溝6
内の活性層8に有効的に集中して流れるので、高出力で
発振することが出来る。
According to such a structure, since the width of the active layer 8 is narrower than that of a conventional element, it is possible to oscillate in a stable transverse fundamental mode. Additionally, since the leakage current path that is likely to occur is a path with little leakage current, it is possible to oscillate at a low threshold. In addition, the injection current is
Since the flow is effectively concentrated in the active layer 8 inside, it is possible to oscillate with high output.

次に、第2図(A)〜CC>を参照して、この発明の発
光素子の製造方法をレーザ素子を例に取って説明する。
Next, with reference to FIGS. 2A to 2C, a method for manufacturing a light emitting device according to the present invention will be described using a laser device as an example.

先ず、第2図(A)に示すように、p型InP基板lの
(100)基板面la上に電波狭窄層2を形成する第−
pffilnP層3、Ga rnAsρ活性層4及び第
二p型InP層5を順次に成長させる。この成長は任意
のエピタキシャル成長法を用いることが出来、その時の
成長条件は設計に応じて適切に設定することが出来る。
First, as shown in FIG. 2(A), a radio wave confinement layer 2 is formed on the (100) substrate surface la of a p-type InP substrate l.
A pffilnP layer 3, a GarnAsρ active layer 4, and a second p-type InP layer 5 are grown in sequence. Any epitaxial growth method can be used for this growth, and the growth conditions at that time can be appropriately set according to the design.

次に、第2図(B)に示すように、第二P型1nP層5
の表面5aから基板1側にn型InP層4より僅かに下
側の第−p型InP層3の部分に至る深さまでエツチン
グを行なって設計に応じた所望の形状の溝を形成する。
Next, as shown in FIG. 2(B), the second P-type 1nP layer 5
Etching is performed on the substrate 1 side from the surface 5a to a depth extending to a portion of the -p-th InP layer 3 slightly below the n-type InP layer 4, thereby forming a groove of a desired shape according to the design.

この実施例では、エツチングに先立ち、第二p型1nP
層5の表面5a上に例えば約2pLm幅で、かつ、この
場合図の紙面に垂直な方向すなわち(011>方向にス
トライプ状の窓!2aを有するエツチングマスク12を
形成する。このマスクを例えば5i02膜で形成するの
が好適である。
In this example, prior to etching, a second p-type 1nP
On the surface 5a of the layer 5, an etching mask 12 having a width of, for example, about 2 pLm and having a striped window !2a in a direction perpendicular to the paper plane of the figure, that is, in the (011> direction) is formed. Preferably, it is formed from a film.

続いて、ドライエツチングでもウェットエツチングでも
良いが、この実施例では、塩酸系のエツチング液、例え
ば、体積比で3:lの塩酸とリン酸との混合溶液を用い
たウェットエツチングを行う。
Next, dry etching or wet etching may be used, but in this embodiment, wet etching is performed using a hydrochloric acid-based etching solution, for example, a mixed solution of hydrochloric acid and phosphoric acid at a volume ratio of 3:1.

このエツチングにより、サイドエツチングと共に、深さ
方向((100>方向)にもエツチングが進み、第2図
(B)に示すようなV溝6が掘られる。
Due to this etching, etching progresses in the depth direction ((100> direction) as well as side etching, and a V-groove 6 as shown in FIG. 2(B) is dug.

この溝6の傾斜している側壁6aは(111)B面とな
っており、この側壁6aの基板面1aに対する傾斜角度
は、前述したように、58度前後となっている。
The inclined side wall 6a of this groove 6 is a (111)B plane, and the angle of inclination of this side wall 6a with respect to the substrate surface 1a is approximately 58 degrees, as described above.

次に、このエツチングマスク12を適当な方法で除去し
た後、第2図(C)に示すように、この■溝6が形成さ
れた電流狭窄層2上にダブルへテロ構造を形成する第一
クラッド層7、活性層8及び第二クラッド層9を、液相
エピタキシャル成長法を用いて、順次に成長させる。こ
の場合、第一クラッド層7については、例えば、600
℃付近の温度で過冷却度を5℃程度に取って、10秒前
後の時間だL′f成長させることにより、V溝6の底部
にのみ、かつ、この層7の表面が溝6の側壁6aと接触
する位置が電流狭窄層2のn型InP層4よりも上側に
来るようにこの第一クラッドM7を良好に成、長させる
ことが出来る6尚、これら層7は溝6外の電流狭窄層2
の第二p型InP層5の表面5aの上側にも成長するこ
と勿論である。
Next, after removing this etching mask 12 by an appropriate method, as shown in FIG. The cladding layer 7, the active layer 8, and the second cladding layer 9 are sequentially grown using a liquid phase epitaxial growth method. In this case, for the first cladding layer 7, for example, 600
By setting the degree of supercooling to about 5°C at a temperature around 5°C, and growing L'f for about 10 seconds, the layer 7 is grown only on the bottom of the V-groove 6, and the surface of this layer 7 forms a layer on the sidewall of the groove 6. This first cladding M7 can be grown and lengthened well so that the position in contact with the current confinement layer 6a is above the n-type InP layer 4 of the current confinement layer 2. Constriction layer 2
Of course, it also grows above the surface 5a of the second p-type InP layer 5.

続いて、活性層8を成長させると、V溝6内では三ケ月
状に成長すると共に、溝6外にも成長する。続いて、同
様にして第二クラッド層9を成長させ、最後に、n側電
極10及びp側電極11を蒸着してレーザ素子を完成す
る。
Subsequently, when the active layer 8 is grown, it grows in a crescent shape within the V-groove 6 and also grows outside the groove 6. Subsequently, a second cladding layer 9 is grown in the same manner, and finally, an n-side electrode 10 and a p-side electrode 11 are deposited to complete the laser device.

この発明は上述した実施例にのみ限定されるものではな
いこと明らかである。例えば、各層の形状、寸法とかは
設計に応じて適切に設定することが出来る。
It is clear that the invention is not limited to the embodiments described above. For example, the shape and dimensions of each layer can be appropriately set according to the design.

また、エツチングはドライエツチングでもウェットエツ
チングでも良く、溝の断面形状も■型以外の適切な形状
とすることが出来る。
Further, the etching may be dry etching or wet etching, and the cross-sectional shape of the groove can be any suitable shape other than the square shape.

各層の成長条件及びエツチング条件等も設計に応じて適
切な条件を設定することが出来る。
Appropriate conditions such as growth conditions and etching conditions for each layer can be set according to the design.

また、エツチングマスクも上述した5iOz IFJ以
外の材料から成る膜を用いても良い。
Further, the etching mask may also be a film made of a material other than the above-mentioned 5iOz IFJ.

さらに、上述した実施例ではレーザ素子につき説明した
が、後方端面の反射率を小さく設定することにより発光
ダイオードとして高出力で作動させることが出来る。
Furthermore, although the laser element was explained in the above-mentioned embodiment, by setting the reflectance of the rear end face small, it is possible to operate the laser element as a light emitting diode at high output.

(発明の効果) 上述した説明からも明らかなように、この発明の発光素
子によれば、従来の発光素子に比べて、低しきい値で、
安定な横基本モードで、しかも、高出力で発振すること
が出来る。
(Effects of the Invention) As is clear from the above description, the light emitting device of the present invention has a lower threshold value than conventional light emitting devices.
It can oscillate in a stable transverse fundamental mode and at high output.

さらに、この発明の発光素子の製造方法によれば、活性
層の幅及び厚みを従来の発光素子よりも狭くかつ薄く形
成することが出来、漏洩電流経路を漏洩電流の極めて少
ない経路にのみ抑えることが出来、しかも、従来の方法
に比べてニー、チングの制御が極めて簡単かつ容易であ
り、さらに、各層の成長の際にピンホール的な成長不良
が発生することがないという利点があり、従って、従来
の発光素子に比べて、低しきい値で、安定な横基本モー
ドで、しかも、高出力で発振する発光素子を簡単、かつ
、容易に製造することが出来る。
Furthermore, according to the method for manufacturing a light emitting device of the present invention, the width and thickness of the active layer can be formed narrower and thinner than in conventional light emitting devices, and the leakage current path can be suppressed to a path with extremely low leakage current. In addition, compared to conventional methods, it is extremely simple and easy to control kneeling and ching, and furthermore, it has the advantage that pinhole-like growth defects do not occur during the growth of each layer. Compared to conventional light emitting elements, it is possible to simply and easily produce a light emitting element that oscillates at a low threshold, in a stable transverse fundamental mode, and at high output.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の発光素子の一実施例であるレーザ素
子を示す路線的断面図、 第2図(A)〜(C)はこの発明の一実施例であるレー
ザ素子の製造方法を説明するための製造工程図、 第3図及び第4図は従来のレーザ素子の構造及び製造方
法の説明に供する断面図である。 1・・・p型InP基板、la・・・基板面2・・・電
流狭窄層、 3・・・第−p型InP層4・・・n型I
nP廊、 4a・・・(n型InP層の)上端面5・・
・第二P型InP層 5a・・・(第二p型)nP層の)表面6・・・V溝、
 6a・・・(■溝の)側壁7・・・p型InP第一り
ラッド層 8−・−Ga1nAsP活性層 9・・・n型1nP第二クラッド層 9a・・・(第二クラッド層の)表面 10・・・n側電極、11・・・p側電極12・・・エ
ツチングマスク 12a・・・(エツチングマスクの)窓。 特許出願人 沖電気工業株式会社 第1図 第3図 第4図 第2図 to e
Fig. 1 is a cross-sectional view showing a laser device which is an embodiment of the light emitting device of the present invention, and Figs. 2 (A) to (C) illustrate a method of manufacturing the laser device which is an embodiment of the invention. FIGS. 3 and 4 are cross-sectional views for explaining the structure and manufacturing method of a conventional laser element. DESCRIPTION OF SYMBOLS 1...p-type InP substrate, la...substrate surface 2...current confinement layer, 3...-th p-type InP layer 4...n-type I
nP corridor, 4a... (n-type InP layer) upper end surface 5...
・Second P-type InP layer 5a...Surface 6 (of the second p-type nP layer)...V groove,
6a...(■ groove) side wall 7...p-type InP first rad layer 8--Ga1nAsP active layer 9...n-type 1nP second cladding layer 9a...(second cladding layer) ) Surface 10... n-side electrode, 11... p-side electrode 12... etching mask 12a... window (of the etching mask). Patent applicant Oki Electric Industry Co., Ltd. Figure 1 Figure 3 Figure 4 Figure 2 to e

Claims (1)

【特許請求の範囲】 1、p型1nP基板上にダブルへテロ構造を有する発光
素子において、該基板上に第−p型1nP層、n型1n
P層及び第二p型InP層から成り該第二P型InP 
Mから第−P型1nP層に達する溝を有する電流狭窄層
を具え、少なくても該構内に前記ダブルへテロ構造を構
成しかつ順次に成長させたp型InP第一クラッド層、
Ga1nAsP活性層及びn型InP第二りラッド層を
具え、前記第一クラッド層の、前記溝の側壁と接触して
いる表面部分は前記n型rnP層より上側に位置してい
ることを特徴とする発光素子。 2、p型1nP基板上にダブルへテロ構造を設ぼて発光
素子を製造するに当り、 該基板上に第−p型InP層、n型1nP層及び第二P
型InP層を順次に成長させる工程と、該第二p型In
P層の表面から第−P型InP層に達する溝をエツチン
グして溝付き電流狭窄層を形成する工程と、 該溝付き電流狭窄層上に、液相エピタキシャル成長法に
より、前記ダブルへテロ構造を構成するP型InP第一
りラッド層を、該第−クラッド層の、前記溝の側壁と接
触する表面部分が前記n型InP層よりも上側となるよ
うに、成長させ、続いて前記第一クラッド層上にGaI
nAsP活性層及びn型1nP第二クラッド層を順次に
成長させる工程と を含むことを特徴とする発光素子の製造方法。
[Claims] 1. In a light emitting element having a double heterostructure on a p-type 1nP substrate, a -p-type 1nP layer and an n-type 1nP layer are provided on the substrate.
The second p-type InP layer is composed of a P layer and a second p-type InP layer.
a p-type InP first cladding layer comprising a current confinement layer having a groove reaching from M to the -th P-type 1nP layer, at least forming the double heterostructure in the structure and growing sequentially;
The first cladding layer comprises a Ga1nAsP active layer and an n-type InP second cladding layer, and a surface portion of the first cladding layer that is in contact with the sidewall of the trench is located above the n-type rnP layer. A light-emitting element that 2. When manufacturing a light emitting device by forming a double heterostructure on a p-type 1nP substrate, a -th p-type InP layer, an n-type 1nP layer and a second P-type InP layer are formed on the substrate.
a step of sequentially growing InP type layers, and a step of growing the second p-type InP layer;
forming a grooved current confinement layer by etching a groove from the surface of the P layer to the -th P-type InP layer; and forming the double heterostructure on the grooved current confinement layer by liquid phase epitaxial growth. The constituting P-type InP first cladding layer is grown such that the surface portion of the second cladding layer that contacts the sidewall of the trench is above the n-type InP layer, and then the first GaI on the cladding layer
A method for manufacturing a light emitting device, comprising a step of sequentially growing an nAsP active layer and an n-type 1nP second cladding layer.
JP59097576A 1984-05-17 1984-05-17 Light-emitting element and manufacture thereof Pending JPS60242692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59097576A JPS60242692A (en) 1984-05-17 1984-05-17 Light-emitting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59097576A JPS60242692A (en) 1984-05-17 1984-05-17 Light-emitting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS60242692A true JPS60242692A (en) 1985-12-02

Family

ID=14196063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097576A Pending JPS60242692A (en) 1984-05-17 1984-05-17 Light-emitting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS60242692A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151675A (en) * 1989-11-09 1991-06-27 Matsushita Electric Ind Co Ltd End face radiation type semiconductor light emitting device and manufacture thereof
US5345092A (en) * 1991-01-18 1994-09-06 Kabushiki Kaisha Toshiba Light emitting diode including active layer having first and second active regions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198688A (en) * 1981-06-01 1982-12-06 Fujitsu Ltd Semiconductor light emitting element
JPS5961085A (en) * 1982-09-30 1984-04-07 Fujitsu Ltd Manufacture of semiconductor laser

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198688A (en) * 1981-06-01 1982-12-06 Fujitsu Ltd Semiconductor light emitting element
JPS5961085A (en) * 1982-09-30 1984-04-07 Fujitsu Ltd Manufacture of semiconductor laser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151675A (en) * 1989-11-09 1991-06-27 Matsushita Electric Ind Co Ltd End face radiation type semiconductor light emitting device and manufacture thereof
US5345092A (en) * 1991-01-18 1994-09-06 Kabushiki Kaisha Toshiba Light emitting diode including active layer having first and second active regions

Similar Documents

Publication Publication Date Title
EP0076761B1 (en) Semiconductor lasers and method for producing the same
JPH01164077A (en) Light-emitting diode and its manufacture
JPS60242692A (en) Light-emitting element and manufacture thereof
JPS589592B2 (en) Method for manufacturing semiconductor light emitting device
JPS61242091A (en) Semiconductor light-emitting element
JPS6124839B2 (en)
JPS6119186A (en) Manufacture of two-wavelength monolithic semiconductor laser array
JPS6358390B2 (en)
JP2000183458A (en) Semiconductor device and its production
JPS62165989A (en) Distributed feedback type semiconductor laser element
JPH05226774A (en) Semiconductor laser element and its production
JPH07312462A (en) Surface laser beam emitting diode and manufacturing method thereof
JPH065969A (en) Semiconductor laser
JPS6234473Y2 (en)
JPS59147478A (en) Semiconductor laser device and manufacture thereof
JPS6266693A (en) Manufacture of semiconductor laser element
JPS62158386A (en) Semiconductor laser element
JPS61194891A (en) Semiconductor laser element
JPS58178582A (en) Semiconductor light emitting device
JPS6161484A (en) Manufacture of light emitting element
JPS60207390A (en) Semiconductor device and manufacture thereof
JPH03263890A (en) Semiconductor laser device and manufacture thereof
JPS62176182A (en) Semiconductor laser and manufacture thereof
JPS61247086A (en) Semiconductor laser element
JPH04326786A (en) Manufacture of semiconductor laser device