JPS60240160A - 静電接着の方法 - Google Patents
静電接着の方法Info
- Publication number
- JPS60240160A JPS60240160A JP9701584A JP9701584A JPS60240160A JP S60240160 A JPS60240160 A JP S60240160A JP 9701584 A JP9701584 A JP 9701584A JP 9701584 A JP9701584 A JP 9701584A JP S60240160 A JPS60240160 A JP S60240160A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- borosilicate glass
- silicon substrate
- pressure sensor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000005388 borosilicate glass Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000006578 abscission Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Joining Of Glass To Other Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は硼珪酸ガラスとシリコン基板とを静電接着する
方法に関し、特処周辺回路を集積化したグイアクラム型
シリコン圧力センサと硼珪酸ガラスとを静電接着する方
法に関する。
方法に関し、特処周辺回路を集積化したグイアクラム型
シリコン圧力センサと硼珪酸ガラスとを静電接着する方
法に関する。
グイアクラム型シリコン圧力センサの構造断面薄膜化領
域２上にシリコン基板ｌと反対導電型の不純物を拡散し
た複数の拡散抵抗８を形成し、アルミ配、ｌｌＩ４でハ
ーアブシジン回路またはフルブリッジ回路に接続した構
造を有する。シリコン基板ｌの表面はシリコン酸化膜５
で被覆されている。
域２上にシリコン基板ｌと反対導電型の不純物を拡散し
た複数の拡散抵抗８を形成し、アルミ配、ｌｌＩ４でハ
ーアブシジン回路またはフルブリッジ回路に接続した構
造を有する。シリコン基板ｌの表面はシリコン酸化膜５
で被覆されている。
このセンサ圧圧力を印加すると薄膜化領域２が変形しシ
リコン基板１内に応力が誘起される。この応力は薄膜化
領域２の端部の表面に於て最大となシ、拡散抵抗８の抵
抗値が変化する。抵抗値の変化はフルブリッジ回路の場
合、ブリッジ不平衡電圧として検出される。このグイア
クラム型シリコン圧力センサを通常の集積回路チップと
同様にＡｕＳｎあるいはＡｕＳｉのような共晶合金で金
属パッケージに接着すると、熱膨張係数の差によシ発生
する熱歪の為に印加圧力が零であってもブリッジ不平衡
電圧（オフセット電圧）が発生する。これを軽減する為
にシリコンチップを緩衝層を介して金属パッケージに接
着するのが普通である。第４図はダイアフラム型シリコ
ン圧力センサの組立図である。
リコン基板１内に応力が誘起される。この応力は薄膜化
領域２の端部の表面に於て最大となシ、拡散抵抗８の抵
抗値が変化する。抵抗値の変化はフルブリッジ回路の場
合、ブリッジ不平衡電圧として検出される。このグイア
クラム型シリコン圧力センサを通常の集積回路チップと
同様にＡｕＳｎあるいはＡｕＳｉのような共晶合金で金
属パッケージに接着すると、熱膨張係数の差によシ発生
する熱歪の為に印加圧力が零であってもブリッジ不平衡
電圧（オフセット電圧）が発生する。これを軽減する為
にシリコンチップを緩衝層を介して金属パッケージに接
着するのが普通である。第４図はダイアフラム型シリコ
ン圧力センサの組立図である。
ｔ Ｂ闇、Ｉ−１百一番臀汁Ｍ一層Ｗ扉豊仝云ナー 鏝
缶層６としてはシリコンまたはシリコンと熱膨張係数の
近い硼珪酸ガラスが用いられる。差圧センサの場合は緩
衝層６に圧力導入の為の貫通孔７が設けられ、また金属
パッケージ８には、前記貫通孔７に通ずる圧力導入用の
貫通孔９が具備されている。
缶層６としてはシリコンまたはシリコンと熱膨張係数の
近い硼珪酸ガラスが用いられる。差圧センサの場合は緩
衝層６に圧力導入の為の貫通孔７が設けられ、また金属
パッケージ８には、前記貫通孔７に通ずる圧力導入用の
貫通孔９が具備されている。
シリコンチップのアルミ配線４と金属パッケージ８のス
テムｌＯとはボンディングワイア１０’で接続されてい
る。緩衝層６にシリコンを用いると、シリコンチップと
熱膨張係数が完全に一致するが、接着剤が必要となり、
この接着剤の熱膨張係の不一致が熱歪を誘起するという
問題があった。
テムｌＯとはボンディングワイア１０’で接続されてい
る。緩衝層６にシリコンを用いると、シリコンチップと
熱膨張係数が完全に一致するが、接着剤が必要となり、
この接着剤の熱膨張係の不一致が熱歪を誘起するという
問題があった。
一方緩衡層６に硼珪酸ガラスを用いると、静電接着技術
を利用して接着剤なしに強固でかつ気密性の良好な接着
ができる。
を利用して接着剤なしに強固でかつ気密性の良好な接着
ができる。
第５図に従来の静電接着の方法を示す。シリコン基板Ｈ
には同一形状の多数の圧力センサチッデが形成され、硼
珪酸力リス１２には圧力導入用として圧力センサチップ
と等ピッチで貫通孔が開けられている。これを支える加
熱板１３にはヒータ１４が埋め込まれている。なお、加
熱板１３は高圧電源１５の陰極電極板をも兼ねるもので
ある。ヒータ１４に通電し加熱板１８を８０ｆ〜６００
℃に加熱しながら硼珪酸ガラス１２側を高圧電源１５の
陰極に、シリコン基板ｕ側を陽極に接続して５００〜１
．ｏｏｏｖの直流電圧を印加すると各チップの静電接着
が一挙に行われる。陽極電極１６はシリコン基板■の薄
膜部を破壊しない様に厚肉部上に接触させる。高電圧の
印加、遮断は必要電圧値を設定しておいてから機械式接
点を有するスイッチ１７にょシ制御する。このように静
電接着法によれば圧力センサ等のデバイスをチップに分
離することなく基板のまま一括して硼珪酸ガラスに接着
でき大量生産に適している。
には同一形状の多数の圧力センサチッデが形成され、硼
珪酸力リス１２には圧力導入用として圧力センサチップ
と等ピッチで貫通孔が開けられている。これを支える加
熱板１３にはヒータ１４が埋め込まれている。なお、加
熱板１３は高圧電源１５の陰極電極板をも兼ねるもので
ある。ヒータ１４に通電し加熱板１８を８０ｆ〜６００
℃に加熱しながら硼珪酸ガラス１２側を高圧電源１５の
陰極に、シリコン基板ｕ側を陽極に接続して５００〜１
．ｏｏｏｖの直流電圧を印加すると各チップの静電接着
が一挙に行われる。陽極電極１６はシリコン基板■の薄
膜部を破壊しない様に厚肉部上に接触させる。高電圧の
印加、遮断は必要電圧値を設定しておいてから機械式接
点を有するスイッチ１７にょシ制御する。このように静
電接着法によれば圧力センサ等のデバイスをチップに分
離することなく基板のまま一括して硼珪酸ガラスに接着
でき大量生産に適している。
近年ダイアクラム型シリコン圧力センサハ感圧素子とな
る拡散抵抗だけでなく、同一チップ上に増幅回路や温度
補償回路等が集積化される様になってきた。集積化技術
にはバイポーラ技術とル准術とがあるがここではＭＯ５
技術を例にとって説明する。第６図に集積化圧力センサ
の１部分の構造断面図を示す。Ｎ型シリコン基板２１の
薄膜部２２には感圧素子となるＰ型拡散抵抗２８が形成
され、厚肉部にＦｉｎチャネルＭＯ５）ランジスタ回路
を搭載する為にＰウニ１ｖ２４が形成されている。当該
Ｐウニ／ｌ／２４の中にＮ型ソース噛ドレイン領域δ及
びゲート酸化膜２６、ゲート電極２７とからなるＭＯＳ
）ランジスタが形成されている。Ｐ型拡散抵抗２８は
アルミ配線２８によりＭＯＳ ＋−ランジスタのゲート
電極２７に接続されている。シリコン基板２１の表面及
びアルミ配線２８上はシリコン酸化膜２９で被覆されて
いる。第６図は模式的な構造断面図を用いて単一のＭＯ
Ｓ ）ランジスタしか示していないが、実際には多数の
ＭＯＳ ）ランジスタが集積化されている。
る拡散抵抗だけでなく、同一チップ上に増幅回路や温度
補償回路等が集積化される様になってきた。集積化技術
にはバイポーラ技術とル准術とがあるがここではＭＯ５
技術を例にとって説明する。第６図に集積化圧力センサ
の１部分の構造断面図を示す。Ｎ型シリコン基板２１の
薄膜部２２には感圧素子となるＰ型拡散抵抗２８が形成
され、厚肉部にＦｉｎチャネルＭＯ５）ランジスタ回路
を搭載する為にＰウニ１ｖ２４が形成されている。当該
Ｐウニ／ｌ／２４の中にＮ型ソース噛ドレイン領域δ及
びゲート酸化膜２６、ゲート電極２７とからなるＭＯＳ
）ランジスタが形成されている。Ｐ型拡散抵抗２８は
アルミ配線２８によりＭＯＳ ＋−ランジスタのゲート
電極２７に接続されている。シリコン基板２１の表面及
びアルミ配線２８上はシリコン酸化膜２９で被覆されて
いる。第６図は模式的な構造断面図を用いて単一のＭＯ
Ｓ ）ランジスタしか示していないが、実際には多数の
ＭＯＳ ）ランジスタが集積化されている。
この集積化圧力センサも第５図と同様の方法でシリコン
基板２１は硼珪酸ガラス加と静電接着される。
基板２１は硼珪酸ガラス加と静電接着される。
しかしながら従来と同様の手法で機械式接点を有するス
イッチにより高圧電源を投入、遮断するとＭＯＳ ）ラ
ンジスタのソース・ドレインやＰウェルのＰＮ接合が破
壊されるという問題があった。例えば第６図に示す様に
陽極電極１６をＰウニ／ｌ／２４に接触させているとす
ると、高電圧を印加した時にシリコン酸化膜２９は放電
破壊されＰウェル２４は印加電圧と等電位になる。一方
Ｎ型シリコン基板２１、及びＭＯＳ ）ランジスタのソ
ースｅドレイン２５ハ酎接合の順方向電流により充電さ
れ、Ｐウニ／ｌ／２４よシも０．５〜０．Ｂ Ｖ低い電
位となる。この状態ではＶリコン基板２１中の各部の電
位はほぼ等電位で何ら問題はなく、静電接着が進行する
。しかし、接着終了時に高圧電源１５を瞬時に遮断する
とＰウニ１２４の電荷は陽極電極１６を通して急速に放
電し接地電位となるのに対し、ＭＯＳ ）ランジスタの
ソース・ドレイン領域２５やＮ型シリコン基板２１は浮
遊状態であるために放電経路がなく、高電位のままに保
たれて木接合に大きな逆方向電圧が印加されるため、接
合破壊が起こるのが耐接合破壊の原因の１つと考えられ
る。
イッチにより高圧電源を投入、遮断するとＭＯＳ ）ラ
ンジスタのソース・ドレインやＰウェルのＰＮ接合が破
壊されるという問題があった。例えば第６図に示す様に
陽極電極１６をＰウニ／ｌ／２４に接触させているとす
ると、高電圧を印加した時にシリコン酸化膜２９は放電
破壊されＰウェル２４は印加電圧と等電位になる。一方
Ｎ型シリコン基板２１、及びＭＯＳ ）ランジスタのソ
ースｅドレイン２５ハ酎接合の順方向電流により充電さ
れ、Ｐウニ／ｌ／２４よシも０．５〜０．Ｂ Ｖ低い電
位となる。この状態ではＶリコン基板２１中の各部の電
位はほぼ等電位で何ら問題はなく、静電接着が進行する
。しかし、接着終了時に高圧電源１５を瞬時に遮断する
とＰウニ１２４の電荷は陽極電極１６を通して急速に放
電し接地電位となるのに対し、ＭＯＳ ）ランジスタの
ソース・ドレイン領域２５やＮ型シリコン基板２１は浮
遊状態であるために放電経路がなく、高電位のままに保
たれて木接合に大きな逆方向電圧が印加されるため、接
合破壊が起こるのが耐接合破壊の原因の１つと考えられ
る。
本発明の目的は上記欠点を除去し−ＰＮ接合を破婁する
ことなく集積化圧力センサと那りｌ酸ガラスとを静電接
着する方法を提供することにある。
ことなく集積化圧力センサと那りｌ酸ガラスとを静電接
着する方法を提供することにある。
本発明は硼珪酸ガラスとシリコン基板とを重ね合せ、そ
の積層体を加熱するとともに、陰極を前記硼珪酸ガラス
に、また、陽極を前記シリコン基板に接続した直流電源
を、投入時に低電圧より徐々に昇圧して前記積層体に印
加し、高電圧を印加したのら徐々に電圧値を降圧させて
遮断することを特徴とする静電接着の方法でｂろ。
の積層体を加熱するとともに、陰極を前記硼珪酸ガラス
に、また、陽極を前記シリコン基板に接続した直流電源
を、投入時に低電圧より徐々に昇圧して前記積層体に印
加し、高電圧を印加したのら徐々に電圧値を降圧させて
遮断することを特徴とする静電接着の方法でｂろ。
更に本発明によればシリコン基板がＮＰＮ接合を有する
静電接着の方法が得られる。
静電接着の方法が得られる。
次に本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例を示す構成図である。
第５図と同一構成要素には同一番号が付しである。
集積化圧力センサが形成されたシリコン基板１１と圧力
導入用の貫通孔を有する硼珪酸ガラス１２を重ね合せ、
その積層体を、加熱板１８の上に載せ、加熱板１８に埋
設したヒータ１４に通電して加熱する点は従来例と同じ
である。また高圧電源１５を用いて、その陽極電極１６
をシリコン基板１１に、陰極を硼珪酸ガラス１２に印加
する点も従来と同一であるが。
導入用の貫通孔を有する硼珪酸ガラス１２を重ね合せ、
その積層体を、加熱板１８の上に載せ、加熱板１８に埋
設したヒータ１４に通電して加熱する点は従来例と同じ
である。また高圧電源１５を用いて、その陽極電極１６
をシリコン基板１１に、陰極を硼珪酸ガラス１２に印加
する点も従来と同一であるが。
電源を投入、遮断する方法が異なる。本実施例では従来
の機械式接点のスイッチに代えて可変抵抗器１８を用い
ている。この可変抵抗器１８の操作にょし印加電圧の大
きさを制御する。静電接着の方法、手順は前述し走従来
例と原則的九同−であるので詳細な説明は省略する。こ
こでは高圧電源１５の投入、速断方法について述べる。
の機械式接点のスイッチに代えて可変抵抗器１８を用い
ている。この可変抵抗器１８の操作にょし印加電圧の大
きさを制御する。静電接着の方法、手順は前述し走従来
例と原則的九同−であるので詳細な説明は省略する。こ
こでは高圧電源１５の投入、速断方法について述べる。
まず、加熱板１８によりシリコン基板１１及び硼珪酸ガ
ラス１２の積層体を加熱してから、可変抵抗器１８の抵
抗値を変化させ、零Ｖから徐々に昇圧し、電源電圧値ま
で上昇させる。第２図に印加電圧波形を示す。横軸は時
間で縦軸は印加電圧の電圧値である。印加電圧が電源電
圧値まで達した後、接着が終了するまでそのまま高電圧
を印加し続け、接着終了後昇圧時と同様に可変抵抗器１
８を制御して印加電圧を徐々に降下させ零ｖＶｃ戻す。
ラス１２の積層体を加熱してから、可変抵抗器１８の抵
抗値を変化させ、零Ｖから徐々に昇圧し、電源電圧値ま
で上昇させる。第２図に印加電圧波形を示す。横軸は時
間で縦軸は印加電圧の電圧値である。印加電圧が電源電
圧値まで達した後、接着が終了するまでそのまま高電圧
を印加し続け、接着終了後昇圧時と同様に可変抵抗器１
８を制御して印加電圧を徐々に降下させ零ｖＶｃ戻す。
印加電圧の大きさ、接着時間、昇圧速度、降下速度はｙ
ｊＪコン基板Ｈの大きさ、硼珪酸ガラス１２の厚さ等の
条件にょシ異なシー概に規定できない。しかし実験によ
れば、Ｖリコン基板１１の大きさが５ｏ麿φ で硼珪酸
ガラス１２の厚さがｌ＋ｗ＋の場合、加熱温度８５０社
印加電圧１ｏ００Ｖ、昇圧・降下速度１０００Ｖ、％の
条件で静電接着を行ったところ、接着時開は１５分で耐
接合の破壊が発生することはなかった。これらの条件は
上記の例に限定されるものでないことは言うまでもない
。シリコン基板１１には第６図に示したものと同様の集
積化圧力センサが搭載されているが、第１図では省略さ
れている。
ｊＪコン基板Ｈの大きさ、硼珪酸ガラス１２の厚さ等の
条件にょシ異なシー概に規定できない。しかし実験によ
れば、Ｖリコン基板１１の大きさが５ｏ麿φ で硼珪酸
ガラス１２の厚さがｌ＋ｗ＋の場合、加熱温度８５０社
印加電圧１ｏ００Ｖ、昇圧・降下速度１０００Ｖ、％の
条件で静電接着を行ったところ、接着時開は１５分で耐
接合の破壊が発生することはなかった。これらの条件は
上記の例に限定されるものでないことは言うまでもない
。シリコン基板１１には第６図に示したものと同様の集
積化圧力センサが搭載されているが、第１図では省略さ
れている。
なお、前記とは逆に高圧電源を投入してから加熱しても
良い。
良い。
本発明によれば、ＰＮ接合を破壊することなく集積化圧
力センサと硼珪酸ガラスとを静電接着できる。高圧電源
を遮断する時に徐々に電圧値を降下することにより、第
６図に示したＮ型領域に充電されていた電荷がリーク電
流にょシ放電し、Ｐウェルの電圧降下に追従してＮ型領
域の電圧も降下するのでＰＮ接合に過大な逆バイアス電
圧が印加されな＾からである。
力センサと硼珪酸ガラスとを静電接着できる。高圧電源
を遮断する時に徐々に電圧値を降下することにより、第
６図に示したＮ型領域に充電されていた電荷がリーク電
流にょシ放電し、Ｐウェルの電圧降下に追従してＮ型領
域の電圧も降下するのでＰＮ接合に過大な逆バイアス電
圧が印加されな＾からである。
また高電圧を印加する時に徐々に昇圧するため、電源投
入直後に過大な電流が流れることによって生ずるデバイ
スの劣化するのを防ぐ効果もあわせて得ることができる
。
入直後に過大な電流が流れることによって生ずるデバイ
スの劣化するのを防ぐ効果もあわせて得ることができる
。
以上実施例ではＭＯＳ ）ランジスタ回路を集積化した
シリコン圧力センサを例にとって説明したが本発明の主
旨はこれに限定されるものではなく、バイポーラトラン
ジスタ回路を集積化したシリコン圧力センサや他の集積
化センサ・デバイスあるいはセンサ以外のデバイスであ
っても同様に適用することができる。
シリコン圧力センサを例にとって説明したが本発明の主
旨はこれに限定されるものではなく、バイポーラトラン
ジスタ回路を集積化したシリコン圧力センサや他の集積
化センサ・デバイスあるいはセンサ以外のデバイスであ
っても同様に適用することができる。
第１図は本発明の一実施例を示す静電接着時の構成図、
第２図は印加電圧波形図、第８図は従来のダイア７９ム
型シリコン圧力センサの構造断面図、第４図はその組立
断面図、第５図は従来の静電接着の方法を示す構成図、
第６図は集積化圧力センサの一部分の構造断面図である
。 １１・・・シリコン基板、１２・・・硼珪酸ガラス、１
８・・・加熱板、１４・・・ヒータ、１５・・・高圧電
源、１６・・・陽極電極、ｌ８・・・可変抵抗器。 特許出願人 日本電完株式会社 第４図
第２図は印加電圧波形図、第８図は従来のダイア７９ム
型シリコン圧力センサの構造断面図、第４図はその組立
断面図、第５図は従来の静電接着の方法を示す構成図、
第６図は集積化圧力センサの一部分の構造断面図である
。 １１・・・シリコン基板、１２・・・硼珪酸ガラス、１
８・・・加熱板、１４・・・ヒータ、１５・・・高圧電
源、１６・・・陽極電極、ｌ８・・・可変抵抗器。 特許出願人 日本電完株式会社 第４図
Claims (1)
- （１）硼珪酸ガラスとシリコン基板とを重ね合せ、その
積層体を加熱するとともに、陰極を前記硼珪酸ガラスに
接続し、陽極を前記シリコン基板に接続した直流電源を
、投入時に低電圧より徐々に昇圧して前記積層体に高電
圧を印加し、高電圧を印加した後、徐々に電圧値を降圧
させて遮断することを特徴とする静電接着の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9701584A JPS60240160A (ja) | 1984-05-15 | 1984-05-15 | 静電接着の方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9701584A JPS60240160A (ja) | 1984-05-15 | 1984-05-15 | 静電接着の方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60240160A true JPS60240160A (ja) | 1985-11-29 |
Family
ID=14180517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9701584A Pending JPS60240160A (ja) | 1984-05-15 | 1984-05-15 | 静電接着の方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60240160A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2437515A (en) * | 2006-04-28 | 2007-10-31 | Univ Southampton | Method for bonding a member to a glass article |
-
1984
- 1984-05-15 JP JP9701584A patent/JPS60240160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2437515A (en) * | 2006-04-28 | 2007-10-31 | Univ Southampton | Method for bonding a member to a glass article |
| GB2437515B (en) * | 2006-04-28 | 2011-06-22 | Univ Southampton | Method for bonding member to glass article |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100439887C (zh) | 宽应力区硅压力传感器 | |
| EP1154495A3 (en) | Thermoelectric device and a method of manufacturing thereof | |
| CN103712721A (zh) | 一种soi压力应变计及其制作方法 | |
| US5539244A (en) | Power semiconductor device | |
| JPS63181376A (ja) | 半導体装置 | |
| JPS60240160A (ja) | 静電接着の方法 | |
| JP2003303899A (ja) | 半導体装置の静電破壊防止回路 | |
| JPH08279444A (ja) | 微小構造体およびその製造方法 | |
| JPS63102366A (ja) | 半導体装置 | |
| JP3951529B2 (ja) | 陽極接合方法 | |
| JPH0267737A (ja) | 集積回路及びその製造方法 | |
| JPS61229342A (ja) | バンプ電極の接続方法 | |
| JPS6221276A (ja) | 静電接着の方法 | |
| JP2001158672A (ja) | 陽極接合方法 | |
| JPS59154332A (ja) | 半導体圧力センサ | |
| JPS63237481A (ja) | 容量型圧力センサの製造方法 | |
| JPS62260371A (ja) | 半導体圧力センサの製造方法 | |
| JPH0831608B2 (ja) | 半導体圧力センサの製造方法 | |
| JPS6286734A (ja) | チツプマウント方法 | |
| JPH02163973A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JPS6338265A (ja) | 陽極接合方法 | |
| JP2001074577A (ja) | 半導体圧力センサ | |
| JPS5853838A (ja) | 半導体装置 | |
| JPS61230383A (ja) | 半導体センサ |