JPS6023772Y2 - 電源回路の制御回路 - Google Patents

電源回路の制御回路

Info

Publication number
JPS6023772Y2
JPS6023772Y2 JP15677477U JP15677477U JPS6023772Y2 JP S6023772 Y2 JPS6023772 Y2 JP S6023772Y2 JP 15677477 U JP15677477 U JP 15677477U JP 15677477 U JP15677477 U JP 15677477U JP S6023772 Y2 JPS6023772 Y2 JP S6023772Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
circuit
connection point
side transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15677477U
Other languages
English (en)
Other versions
JPS5481310U (ja
Inventor
藤昭 成田
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP15677477U priority Critical patent/JPS6023772Y2/ja
Publication of JPS5481310U publication Critical patent/JPS5481310U/ja
Application granted granted Critical
Publication of JPS6023772Y2 publication Critical patent/JPS6023772Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【考案の詳細な説明】 本考案は、タイマにより操作される電源回路の制御回路
の改良に関する。
ビデオテープレコーダ等を操作する従来の安定化電源回
路は、第1図に図示せる如く、商用電源を一次入力とす
るトランスの2次側出力を整流し出力側の電圧変動を検
出用の第1トランジスタQ1で捕えてコレクタ出力を制
御用の第2・第3トランジスタQ2.Q3にフィードバ
ックして出力電圧の安定化を期している。
上述の定電圧電源回路は、前記第2トランジスタQ2の
ベースコレクタ間に縦続接続される第1・第2・第3抵
抗R1= R2? R3の第2抵抗R2と第3抵抗R3
の接続点Pに付与される制御電圧によりその動作を制御
され、該制御電圧の降下により出力電圧を消勢し、上昇
により出力電圧を生ずる。
そのため制御回路は、一対の第1・第2切換スイッチS
W□、SW2を配し、該スイッチの電源消勢モードで前
記第1切換スイツチSW□の第1接点S□1を介して前
記接続点Pを地絡して前記第3トランジスタらを非導通
し、制御用のトランジスタQ2.Q3を不動作状態とし
、電源印加モードで前記接続点Pの地絡状態を解除して
前記第3トランジスタQ3を導通状態することにより前
記制御用のトランジスタを動作状態とし、更にタイマー
モードでは前記第2切換スイツチSW2の第3接点32
3を介してタイマー制御用の第4トランジスタQ、を導
通状態にして前記接続点Pを地絡し、同様に電源消勢状
態とした後、タイマー回路1の警報出力パルスの発生に
より前記第5トランジスタQ5を導通状態として後続す
る前記第4トランジスタQ4を非導通にし、前記接続点
Pの地絡を解除して出力電圧を印加状態とすると共に、
ビデオテープレコーダの記録釦若くは再生釦に連動する
第3若くは第4スイツチsw3. sw、を介して出力
電圧を前記第5トランジスタQ、のベースに入力し前記
第4トランジスタQ、の非導通状態を維持する。
従ってタイマー回路の構成上、警報出力パルスが一時間
以内に消勢されてもビデオテープレコーダはテープ終端
を検出して自動停止機構が作動する迄第3若くは第4ス
イッチSW3.SW4を介して記録若くは再生状態を維
持し得るよう構成される。
しかし斯る従来回路はビデオテープレコーダが記録若く
は再生にない場合でもタイマーの警報出力発生により、
一時的に出力電圧を印加する。
従って出力電圧の印加によりパイロットランプが点灯し
たりプランジャーが誤まって作動する事態が招来され、
故障発生の原因となった。
よって本考案は、上述の点に鑑み為されたものであり、
タイマーの警報出力発生時にビデオテープレコーダ等が
記録蓋くは再生等の作動状態にない場合には出力電圧の
印加を抑制する制御回路を提供せんとするものである。
以下本考案を図示せる一実施例に従い説明する。
第2図は本実施例の回路接続を示し、前述せる第1図の
従来回路と同一の構成要素には同一の図番を付し安定化
電池回路の動作説明及び制御回路の電源消勢モード並び
に電源印加モードの説明は割愛味タイマーモードの動作
に付いて説明する。
まず本実施例の特徴とするところは制御用の第4トラン
ジスタQ4のエミッタアース間に第4抵抗R4を、また
該第4抵抗R4と並列的にコレクタ・エミッタを接続す
る第6トランジスタQ6を、更に該第6トランジスタQ
6のベースアース間にコレクタエミッタを接続する第7
トランシスタQ7をそれぞれ配し、該第7トランジスタ
Q7のベースにタイマー回路1を接続する点にある。
従ってタイマーモードではまず前記第2切換スイツチS
W2の第3接点S23より非安定整流出力が前記第4ト
ランジスタQ4のベースと前記第6トランジスタQのベ
ースに印加され、前記第4トランジスタQ及び前記第6
トランジスタQを導通状態にして前記接続点Pを地絡す
る。
そのため出力電圧は消勢状態を維持する。
次に所定時刻に前記タイマー1の警報出力が前記第7ト
ランジスタQ7のベースに印加されると、該第7トラン
シスタQ7は導通状態となり、前記第6トランジスタ%
のベース電位を降下せしめ、該第6トランジスタQ6を
非導通にする。
よって導通状態の前記第4トランジスタQ4のエミッタ
電流は前記第4抵顎R4に流され、接続点Pの電位は前
記第1・第2抵抗R1,R2と前記第4抵初B、の分圧
電位骨だけ僅か上昇する。
よって出力電圧のレベルは小となり、斯る状態でパイロ
ットランプを点灯せしめたり、プランジャーを作動せし
めることはない。
更に斯る状態でビデオテープレコーダが再生モード若く
は記録モードに設定されるとく前記第3スイツチSW3
若くは第4スイッチSW、を介して前記第5トランジス
タQ5のベースに僅かではあるが出力電圧が印加され該
第5トランジスタQ5を導通状態にし前記第4トランジ
スタQを非導通として接続点Pの電位を上昇せしめ所望
の出力電圧を導出する。
上述の如く本考案によればビデオテープレコーダ等が記
録モード若くは再生モードにセットされていない状態で
タイマーの警報出力が発生しても導出される出力電圧の
レベルは低くビデオテープレコーダを誤動作せしめるこ
とがなく、その効果は大である。
【図面の簡単な説明】
第1図は従来の電源回路と制御回路を示す回路図、第2
図は本考案の一実施例を示す回路図をそれぞれ顕わす。 主な図番の説明、P・・・・・・接続点、Q4・・・・
・・第4トランジスタ(接続点側トランジスタ)、Q6
・・・・・・第6トランジスタ(アース側トランジスタ
)。

Claims (1)

    【実用新案登録請求の範囲】
  1. 磁気記録再生装置の電源回路を構成する定電圧回路の制
    御用接続点を地絡して電源電圧を消勢せしめる制御回路
    に於て、前記接続点とアース間に2個のトランジスタを
    直列接続すると共にアス側トランジスタに抵抗体を並列
    接続し、電源消勢時導通状態にある両トランジスタのう
    ち前記アース側トランジスタをタイマ出力発生と共に非
    導通と腰接続点側トランジスタを記録モード若くは再生
    モードの設定時にのみ前記アース側トランジスタと共に
    非導通とすることを特徴とする電源回路の制御回路。
JP15677477U 1977-11-21 1977-11-21 電源回路の制御回路 Expired JPS6023772Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15677477U JPS6023772Y2 (ja) 1977-11-21 1977-11-21 電源回路の制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15677477U JPS6023772Y2 (ja) 1977-11-21 1977-11-21 電源回路の制御回路

Publications (2)

Publication Number Publication Date
JPS5481310U JPS5481310U (ja) 1979-06-09
JPS6023772Y2 true JPS6023772Y2 (ja) 1985-07-16

Family

ID=29147063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15677477U Expired JPS6023772Y2 (ja) 1977-11-21 1977-11-21 電源回路の制御回路

Country Status (1)

Country Link
JP (1) JPS6023772Y2 (ja)

Also Published As

Publication number Publication date
JPS5481310U (ja) 1979-06-09

Similar Documents

Publication Publication Date Title
JPS6023772Y2 (ja) 電源回路の制御回路
JPS604305Y2 (ja) ミユ−テイング回路
JPS6017930Y2 (ja) 発振回路
JPH0516725Y2 (ja)
JPS6030837Y2 (ja) キユ−信号発生回路
JPS6025157Y2 (ja) 増幅度切換装置
JPS584269Y2 (ja) 選局装置
JPH0351762Y2 (ja)
JPH0115217Y2 (ja)
JPS622728B2 (ja)
JPS58102353A (ja) 記録装置のインスタントパワ−オンスイツチ装置
JPS634291Y2 (ja)
JPS6131372Y2 (ja)
JPS5871215U (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS6030833Y2 (ja) 記録装置
JPS5869320U (ja) 録音バイアス回路
JPH038025B2 (ja)
JPS5826720U (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS5830917U (ja) テ−プレコ−ダ−のミュ−ティング回路
JPH01268420A (ja) 電断検出回路
JPS6039127U (ja) 電源回路
JPS6024199U (ja) モ−タ駆動回路
JPS63161456U (ja)
JPH0322434U (ja)
JPS60112828U (ja) 電子機器