JPS60237558A - 状態遷移変更方式 - Google Patents
状態遷移変更方式Info
- Publication number
- JPS60237558A JPS60237558A JP59093700A JP9370084A JPS60237558A JP S60237558 A JPS60237558 A JP S60237558A JP 59093700 A JP59093700 A JP 59093700A JP 9370084 A JP9370084 A JP 9370084A JP S60237558 A JPS60237558 A JP S60237558A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transition
- program
- memory
- constant table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は、例えばプロトコル（通信規約）に従って一次
局と二次局との間で相互に通信しあうコンピュータネッ
トワークにおいて、その局の内部状態を状態遷移表に従
って遷移させる場合のその状態遷移の変更方式に関する
。
局と二次局との間で相互に通信しあうコンピュータネッ
トワークにおいて、その局の内部状態を状態遷移表に従
って遷移させる場合のその状態遷移の変更方式に関する
。
（従来技術とその問題点）
第１図は、前記状態遷移表の一部を示す図である。ａ
Ｈｂ ＋Ｃｙｄ ｒｅ ＋・・・の各記号は、各内部状
態を表わし、１，２，３．・・・の各数値は、遷鉾要因
を表わし、処理１ａ、処理１ｂ、処理１ｃ等は処理の内
容を表わしている。
Ｈｂ ＋Ｃｙｄ ｒｅ ＋・・・の各記号は、各内部状
態を表わし、１，２，３．・・・の各数値は、遷鉾要因
を表わし、処理１ａ、処理１ｂ、処理１ｃ等は処理の内
容を表わしている。
第２図は、従来例の状態遷移を実現するためのプログラ
ムフローチャートである。第２図において、ステップ１
では、遷移要因データとして入力データを取り込む。こ
の入力データは、第１図の遷移要因１，２．３．・・・
の内、例えば−次局にいずれの遷移要因データが与えら
れたかを示すデータである。ステップ２では内部状態を
知る。この内部状態は、第１図の内部状態ａｌｂｌｅｌ
・・・の内、−次局がいずれの内部状態にあるかを示す
データである。ステップ３では、ステップ２で知った内
部状態に対応する遷移要因解析部に分岐させる。即ち、
ステップ２で知った内部状態が例えば第１図の内部状態
ａであれば、第１遷移要因解析部ａに分岐させる。第１
遷移要因解析部ａでは、ステップ４において入力データ
が第１図の状態遷移表での遷移要因１であるかどうかを
判定し、入力データが遷移要因１でなければＮｏと判定
して、次のステップ５に進み、ここでステップ４と同様
に入力データが遷移要因２であるかどうかを判定し、前
記同様Ｎｏであれば図示しない次のステップに進む。以
下、同様にして入力データが遷移要因１，２．３．・・
でなく、最後のステップ６においても入力データが遷移
要因１１でなければ、エンドにする。一方、ステップ４
で入力データが遷移要因１であればＹＥＳと判定し、内
部状態ａの状態更新部ａにおけるステップ７に進み、こ
こで内部状態ａに対応する処理１ａに対応するサブモジ
ュールを実行する。また、ステップ２で知った内部状態
が例えば第１図の内部状態１〕であれば、それに対応す
るものに分岐させて前記と同様のことを実行し、こうし
てステップ２で知った内部状態に応してそれぞれ分岐さ
せて前記と同様のことを実行する。
ムフローチャートである。第２図において、ステップ１
では、遷移要因データとして入力データを取り込む。こ
の入力データは、第１図の遷移要因１，２．３．・・・
の内、例えば−次局にいずれの遷移要因データが与えら
れたかを示すデータである。ステップ２では内部状態を
知る。この内部状態は、第１図の内部状態ａｌｂｌｅｌ
・・・の内、−次局がいずれの内部状態にあるかを示す
データである。ステップ３では、ステップ２で知った内
部状態に対応する遷移要因解析部に分岐させる。即ち、
ステップ２で知った内部状態が例えば第１図の内部状態
ａであれば、第１遷移要因解析部ａに分岐させる。第１
遷移要因解析部ａでは、ステップ４において入力データ
が第１図の状態遷移表での遷移要因１であるかどうかを
判定し、入力データが遷移要因１でなければＮｏと判定
して、次のステップ５に進み、ここでステップ４と同様
に入力データが遷移要因２であるかどうかを判定し、前
記同様Ｎｏであれば図示しない次のステップに進む。以
下、同様にして入力データが遷移要因１，２．３．・・
でなく、最後のステップ６においても入力データが遷移
要因１１でなければ、エンドにする。一方、ステップ４
で入力データが遷移要因１であればＹＥＳと判定し、内
部状態ａの状態更新部ａにおけるステップ７に進み、こ
こで内部状態ａに対応する処理１ａに対応するサブモジ
ュールを実行する。また、ステップ２で知った内部状態
が例えば第１図の内部状態１〕であれば、それに対応す
るものに分岐させて前記と同様のことを実行し、こうし
てステップ２で知った内部状態に応してそれぞれ分岐さ
せて前記と同様のことを実行する。
しかしながら、このような従来例のシステムプログラム
の構造であれば、状態遷移の変更を行なう場合、第２図
に示すプログラムの修正が必要である。即ちプログラム
の中間のところのメンテナンス、つまり不要なものであ
れば削除したり、必要であれば加えるといったプログラ
ム編集のやり直しが必要となる。このような修正はその
変更が増加するに伴ない、相当な作業を要し、また、こ
れと同時に修正したプログラムのデバッグも必要であり
、その作業も大変であった。更に、遷移要因解析部にお
ける判断ステップの数が非常に多くなり、これを記憶す
るためのメモリの容量も大きくなり、望ましくなかった
。
の構造であれば、状態遷移の変更を行なう場合、第２図
に示すプログラムの修正が必要である。即ちプログラム
の中間のところのメンテナンス、つまり不要なものであ
れば削除したり、必要であれば加えるといったプログラ
ム編集のやり直しが必要となる。このような修正はその
変更が増加するに伴ない、相当な作業を要し、また、こ
れと同時に修正したプログラムのデバッグも必要であり
、その作業も大変であった。更に、遷移要因解析部にお
ける判断ステップの数が非常に多くなり、これを記憶す
るためのメモリの容量も大きくなり、望ましくなかった
。
（発明の目的）
本発明は、上述の事情に鑑みてなされたものであって、
状態遷移の変更においてはプログラムの修正やその修正
に伴なうプログラムのデバッグも不要とするとともに、
メモリの容量も小さくて済むようにすることを目的とす
る。
状態遷移の変更においてはプログラムの修正やその修正
に伴なうプログラムのデバッグも不要とするとともに、
メモリの容量も小さくて済むようにすることを目的とす
る。
（発明の構成と効果）
本発明は、このような目的を達成するために、状態遷移
表における各内部状態に対応する遷移要因データとその
遷移要因データに対応する処理プログラムの先頭アドレ
スデータとを定数テーブル化して記憶している定数テー
ブルメモリと、入力データを取り込むとともに、現内部
状態を知り、現内部状態に対応する定数テーブルの先頭
アドレスをポインタにセットする第１ステツプと、第１
ステツプでのポインタの＋０番地から遷移要因データを
ロードし、前記入力データがストッパを示す遷移要因デ
ータでなければ、該入力データとロードした遷移要因デ
ータとを比較して両データが一致するときはポインタの
＋１番地から該遷移要因データに対応する処理プログラ
ムの先頭アドレスデータをロードし、その処理プログラ
ムを実行した後で第１ステツプに戻り、また両データが
不一致のときはポインタの番地を更新する第２ステツプ
とをこの順序に従ってプログラムメモリとを備え、状態
遷移変更のときは前記プログラムメモリに記憶されてい
るプログラムを修正せず、前記定数テーブルメモリに記
憶されている定数テーブルのみを修正するようにしたも
のである。
表における各内部状態に対応する遷移要因データとその
遷移要因データに対応する処理プログラムの先頭アドレ
スデータとを定数テーブル化して記憶している定数テー
ブルメモリと、入力データを取り込むとともに、現内部
状態を知り、現内部状態に対応する定数テーブルの先頭
アドレスをポインタにセットする第１ステツプと、第１
ステツプでのポインタの＋０番地から遷移要因データを
ロードし、前記入力データがストッパを示す遷移要因デ
ータでなければ、該入力データとロードした遷移要因デ
ータとを比較して両データが一致するときはポインタの
＋１番地から該遷移要因データに対応する処理プログラ
ムの先頭アドレスデータをロードし、その処理プログラ
ムを実行した後で第１ステツプに戻り、また両データが
不一致のときはポインタの番地を更新する第２ステツプ
とをこの順序に従ってプログラムメモリとを備え、状態
遷移変更のときは前記プログラムメモリに記憶されてい
るプログラムを修正せず、前記定数テーブルメモリに記
憶されている定数テーブルのみを修正するようにしたも
のである。
従って、本発明によれば、状態遷移変更のときは、単に
定数テーブルメモリに記憶されている定数テーブルを修
正するのみでよく、プログラムメモリに記憶されている
プログラムの修正は不要となる上に、そのプログラムメ
モリの記憶容量も小さなもので済むという効果を奏する
。
定数テーブルメモリに記憶されている定数テーブルを修
正するのみでよく、プログラムメモリに記憶されている
プログラムの修正は不要となる上に、そのプログラムメ
モリの記憶容量も小さなもので済むという効果を奏する
。
（実施例の説明）
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。この実施例は、プロトコル（通信規約）に従って
一次局と二次局との間で相互に通信しあうコンピュータ
ネットワークにおける伝送制御に適用される。第３図は
この場合の一次局側の内部プロ・ンク図である。第３図
において、符号１はＣＰＵ、２は二次局側から伝送回線
を介して伝送されてくる通信情報を受け取ったりあるい
は一次局側から通信情報を送信する場合に使用される５
ＴＯ（シリアル・インプット・アウトプット・コントロ
ーラ）、３はインターフェースである。
する。この実施例は、プロトコル（通信規約）に従って
一次局と二次局との間で相互に通信しあうコンピュータ
ネットワークにおける伝送制御に適用される。第３図は
この場合の一次局側の内部プロ・ンク図である。第３図
において、符号１はＣＰＵ、２は二次局側から伝送回線
を介して伝送されてくる通信情報を受け取ったりあるい
は一次局側から通信情報を送信する場合に使用される５
ＴＯ（シリアル・インプット・アウトプット・コントロ
ーラ）、３はインターフェースである。
４は第１図に示した状態遷移表における各内部状態に対
応する遷移要因データと、その遷移要因データに対応す
る処理プログラムの先頭アドレスデータとを定数テーブ
ル化して記憶している遷移要因解析用の定数テーブルメ
モリ、５はデータメモリ、６は入力データを取り込むと
ともに、現内部状態を知り、現内部状態に対応する定数
テーブルの先頭アドレスをポインタにセラＦする第１ス
テツプと、第１ステツプでのポインタの十〇番地から遷
移要因データをロードし、前記入力データがストッパを
示す遷移要因データでなければ、該入力データとロード
した遷移要因データとを比較して両データが一致すると
きはポインタの＋１番地から該遷移要因データに対応す
る処理プログラムの先頭アドレスデータをロードし、そ
の処理プログラムを実行した後で第１ステツプに戻り、
また両データが不一致のときはポインタの番地を更新す
る第２ステツプとをこの順序に従ってプログラム処理す
るためのプログラムを記憶しているシステムプログラム
メモリである。
応する遷移要因データと、その遷移要因データに対応す
る処理プログラムの先頭アドレスデータとを定数テーブ
ル化して記憶している遷移要因解析用の定数テーブルメ
モリ、５はデータメモリ、６は入力データを取り込むと
ともに、現内部状態を知り、現内部状態に対応する定数
テーブルの先頭アドレスをポインタにセラＦする第１ス
テツプと、第１ステツプでのポインタの十〇番地から遷
移要因データをロードし、前記入力データがストッパを
示す遷移要因データでなければ、該入力データとロード
した遷移要因データとを比較して両データが一致すると
きはポインタの＋１番地から該遷移要因データに対応す
る処理プログラムの先頭アドレスデータをロードし、そ
の処理プログラムを実行した後で第１ステツプに戻り、
また両データが不一致のときはポインタの番地を更新す
る第２ステツプとをこの順序に従ってプログラム処理す
るためのプログラムを記憶しているシステムプログラム
メモリである。
第４図は定数テーブルメモリ４に記憶されている遷移要
因解析用の定数テーブルである。第４図の定数テーブル
は、第１図の状態遷移表の各内部状態の内、１つの内部
状態×（内部状態ａｌｂｚｃＨｄＨ・・・の内の任意の
もの）に対応するものである。
因解析用の定数テーブルである。第４図の定数テーブル
は、第１図の状態遷移表の各内部状態の内、１つの内部
状態×（内部状態ａｌｂｚｃＨｄＨ・・・の内の任意の
もの）に対応するものである。
各内部状態×は、それぞれアドレスを有している。
第４図における内部状態×の定数テーブルは、記憶エリ
アｎ１に遷移要因データ１が、記憶エリアｍ２にその遷
移要因データ１に対応する処理プログラムの先頭アドレ
スデータ１がそれぞれ記憶されている。記憶エリアｍ３
に遷移要因データ２が、記憶エリアｍ４にその遷移要因
データ２に対応する処理プログラムの先頭アドレスデー
タ２がそれぞれ記憶されている。このようにして、定数
テーブルには、内部状態×についての遷移要因データ１
ないしｎと各遷移要因データに対応する処理プログラム
の先頭アドレスデータ１ないしｎがそれぞれ記憶されて
いる。
アｎ１に遷移要因データ１が、記憶エリアｍ２にその遷
移要因データ１に対応する処理プログラムの先頭アドレ
スデータ１がそれぞれ記憶されている。記憶エリアｍ３
に遷移要因データ２が、記憶エリアｍ４にその遷移要因
データ２に対応する処理プログラムの先頭アドレスデー
タ２がそれぞれ記憶されている。このようにして、定数
テーブルには、内部状態×についての遷移要因データ１
ないしｎと各遷移要因データに対応する処理プログラム
の先頭アドレスデータ１ないしｎがそれぞれ記憶されて
いる。
第５図はシステムプログラムメモリ６が記憶しているプ
ログラムを示す図である。ステップ１において、入力デ
ータを取り込む。ステップ２において、現内部状態を知
る。ステップ３において、現内部状態に対応する定数テ
ーブルの先頭アドレスをポインタにセットする。次のス
テップ４がらステップ９までが遷移要因解析部である。
ログラムを示す図である。ステップ１において、入力デ
ータを取り込む。ステップ２において、現内部状態を知
る。ステップ３において、現内部状態に対応する定数テ
ーブルの先頭アドレスをポインタにセットする。次のス
テップ４がらステップ９までが遷移要因解析部である。
ステップ４において、ポインタの十〇番地から遷移要因
データをロードする。ステップ５において、前記入力デ
ータがストッパを示す遷移要因データであれば、エンド
にする。そうでなければ、ステップ６に進む。ステップ
６において、入力データとロードした遷移要因データと
を比較して両データが一致するときはステップ７に進む
。ステップ７においては、ポインタの＋１番地から該遷
移要因データに対応する処理プログラムの先頭アドレス
データをロードする。そして、ステップ８において、そ
の処理プログラムのサブモジュールを実行する。
データをロードする。ステップ５において、前記入力デ
ータがストッパを示す遷移要因データであれば、エンド
にする。そうでなければ、ステップ６に進む。ステップ
６において、入力データとロードした遷移要因データと
を比較して両データが一致するときはステップ７に進む
。ステップ７においては、ポインタの＋１番地から該遷
移要因データに対応する処理プログラムの先頭アドレス
データをロードする。そして、ステップ８において、そ
の処理プログラムのサブモジュールを実行する。
この実行後、ステップ１に戻る。ステップ６において、
両データが不一致のときはステップ９に進む。ステップ
９において、ポインタに２を加算してポインタを更新し
た後、ステップ４に戻る。
両データが不一致のときはステップ９に進む。ステップ
９において、ポインタに２を加算してポインタを更新し
た後、ステップ４に戻る。
従って、従来例では、第２図に示すようにＷ個の内部状
態と各内部状態がｎ個の遷移要因データがあれば判断ス
テップがｍＸｎ個必要になり、システムプログラムメモ
リ６の記憶容量が大きくなるのに対して、実施例のよう
なプログラムであれば、ステップ５，６のような判断ス
テップは２つですむので、システムプログラムメモリ６
の記憶容量は小さくてすむ。また、遷移要因データに変
更があった場合、従来例ではシステムプログラムメモリ
６に記憶されているプログラムの変更修正とそのデバッ
グが必要となるのに対して、実施例ではその修正は不要
となり、単に第４図の定数テーブルを修正するだけです
む。
態と各内部状態がｎ個の遷移要因データがあれば判断ス
テップがｍＸｎ個必要になり、システムプログラムメモ
リ６の記憶容量が大きくなるのに対して、実施例のよう
なプログラムであれば、ステップ５，６のような判断ス
テップは２つですむので、システムプログラムメモリ６
の記憶容量は小さくてすむ。また、遷移要因データに変
更があった場合、従来例ではシステムプログラムメモリ
６に記憶されているプログラムの変更修正とそのデバッ
グが必要となるのに対して、実施例ではその修正は不要
となり、単に第４図の定数テーブルを修正するだけです
む。
第１図は状態遷移表の一部を示す図、第２図は従来例に
よるシステムプログラムメモリのプログラムを示すフロ
ーチャート、第３図は本発明の実施例に係る方式の内部
ブロック図、第４図は第３図の定数テーブルメモリの定
数テーブルを示す図、第５図は第３図のシステムプログ
ラムメモリが記憶しているプログラムの７０−チャート
である。 １はＣＰＵ、４は定数テーブルメモリ、６はシステムプ
ログラムメモリ。 第１−図 第３図 第４図 第５図
よるシステムプログラムメモリのプログラムを示すフロ
ーチャート、第３図は本発明の実施例に係る方式の内部
ブロック図、第４図は第３図の定数テーブルメモリの定
数テーブルを示す図、第５図は第３図のシステムプログ
ラムメモリが記憶しているプログラムの７０−チャート
である。 １はＣＰＵ、４は定数テーブルメモリ、６はシステムプ
ログラムメモリ。 第１−図 第３図 第４図 第５図
Claims (1)
- （１）状態遷移表における各内部状態に対応する遷移要
因データとその遷移要因データに対応する処理プログラ
ムの先頭アドレスデータとを定数テーブル化して記憶し
ている定数テーブルメモリと、入力データを取り込むと
ともに、現内部状態を知り、現内部状態に対応する定数
テーブルの先頭アドレスをポインタにセットする第１ス
テツプと、第１ステツプでのポインタの＋０番地から遷
移要因データをロードし、前記入力データがストッパを
示す遷移要因データでなければ、該入力データとロード
しすこ遷移要因データとを比較して両データが一致する
と外はポインタの＋１番地から該遷移要因データに対応
する処理プログラムの先頭アドレスデータをロードし、
その処理プログラムを実行した後で第１ステツプに戻り
、また両データが不一致のときはポインタの番地を更新
する第２ステツプとをこの順序に従ってプログラム処理
するためのプログラムを記憶しているシステムプログラ
ムメモリとを備え、 状態遷移変更のとぎは前記システムプログラムメモリに
記憶されているプログラムを修正せず、前記定数テーブ
ルメモリに記憶されている定数テーブルのみを修正する
ことを特徴とする状態遷移変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093700A JPS60237558A (ja) | 1984-05-09 | 1984-05-09 | 状態遷移変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093700A JPS60237558A (ja) | 1984-05-09 | 1984-05-09 | 状態遷移変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60237558A true JPS60237558A (ja) | 1985-11-26 |
Family
ID=14089675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093700A Pending JPS60237558A (ja) | 1984-05-09 | 1984-05-09 | 状態遷移変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237558A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675750A (en) * | 1979-11-22 | 1981-06-23 | Hitachi Ltd | Communication controlling system |
| JPS56125139A (en) * | 1980-02-04 | 1981-10-01 | Nippon Telegr & Teleph Corp <Ntt> | Communication controller of parallel processing |
| JPS5970340A (ja) * | 1982-10-15 | 1984-04-20 | Hitachi Ltd | 通信処理制御方式 |
-
1984
- 1984-05-09 JP JP59093700A patent/JPS60237558A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675750A (en) * | 1979-11-22 | 1981-06-23 | Hitachi Ltd | Communication controlling system |
| JPS56125139A (en) * | 1980-02-04 | 1981-10-01 | Nippon Telegr & Teleph Corp <Ntt> | Communication controller of parallel processing |
| JPS5970340A (ja) * | 1982-10-15 | 1984-04-20 | Hitachi Ltd | 通信処理制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943911A (en) | System for loading initial program loader routine into secondary computer without bootstrap ROM | |
| US5043881A (en) | Session control method for rewriting information in a session control device in an interactive processing system | |
| US5065400A (en) | Method for editing and executing computer programs | |
| JPS60237558A (ja) | 状態遷移変更方式 | |
| JPS60237557A (ja) | 状態遷移変更方式 | |
| JP3113121B2 (ja) | リンクデバイスの拡張方法およびその転送方法 | |
| JP3356268B2 (ja) | 制御システム装置 | |
| US20030070029A1 (en) | Data transmission transceiver unit and program updating method therefor | |
| JPH02297633A (ja) | タスク管理方式 | |
| JP4278580B2 (ja) | プログラム変更方法、プログラマブルコントローラおよびプログラム編集装置。 | |
| JPH0744442A (ja) | データベースのメインテナンス・システム | |
| CN114761916A (zh) | 用于提供数据项的方法、计算机程序、电子存储器介质和设备 | |
| JPH07230422A (ja) | システム環境定義情報自動更新方式 | |
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPH06274210A (ja) | プログラマブルコントローラ | |
| JP3314746B2 (ja) | プログラム送受信システム及びそのサーバ | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPS63216102A (ja) | プラント制御システム | |
| JPH03188734A (ja) | ネットワーク間データ転送装置 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JPS63307565A (ja) | チャネル処理装置 | |
| JPH05150997A (ja) | 遠隔操作装置からの構成情報自動変更方式 | |
| JPS59218527A (ja) | コマンド・チエツク方式 | |
| JPH01224860A (ja) | 分散制御システムのプログラムロード方法 |